搜档网
当前位置:搜档网 › ALLEGRO导出光绘步骤

ALLEGRO导出光绘步骤

ALLEGRO导出光绘步骤
ALLEGRO导出光绘步骤

一、光绘

(一)光绘的格式(Device Type)

我们统一采用Gerber RS274X做为我们的标准光绘编码。点击菜单Manufacture/Artwork/General Parameters,打开如下所示光绘生成界面,

选择Gerber RS274X做为光绘格式其余参数采用默认值。

(二)光绘文件的生成

1.光绘文件的组成

各层的光绘文件:*.art,每层一个文件。

正反面白油层:SILKSCREEN_TOP.art、SILKSCREEN_BOTTOM.art,顶层底层各一个文件。

正反面绿油层:SOLDERMASK_TOP.art、SOLDERMASK_BOTTOM.art,顶层底层各一个文件。

孔位图:DRILL.art,一个文件。

钻孔图:*.drl,一个文件

2.钻孔图的制作

在菜单栏点击“Manufacture/NC/Drill Legend” 命令,出现Drill Legend 的对话框,

如下图所示,其选项说明如下:

1)Template File:输入统计表格之格式定义档案,其Default 值为

default-mil.dlt(用于板子的使用单位为mil),此输入值应与板子的使用单位设定一致。

2)Br owse… 按钮:此按钮系供使用者点选Template File。

3)Legend Title:输入统计表格之抬头,其Default 值为DRILL CHART。

4)Output Unit:输出的单位,共计有Mils、Inch、Microns、Millimeter、

Centimeter。

5)Plated Hole Tolerance:输入孔壁有上锡孔径的误差值。

6)Non-Plated Hole Tolerance:输入孔壁没有上锡孔径的误差值。HOLE SORTING

METHOD 部份

7)BY Hole Size:依孔径大小进行排序:

Ascending 由小至大

Descending 由大至小

8)BY Plating Status:依孔壁上锡方式进行排序:

Plated First 先排孔壁有上锡的孔径

Non Plated First 先排孔壁没有上锡的孔径

9)上述的参数通常不用修改,请直接按下 OK 按钮,即可产生钻孔图形及其统

计表格,然后以鼠标左键在目的坐标按一下,Allegro 即可将统计表格放置在需要的位置,如下图所示。

3.各层光绘文件的制作

1)执行“Manufacture/Artwork…” 命令,出现Artwork Control Form 的

对话框:

2)在左边的Available films 列表中,使用鼠标右键点选最上面的BOTTOM,

出现下拉式选单,选择Add 后,出现一个Form,输入TOP,然后按 OK 按

钮。此时左边的Available Films 列表中会新增一行top。

3)使用鼠标左键点选在左边的Available Films 列表中之top,有关 top

的细部选项设定,会出现在右边 Film Options 列表中,请设定下列的选项:

Film Name:显示目前的底片名称top。

Film Rotation:输入0,表示不旋转底片。

Film Offset X,Y:输入0 0,表示底片的X,Y 轴偏移量为0。

Undefined Line Width:输入6,表示在板中线宽为0 的线段及文字,在底片上以6 mil 宽度画出。

Shape Bounding Box:输入100,表示当 Plot Mode 为 Negative 时,由 Shape 的边缘往外需画100 mil 的黑色区域。

Plot Mode:点选Positive,表示采用正片的画出格式。

Film Mirrored:不勾选此项,表示不将底片做左右反转。

Full Contact Thermal-Reliefs:不勾选此项,只有当Plot mode 为Negative 时,此项才有作用,可不画出Thermal-Reliefs,使其成

为完全的导通。

Suppress Unconnected Pads:不勾选此项,只有当处理层面为内层的走线层时,此项才有作用,可不画出该层未接线的PAD。

Draw Missing Pad Apertures:不勾选此项,若勾选此项,表示用于当一个Padstack 没有相应的Flash D-Code 时,系统可用较小宽

度的LineD-Code 涂满此Padstack。

Use Aperture Rotation:不勾选此项,表示系统不可将Flash D-Code 旋转后,直接套用在Padstack 上面。

Suppress Shape Fill:不勾选此项,只有当 Plot Mode 为 Negative 时,此选项才有实际功效,若有勾选此项,表示 Shape 的外形不画

出,使用者必须自行加入分割线(Split Lines),做为 Shape 的外

形,如此才不会出错。

4)为TOP层光绘文件选择相应的内容,如下图所示

BOARD GEMETRY/OUTLINE:外形线

ETCH/TOP:其它

PIN/TOP:管脚

VIA CLASS/TOP:过孔

5)把蓝色部分替换成各层自己的名称,就得到了相应层的光绘文件

4.白油层光绘的制作

生成方法如第二点,光绘内容如下:

BOARD GEMETRY/SILKSCREEN_TOP

REF DES/ SILKSCREEN_TOP

PACKAGE GEOMETRY/ SILKSCREEN_TOP

BOARD GEOMETRY/OUTLINE

把蓝色部分替换成各层自己的名称,就得到了相应层的光绘文件5.绿油层光绘的制作

生成方法如第二点,光绘内容如下:

PIN/SOLDERMASK_TOP

PACKAGE GEOMETRY/ SOLDERMASK_TOP

BOARD GEOMETRY/ SOLDERMASK_TOP

BOARD GEOMETRY/OUTLINE

把蓝色部分替换成各层自己的名称,就得到了相应层的光绘文件6.孔位图光绘的制作

MANUFACTURING/NCDRILL_FIGURE

MANUFACTURING / NCDRILL_LEGEND

MANUFACTURING /NCLEGEND-1-?(?表示板层数)

BOARD GEOMETRY/OUTLINE

7.光绘文件的生成

1)使用鼠标左键勾选Check database before artwork 选项,表示在产生

底片档案之前,Allegro 会先检查电路板的Database。

2)接下来的工作为“选取要输出的底片”:使用鼠标左键勾选在左边空白

方格或是按下Select all 按钮,勾选全部的底片

3)按下Create Artwork 按钮,Allegro 会产生TOP 走线层的底片档案

Allegro设置差分线和等长的方法

A l l e g r o设置差分线和 等长的方法 Revised by Petrel at 2021

一、设置差分线的方法方法一: 1、Logic→AssignDifferenttialPair 2、在弹出的对话框里选择需要添加的差分对,点击Add按钮,即可添加 方法二: 1、Setup→Constraints→Electrical 2、选择Net,然后在Objects→Create→DifferenttialPair 3、在弹出的对话框里选择需要添加的差分对,点击Create按钮,即可添加 设置完差分线对后,需要设置其约束规则,方法如下: 1、初始默认的有一个DEFAULT规则,右击DEFAUlT,选择Create→PhysicalCSet 2、弹出一下对话框,在PhysicalCSet栏写上规则名称,建议根据差分线的阻抗描写,点击OK,这里已经写好,规则名称为:DIFF100,就可以看到多了一行PCS 3、设立好规则后就可以在这项规则里设置线宽间距等参数了 4、在Net一栏看到有已经设好的差分线,在ReferencedphysicalCSet选项下选择刚刚设好的规则DIFF100 *规则设置中各个项目的含义* LineWidth(设置基本走线宽度) Min:最小线宽 Max:最大线宽,写0相当于无限大

Neck(neck模式,一般在间距很小的时候用到)MinWidth:最小线宽 MaxLength:最大线长 DifferentialPair(差分线设置,单端线可不写)MinLineSpacing:差分对的最小线间距 PrimaryGap:差分对理想线间距 NeckGap:差分对最小允许线间距 (+)Tolerance:差分线允许的误差+ (-)Tolerance:差分线允许的误差- Vias(过孔选择) BBViaStagger(设置埋/盲孔的过孔间距) Min:最小间距 Max:最大间距 Allow Pad-PadConnect:/ Etch:/ Ts:/ 示意图: 二、设置等长 1、进入规则设置页面 Electrical→Net→Routing→RelativePropagationDelay 2、选中需要设置等长的网络,右击,选择Create→MatchGroup

用AD6、AD9画完PCB生成gerber文件详细说明

用AD6、AD9画完PCB生成gerber文件详细说明 (2012-03-14 22:30:32) 转载▼ 什么是gerber文件不再说明。很多工程师将完成的PCB图直 接交由制板厂制作,但是有时候制板厂转换出来的gerber文件 不是我们想要的。例如我们用的AD作出的图,但是有的厂只 用protel,那转换出来的带有汉字的gerber文件可能就会有错误,或者我们在设计的时候将元件的参数都定义在了PCB文件中,但是我们不想让这些参数都出现在PCB成品上,如果不加说明,有的制板厂可能会将这些参数留在了PCB成品上,为避免这些不必要的麻烦,我们将PCB直接转换成gerber文件交给制板 厂就解决了。 下面以AD9.4为例,AD6.9一样,其他AD版本未测试: 一、1、画好PCB文件,在PCB文件环境中,点击左上角文件(Files)->制造输出(Fabrication Outputs)->Gerber Files,进入Gerber设置界面。

如上图,在第一常规/概要中,单位选择英寸,格式为2:5。(2:5精度较高) 2、设置“层”:如下图

在“层”选项中,将“包括未连接的中间层焊盘”打√。在“画线层”下拉选项中选择“所有使用的”,这时我们在作图时使用的图层都会被打√。在“映射层”下拉选项中选择"All Off",右边的机械层都不要选。 3、设置“光圈”和“高级”。“光圈”中将“嵌入的光圈(RS274X)”打上√即可。在“高级”里面,选中“Suppress leading zeroes(抑制前导零字符)”,其他设置不变。点击“确定”,第一次输出,至此第一大步完成。(第一步生成的.cam可不用保存)

PADS生成GERBER文件步骤及CAM350的简单使用

PADS生成GERBER文件步骤及CAM350的简单使用 PCB画好后,我们需要输出光绘文件交给制版厂家.由此,输出光绘文件的重要性就显出来了. 首先来看一下每个powerpcb 文件应输出多少张gerber文件。输出的总数为n+8 张。其中n 为板子的层数(例如4 层板,那么 n=4),这n张图为板子每层的连线图;另外8张包括2张丝印图(silkscreen top/bottom),2张阻焊图(solder mask top/bottom),2张助焊图(paste mask top/bottom),2 张钻孔图(drill/Nc drill)。 先复习一下介绍各层的定义吧,哈哈 (1)顶层(Top Layer),也称元件层,主要用来放置元器件,对于比层板和多层板可以用来布线. (2)中间层(Mid Layer),最多可有30层,在多层板中用于布信号线. (3)底层(Bootom Layer),也称焊接层,主要用于布线及焊接,有时也可放置元器件. (4)顶部丝印层(Top Overlayer),用于标注元器件的投影轮廓、元器件的标号、标称值或型号及各种 注释字符。 (5)底部丝印层(Bottom Overlayer),与顶部丝印层作用相同,如果各种标注在顶部丝印层都含有, 那么在底部丝印层就不需要了。 (6)内部电源接地层(Internal Planes) (7)阻焊层(Solder Mask-焊接面),有顶部阻焊层(Top solder Mask)和底部阻焊层(Bottom Solder mask)两层,是Protel PCB对应于电路板文件中的焊盘和过孔数据自动生成的板层,主要用于铺设阻焊漆.本板层采用负片输出,所以板层上显示的焊盘和过孔部分代表电路板上不铺阻焊漆的区域,也就是可以进行焊接的部分.(所谓阻焊顾名思义就是不让上锡,阻焊漆就是绿油啦)(8)防锡膏层(Past Mask-面焊面),有顶部防锡膏层(Top Past Mask)和底部防锡膏层(Bottom Past mask)两层,它是过焊炉时用来对应SMD元件焊点的,也是负片形式输出.板层上显示的焊盘和过孔部分代表钢板上挖空的部分,对应电路板上要刷锡膏的地方,也就是进行焊接的部分。 (9)Drill (10)N C Drill (11)机械层(Mechanical Layers), (12)禁止布线层(Keep Ou Layer) (11)多层(MultiLayer) (13)(Connect)(DRC Errors)(Pad holes)(Via Holes)(Visible Grid1)(visible Grid2) 我们要考虑的就是1-10这几个.值得一提的是solder表示是否阻焊,就是PCB板上是否露铜;paste 是开钢网用的,是否开钢网孔.所以画板子时两层都要画,solder是为了PCB板上没有绿油覆盖(露铜),paste上是为了钢网开孔,可以刷上锡膏. 再来讲讲各显示项目. Board outline(板框),在设置每层的Layer时,将Board Outline选上. Pads(焊盘).Connections(鼠线).Vias(导通孔).Parts-Top(顶层元器件).Tracks(电气走线)Parts-Botm(底层元器件)Copper(导体铜箔)Part Refs(元器件排序标注)Lines(二维线)Part Type(元器件型号标注)Text(字符)Outlines(外框线) 准备工作: 1、重新设定外形左下角为原点 在 Setup 菜单中选择 Set Origin,输入板框外形左下角坐标,重新设定原点,并将外形尺寸(长宽)设为整数,单位mm ,特殊情况可设到小数点后一位。 2、检查字符丝印是否上焊盘、字体太小或太大、字符反字符等现象,如果有上述的现象,可先在PCB 中对字符进行移动、放大或缩小、镜像或旋转、字符线宽等操作。

allegro等长设置总结.doc

对于专业的PCB layout人员,等长的 置自然如 家常小菜般常见 而对于一些硬 程师,由于不 常lay比较复杂PCB般,通常又要忙些其他的事情,在 一块儿就涉及的比较少了,不熟悉等长的 置就显得一点儿也不奇怪了 而有时,衡 性 比 ,硬 程师感觉没必要把一些简单的高速 外包,就亲自操刀, 时就会遇到各种他们感觉很奇怪的问题 曾 过几个客户,他们都向 请教过 一个问题 allegro怎 置等长 当时向他们讲解如何操作,根据 来 馈的结果,貌似效果不好 于是就准备亲自动手整理一篇相对比较全的等长 置文档,希望 次碰到客户需求时, 篇文档能搞定等长 置的问题 开始之前,先说一 什 置等长 方面的理论, 并没有深入地探究过,只知其然 数 逻辑中,数据的传输是按规定的时序进行的,信号在传输线 有自己的延时,如果信号线长度差别较大,对应的延时就会有较大的差别, 时信号间时序可能会紊乱,导 芯 不能 常收发数据 简单的说,信号线间的等长控制,就是 了时序的 配 在 计中,比较常见的就是信号线和时钟之间的误差 关于误差值, 再探讨一 接 来进入 题 需要控制等长的信号线,绝不是一根, 样 们可 根据情况进行分类处理 里 DDR2 例,介绍如何通过BUS来 置等长 束 打开CM,进行电气规 置,如 图 想必 个 计者,哪些信号应 分在一组,自己应 心里很清楚 在 们打开CM的电气规 ,先进行分组,如 的案子,有两 DDR2,就把数据线 8根分一组,然 在加 组信号的数据锁 信号和掩码信号 关于BUS的 置操作,如 图

简单说一 骤 选中信号---右键选择create---接着选择 菜单中的BUS 接 来会弹 一个对话框,如 图 在BUS栏中填 合适的 称,点 OK就完 了BUS的 建 如果 建BUS ,发现某一个信号或者几个信号漏选了, 时再把它们添加进 才的BUS就可 了 如 图 样会弹 对话框,如 如 就完 了BUS的 建 个人认 在 里对信号 建BUS进行 分,显得更加有条理

Allegro如何生成光绘文件

主题:Allegro如何生成光绘文件 Allegro如何生成光绘文件: PCB 检查没有错误后,在 Allegro 的主菜单 Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件 art_aper.txt Aperture and artwork format 2.光绘参数文件 art_param.txt Aperture parameter text 3.元件面布线层 Gerber 文件 top.art Top(comp.)side artwork 4.内部层布线层 Gerber 文件 inner.art Inner layer artwork 5.内部电源层 Gerber 文件 vcc.art Vcc layer artwork 6.内部地层 Gerber 文件 gnd.art Gnd layer artwork 7.阻焊面布线层 Gerber 文件 bot.art Bottom(solder) side artwork 8.元件面丝印层 Gerber 文件 topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层 Gerber文件 botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层 Gerber 文件 topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层 Gerber 文件 botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件 drill.art 13.钻带文件 ncdrill1.tap 注意: 有的公司还选了下面的两层,但我们公司不选: (表面贴)元件面焊接层 Gerber 文件 toppast.art Top(comp.) side paste mask artwork (表面贴) 阻焊面焊接层 Gerber 文件 botpast.art Bottom side paste mask artwork Allegro如何在 ARTWORK中加入所需的层 下面举例讲述如何在光绘文件中加入 SILK-TOP 层.

Allegro16.6光绘生成步骤

一、PCB后处理 修改丝印 Ref丝印线宽为0,而且丝印位置需要手动调整。首先根据PCB板大小,统一修改丝印尺寸和线宽,然后调整Ref位置,不要压到焊盘、过孔和其他丝印。 导入制版说明 首先再器件库Format文件夹中打开Manufacture.drc制版说明格式元件,根据PCB加工要求及阻抗要求,修改各项参数。打开PCB,单击Place Manual,如下图 然后选择Format symbol,将Manufacture格式元件添加到PCB中(制版说明文档再Board Geometry>Dimension层)。 尺寸标注 菜单栏Manufacture>DimensionEnvironment,右键弹出菜单,选择Parameters,在弹出的dimensioning parameters对话框中设置好各个参数要求(见书P226),然后右键选择标注命令。

二、光绘生成 底片参数设置 线宽为0的线在Undefined line width中可以统一定义线宽(设置为0.127即可),若是负片则按上图选Negative,Format设置为5:5(底片精度要大于当前设计文件精度,否则在加工的时候读取会精度缺失而报错),其余按上图设置。关闭后,自动在工作目录生成art_param.txt 光绘参数文件。

底片控制文件 除了TOP、Internal、BOT层默认存在,其他层都可以在Color dialog对话框中先关闭所有层,再添加以下必须层,然后新建底片,就可以直接将所需层添加到底片中。 TOP层底片 Board Geometry/OutLine VIA Class/TOP PIN/TOP ETCH/TOP Internal Board Geometry/OutLine VIA Class/Internal PIN/Internal ETCH/Internal Bottom Board Geometry/OutLine VIA Class/Bottom PIN/Bottom ETCH/Bottom SolderMask TOP Board Geometry/OutLine Board Geometry/SolderMask_TOP(ZTE板子代码) //Board Geometry/阻焊开窗层(如ZTE屏蔽筋、标识,可不用) Package Geometry/SolderMask_TOP(ZTE0.15mm焊接对齐用开窗线或热焊盘等) PIN/SolderMask_TOP VIA CLASS/SolderMask_TOP SolderMask Bottom Board Geometry/OutLine Board Geometry/SolderMask_Bottom //Board Geometry/阻焊开窗层 Package Geometry/SolderMask_Bottom PIN/SolderMask_Bottom VIA CLASS/SolderMask_Bottom PasteMask TOP Board Geometry/OutLine Package Geometry/PasteMask_TOP PIN/PasteMask_TOP //Board Geometry/屏蔽筋开窗层 PasteMask Bottom Board Geometry/OutLine Package Geometry/PasteMask_Bottom PIN/PasteMask_Bottom //Board Geometry/屏蔽筋开窗层 SilkScreen TOP

Allegro如何生成光绘文件

Allegro如何生成光绘文件 Allegro如何生成光绘文件: PCB 检查没有错误后,在Allegro 的主菜单Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件art_aper.txt Aperture and artwork format 2.光绘参数文件art_param.txt Aperture parameter text 3.元件面布线层Gerber 文件top.art Top(comp.)side artwork 4.内部层布线层Gerber 文件inner.art Inner layer artwork 5.内部电源层Gerber 文件vcc.art Vcc layer artwork 6.内部地层Gerber 文件gnd.art Gnd layer artwork 7.阻焊面布线层Gerber 文件bot.art Bottom(solder) side artwork 8.元件面丝印层Gerber 文件topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层Gerber文件botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层Gerber 文件topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层Gerber 文件botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件drill.art 13.钻带文件ncdrill1.tap 注意: 有的公司还选了下面的两层,但我们公司不选:

Allegro16.6约束规则设置详解_SCC

Allegro16.6约束规则设置详解 前言:本文主要讲解Allegro16.6约束管理器的使用,从基本约束规则到高级约束规则的设置。 目录: 一、基本约束规则设置 1、线间距设置 2、线宽设置 3、设置过孔 4、区域约束规则设置 5、设置阻抗 6、设置走线的长度范围 7、设置等长 7.1、不过电阻的NET等长 7.2、过电阻的XNET等长 7.3、T型等长 8、设置通用属性 9、差分规则设置 9.1、创建差分对 9.2、设置差分约束 10、Pin Delay

二、高级约束规则设置 11、单个网络长度约束 12、a+b类长度约束 13、a+b-c类长度约束 14、a+b-c在最大和最小传播延迟中的应用

1、线间距设置 (1)、设置默认间距规则 点击CM图标,如下图所示,打开约束管理器。 单击Spacing,再点击All Layers,如下图所示。右边有一个DEFAULT就是默认规则,我们可以修改其值。

按住Shift键,点击第一个和最后一个即可选中所示,然后输入一个值,这样就都修改了,如下图所示 (2)、定义特殊的间距约束 点选Default按鼠标右键,执行Create-Spacing CSet

加入新规则。取一个有意义点的名字,如下图所示,单击OK。 其值是从默认规则拷贝的,先修改其值。 按住Shift键选中所有,输入12,回车。 然后为所需要设置的网络分配规则 单击左边的Net-All Layers,在右边工作簿中,为GND网络设置12MIL_SPACE规则,在Referenced Spacing CSet下选中12MIL_SPACE,如下图所示

Protel99se如何生成gerber文件

这几天工作中遇到制作gerber的问题,确实让我郁闷了一番,为了方便大家,不要再受其苦,特将这一过程写成文档供有这方面需要的同仁们参考. 1protel99se打开要生成gerber的pcb设计文档,在file->CAM Manager然后出现Output Wizard点击next 2按照下图选择gerber,然后点击next

3直至出现下图,分别选中单位millimeter和比例4:4再次点击next(其实,选择单位是无所谓的,但要与NC drill的一致才行。4:4表示小数点前面四位有效数字,小数点后4位有效数字) 在下图中选择要输出的gerber层,一路点击next

5点击tools菜单的proference出现下图,在export cam outputs栏选择要输出gerber文件的路径。然后ok 6点击tools菜单generrate CAM Files,生成gerber文件。 7生成后的gerber文件可以用CAM350软件打开。

到此,先别得意…….哈哈。。。做完以上步骤,其实漏掉了一个最重要的东西,那就是钻孔层,那么下面介绍如何产生钻孔层文件。如下图右击鼠标,选中Insert NC Drill…然后回车 8在下图中选择Units单位为milmeter,Format(格式)为4:4,然后点击ok (其实,选择单位是无所谓的,但要与NC drill的一致才行。4:4表示小数点前面四位有效数字,小数点后4位有效数字)。

10在导入的gerber文件中添加钻孔属性表,在protel的plce-〉String,此时按tab键,在出现的text文本框中点击下拉箭头,在出现的序列中选择.Legend.点击OK,将其放在pcb板框边就可以了。 9直接F9或者在tools菜单下选择Generate CAM file就会在指定的目录中加入钻孔文件。如下图。

Protel DXP2004生成Gerber文件和钻孔文件的一般步骤

Protel DXP2004生成Gerber文件和钻孔文件的一般步骤 这里针对的是一般情况下、没有盲孔的板子。 1、首先是生成Gerber Files: 打开PCB文件,在DXP2004中选择菜单File-Fabrication Outputs-Gerber Files,进入生成Gerber 文件的设置对话框。 ·单位选择? 英寸,格式选择2:5 这样可以支持的精度会高一些(这些也可以先跟制板厂联系一下确认)·在Layers中,选中“include unconnected mid-layer pads”,同时Plot Layers选择All Used Mirror Layers全都不选,然后在右侧选中相关的机械层。 ·Drill Drawing中什么都不选,保持默认即可。 ·在Apertures中,选择Embedded apertures(RS274X) ·Advanced中其余项都保持默认,主要是选择“Suppress leading zeroes”(此项也可与制板厂联系确认) ·点击确认,会自动生成Gerber文件,此时生成一个cam文件,此文件可以不保存, 因为我们要交制板厂的文件已经在项目的目录里面建了个子目录叫作“Project Outputs for xxx”, 各个层的gerber都存在里面了。 2、然后是生成NC Drill Files: ·同样,在DXP2004中选择菜单File-Fabrication Outputs-NC Drill Files,进入生成NC Drill 文件的设置对话框. 此处的选择要跟前面Gerber文件中的保持一致:英寸-2:5-Suppress leading zeroes 其它选项保持默认,点击OK 确认一下随后弹出的钻孔数据对话框,然后就会自动生成NC Drill Files了, 同样的,生成的文件会在那个子目录里,而CAM文件可以不用保存 3、将含有以上生成的文件的那个子目录“Project Outputs for xxx”,打个包,就可以发给制板厂了,呵呵。 1)前提是PCB已经画好,进入导Gerber文件的菜单:File-Fabrication Outputs-Gerber Files )单位和精度设置:* E! c! L ^: d 8 ~$ W$ X. S, L' n3 v5 n0 d& A0 s 2 ,格“英寸”选择“一般”里面,“单位”在当然,式选择2:5 ,这个尺寸精

出光绘文件

Allegro如何生成光绘文件: PCB 检查没有错误后,在Allegro 的主菜单Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件art_aper.txt Aperture and artwork format 2.光绘参数文件art_param.txt Aperture parameter text 3.元件面布线层Gerber 文件top.art Top(comp.)side artwork 4.内部层布线层Gerber 文件inner.art Inner layer artwork 5.内部电源层Gerber 文件vcc.art Vcc layer artwork 6.内部地层Gerber 文件gnd.art Gnd layer artwork 7.阻焊面布线层Gerber 文件bot.art Bottom(solder) side artwork 8.元件面丝印层Gerber 文件topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层Gerber文件botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层Gerber 文件topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层Gerber 文件botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件drill.art 13.钻带文件ncdrill1.tap 注意: 有的公司还选了下面的两层,但我们公司不选: (表面贴)元件面焊接层Gerber 文件toppast.art Top(comp.) side paste mask artwork (表面贴) 阻焊面焊接层Gerber 文件botpast.art Bottom side paste mask artwork Allegro如何在ARTWORK中加入所需的层 下面举例讲述如何在光绘文件中加入SILK-TOP 层. 1. 在ALLEGRO 中,选取MANUFACTURE-ARTWORK 命令:将光标移到展开窗口右边的”+”号,按右键,如图:

Allegro PCB Editor如何绕等长

Allegro PCB Editor如何绕等长 在高速PCB设计中,解决信号完整性中相对传输延迟最通常的做法就是对关键信号进行绕等长处理!该解决方案就是来看怎么在PCB Editor中实现绕等长布线。 关键字: cadence、cadence PCB SI、相对传输延迟、等长 ◆上海库源电气科技有限公司 ◆PSpice技术支持中心: https://www.sodocs.net/doc/0d6166609.html, ◆技术支持热线:4006-535-525 ◆Mail: support@https://www.sodocs.net/doc/0d6166609.html, ◆Web:https://www.sodocs.net/doc/0d6166609.html, 2012-6-18

Allegro PCB Editor绕等长布线 所需软件:Cadence PCB Editor 在开始真正绕等长的步骤之前需要我们解答两个问题: 1、需不需要绕等长? 只有高速信号才会产生信号匹配的问题,才需要绕等长,一般界定速度超过100M或者信号上升时间小于50ps的为高速信号。 2、为什么要绕等长? 由上面简图可以看到,由于信号速度很快,如果同组信号(比如地址线)之间传输延迟相差太大,发送端的信号传送到接收端时就会产生bit位错误或者在接收端无法达到足够的建立保持时间而导致接收端无法正确接收发送端的信号,对同组线要约束其相对传输延迟,所以才要绕等长使同组线间传输延迟在一定的范围内,保证信号正确传输。 步骤: 1、使用PCB Editor打开工程文件。 2、打开约束管理器,在相应网络上右击,选择“SigXplorer”提取需要设置等长的拓扑结 构

3、提取拓扑结构,在“SigXplorer”中设置约束并返回到PCB中, 红框中是设置约束规则的快捷键,为返回约束的快捷键。 图中最大红框的位置是设置拓扑约束的对话框。在“Pins/Tees”中选择需要设置等长约束的起始Pin和终止Pin,因为本例中提取拓扑结构时是一束总线,所以本例中“From”处选择“ALL DRVRS”,“TO”处选择“ALL RCVRS”,意为对提取的这束线的所有发送端到接收端设置约束,在“Delta Type”中选择约束用的单位(时间,或者长度)。然后在Delta中输入本束线中所有线之间的误差值,在“Tol Type”中输入基于这个“Delta”值的误差值的单位。“Tolerance”是在“Delta”基础上的误差值。

第08步 Allegro检查及生成光绘文件的方法

Allegro检查及生成光绘文件的方法 1.拼版 (1)选择某一块板,点击Tools .. Create Module… 然后点选一块区域,输入0点坐标,一般选取板的左下边缘坐标,然后生成.mdd文件。(2)将另一块板另存,然后直接导入前面生成的.mdd文件即可 (要先选中Library)

然后放入即可(最好用坐标导入) (3)删除原来板的Outline,重新在两个板的外边缘加一个整体的Outline(Board Geometry)在需要切开的地方加入Dimension(Board Geometry) 最好将板做成如下图的形状 2.添加接地过孔 ◆在PCB空隙处添加接地过孔,尽量使每层地填充均匀。 ◆沿重要线两侧添加接地过孔,保证屏蔽效果。 ◆沿PCB板边添加接地过孔,保证ESD效果。 3.添加丝印 ◆丝印线宽最细为5 mil。 ◆丝印文字高度最小为30 mil。 ◆BOTTOM面文字做镜像。 ◆添加必要的丝印说明,如板子名字(含版本)、日期、文字说明、Logo图片等。 ◆所有丝印内容不得覆盖焊盘及裸露的铜箔,过孔尽量也不要覆盖。 ◆调整丝印及文字 在PCB设计中遇到了元件文字的问题,看下图:

是不是相当的乱,从字面上可以看出好多叠加的文字,到底是怎么回事呢?我们先从元件的封装说起,我们使用Allegro在制作元件封装时,都是通过File-->New,然后在Drawing Type中选择Package Symbols创建的,这时的Allegro 菜单中会多一个Layout,而平时没有这个菜单,他专门负责上图中的文字。 在上图中的Layout中可以看到在Labels子菜单中还有六个选项: ?RefDes这个是为了在放置时产生元件序号用的,是上图的C45。 ?Device这个是元件的名称,也就是上图中那一串非常小的字母。 ?Value这个是元件的真实值,也就是上图中104和105。 ?Tolerance是容许的误差值,一般不用。 ?Part Number是零件编号,一般不用。 那我们明白了PCB中的这些元件的文字了,假如出现这种情况: 是不是很乱啊,首先是看到那个蓝色的Ref Des太大了,都与元件重叠在一起了,怎么办?改变字体大小。 Setup->Text Sizes Text Blk:字体编号 Photo Width:配置线宽 Width,Height:配置字体大小 改变字体大小:Edit->Change,然后在右边控制面板Find Tab里只选Text(只改变字体) 然后在右边控制面板Options Tab里Line Width添线的宽度和Text Block里选字体的大小。一定要注意Options 标签中的Class选择Ref Des,并且Subclass 要设置如下:

Cadence等长处理

Cadence等长处理 对于时序处理而言,在板上实现的手段就是绕等长。作为一个合格的layout工程师,首先必须得是一个合格的"绕等长"工程师,毕竟一切从助手做起。 一般来说,我们绕等长在allegro软件就只有一个命令Delay Tune,感觉有点不够用。现在给大家安利一下allegro16.6关于绕等长推出的新功能,所有命令如下图所示。 首先是Timing Vision,个人觉得这真是一个实用的技能,很人性化。以前绕等长的时候,哪一根 最长,哪一根最短,绕到最后,哪一根没有绕好等等,都需要一个个去板子上找,或者去规则管理 器里头选择,简直是神烦。这个功能直接让比基准长的显示一种颜色,比基准短的显示一种颜色, 绕好的显示一种颜色,一目了然,直接绕就好,不需要再去规则管理器里面查看了。 接着是期待已久的自动绕等长了——Auto-interactive Delay Tune。想当年,刚开始学习layout 的时候,就是从绕等长开始,一块又一块的板子,能做的只有绕等长,当时就想,要是有一天机器 可以自动绕等长就好,今天这个愿望果然实现了。自动等长的步骤很简单,设置好等长规则后,只 需要选择Auto-interactive Delay Tune命令,然后框选想要等长的线就好,机器就可以自己运算,然后就可以看到已经绕好的等长了,真是简单粗暴到极点了。不说了,有图有真相。

有了单线的自动等长,那就肯定不会放过板上随处可见的差分了,看大招——Auto-interactive Phase Tune。现在板子的速率越来越高,板上的差分线也就跟着越来越多,对内等长的工作量自然就加大了。但是自从有了绕线新功能,就再也不担心绕等长费时多啦。步骤和单线绕等长一样,简单明了。

cadence16.3光绘文件生成步骤

Cadence 当用cadence画好PCB板时,需要生成光绘文件,步骤如下:1:设置钻孔文件参数: 打开manufacture目录下NC Parameters 如下: Parameter file 设置nc_param.text文件所在位置。 Output file 不要管 Format :设置参数显示格式。 Output units 显示是英制单位还是m制单位。 其余默认可以了 2:再打开NC drill 如下:

主要设置drilling选项: Layer pair 是设计文件中都为过. By layer:是设计文件中有盲孔等。 3:打开drill legend :选择输出单位剩下基本上不要改动。4:当含有不规则孔时运行NC route。 下面开始进行光绘文件生成: 打开artwork: 如下:

在available films下各层生成丝印文件加入。 注意事项: 在PASTEMASK层不要加入过孔。SOLDERMASK层也不加入过孔,只是在DRILL_DRA WING中加入MANUFACTURING/NCLEGEND-1-2就可以了。 在TOP和BOTTOM层不要在undefined line width 加入默认值,默认值只在silkscreen层加入。 以下是各层需要加入的部分: TOP: BOARD GEOMETRY/OUTLINE ETCH/TOP PIN/TOP VIA CLASS/TOP BOTTOM: BOARD GEOMETRY/OUTLINE ETCH/BOTTOM PIN/BOTTOM VIA CLASS/BOTTOM

生成光绘文件

钻孔文件设置 一.钻孔参数设置:Manufacture——>NC——>NC P arameters 1. P arameters file文件是txt格式,默认路径是当前工作目录; 2. Header:在输出文件中指定一个或多个ASCII 文件,默认值为none,可不设置; 3.Leader:指定在数据的引导长度。 4.Code:ASCII/EIA,指定数据的输出格式,默认为ASCII。 Excellon format(钻孔格式) 1.Format:输出NC DRILL 文件中坐标数据的格式,整数(设置为3)及小数部分位数(设置为5(表示小数位后两位))(精度),要与Artwork基本参数设置匹配; 2.Offset X: Y: 指定坐标数据与图纸原点的偏移量。 3. Coordinates:Absolute.Incremental输出的文件是相对坐标还是绝对坐标。选用绝对值Absolute; 4.Output units:输出数据单位选择; 5.Leading zero suppression:前省零; 6.Trailing zero suppression: 后省零; 7.Equal coordinate suppression: 简化相同的坐标; 8.Enhanced Excellon format:选择在NC Drill 和NC Route 输出文件中产生。 二.更新设计文件:Manufacture——>NC——> Drill Customization,单击Auto generate

symbols自动生成钻孔标记,再点击OK,弹出对话框确认即可。 三:设置生成钻孔表 1.设置显示:关闭所有显示,仅打开Board Geomtry——>outline; 2.Manufacture——>NC——>Drill Legend a)设置输出单位; b)排列方式可以不关注; c)Legends项根据PCB属性设置,有盲孔或埋孔则选择By layer; d)设置好,点击OK后,鼠标上会出现一个框,即是钻孔表的,选择好位置后点击鼠 标放置,并且在Boardoutline中会显示钻孔图; Template file:钻孔图例表格的模板文件,默认为default-mil.dlt。 Legend title:钻孔图例的名称,默认为DRILL CHART。 Output unit:输出单位(公制、英制),设置单位应与电路板的设置应一致。 Hole sorting method:孔种类的排序方法。 By hole size:按孔的大小顺序排序。 Ascending:升序。 Descending:降序。 By plating status:按是否金属化孔排序。 Plated first:金属化孔排在前面。 Non-plated first:非金属化孔排在前面。 legends:layer pair(全是通孔)layer(有盲、埋孔选用) 四.产生(圆形)钻孔文件设置:Manufacture——>NC——>NC Drill

生成GERBER文件步骤及CAM350的简单使用

输出光绘文件步骤及CAM350简单使用 PCB画好后,我们需要输出光绘文件交给制版厂家.由此,输出光绘文件的重要性就显出来了. 先复习一下介绍各层的定义吧,哈哈 (1)顶层(Top Layer),也称元件层,主要用来放置元器件,对于比层板和多层板可以用来布 线. (2)中间层(Mid Layer),最多可有30层,在多层板中用于布信号线. (3)底层(Bootom Layer),也称焊接层,主要用于布线及焊接,有时也可放置元器件. (4)顶部丝印层(Top Overlayer),用于标注元器件的投影轮廓、元器件的标号、标称值或型 号及各种注释字符。 (5)底部丝印层(Bottom Overlayer),与顶部丝印层作用相同,如果各种标注在顶部丝印层 都含有,那么在底部丝印层就不需要了。 (6)内部电源接地层(Internal Planes) (7)阻焊层(Solder Mask-焊接面),有顶部阻焊层(Top solder Mask)和底部阻焊层(Bottom Solder mask)两层,是Protel PCB对应于电路板文件中的焊盘和过孔数据自动生成的板层,主要用于铺设阻焊漆.本板层采用负片输出,所以板层上显示的焊盘和过孔部分代表电路板上不铺阻焊漆的区域,也就是可以进行焊接的部分.(所谓阻焊顾名思义就是不让上锡,阻焊漆就是绿油啦) (8)防锡膏层(Past Mask-面焊面),有顶部防锡膏层(Top Past Mask)和底部防锡膏层(Bottom Past mask)两层,它是过焊炉时用来对应SMD元件焊点的,也是负片形式输出.板层上显示的焊盘和过孔部分代表钢板上挖空的部分,对应电路板上要刷锡膏的地方,也就是进行焊接的部分。 (9)Drill (10)NC Drill (11)机械层(Mechanical Layers), (12)禁止布线层(Keep Ou Layer) (11)多层(MultiLayer) (13)(Connect)(DRC Errors)(Pad holes)(Via Holes)(Visible Grid1)(visible Grid2)我们要考虑的就是1-10这几个.值得一提的是solder表示是否阻焊,就是PCB板上是否露铜;paste是开钢网用的,是否开钢网孔.所以画板子时两层都要画,solder是为了PCB板上没有绿油覆盖(露铜),paste上是为了钢网开孔,可以刷上锡膏. 再来讲讲各显示项目. Board outline(板框),在设置每层的Layer时,将Board Outline选上. Pads(焊盘).Connections(鼠线).Vias(导通孔).Parts-Top(顶层元器件).Tracks(电气走线)Parts-Botm(底层元器件)Copper(导体铜箔)Part Refs(元器件排序标注)Lines(二维线)Part Type(元器件型号标注)Text(字符)Outlines(外框线) 我们使用的PADS2005SP2板输出光绘文件大致步骤如下: 1.完整铺铜.检查间距,连接.

cadence等长规则设置

cadence等长规则设置 提到绕等长的问题,就不得不说一下等长约束规则的设置了。在allegro的规则管理器里,只有你想不到的规则,没有设置不了的。正是因为其五花八门,所以经常有很多的BUG出现,对于很多人来说,建规则会成为比较难跨越的高山。 等长规则的设置有多种不同的方法,有傻白甜型,有端方君子型,有腹黑高冷型,总有一款适合你的。 1、做人从傻白甜开始 望文生义,傻白甜就是操作简单,结果尽如人意的意思了。这种方法几乎是一 步到位的,选中目标网络,单击右键,直接创建Match Group,然后取个好听 又好记的名字,如下图。 至此,我们的万里长征就要成功了,只剩下最后一步了,添加等长范围。在Match Group 行,tolerance那里改成想要的等长范围,然后回车,等长规格就这么简单粗暴的设置

好了。 2、端方君子,心之所向 对于简单的点对点的拓扑,傻白甜能起到相应的作用,但是对于一些比较复杂的拓扑结构,可能就收效甚微了,这时候就需要我们的君子登场了。 为什么说这种方法是端方君子型呢,主要是因为它一步一步,有理有据,按照步骤试一下的话,就会觉得,原来如此,建等长规则还是比较简单的。下面就是动作分解了,首先选中目标网络,建立net group。 建立net group后,选中建立的net group,单击右键,选择SigXploer命令,打开SigXploe,也可以选择单个网络打开SigXploe,网络的拓扑显示如下。

是感觉真的很美好呢? 3、腹黑高冷才是真绝色 然而,也有君子搞不定的时候,因为毕竟不是所有的BUG都是光明正大的阳谋,让你 可以知道怎么去改正,就像拓扑连接不正确时,可以通过给阻容器件赋模型来解决。有 的BUG就像避无可避的阴谋诡计,比如无法打开SigXploer,器件模型出问题等,无处 着手时,这时候就需要剑走偏锋,腹黑的方法才能够一招致胜。这次直接选择网络建立pin Pair,不管什么拓扑错误或是其他,直接避过,建立点对点的连接,这也正是高冷 风范,不管什么BUG,都是“我不听,我不听”。

相关主题