半导体工艺与制造技术习题答案(第四章 离子注入)

第四章 离子注入与快速热处理

1.下图为一个典型的离子注入系统。

（1）给出1-6数字标识部分的名称，简述其作用。

（2）阐述部件2的工作原理。

答：（1）1：离子源，用于产生注入用的离子；

2：分析磁块，用于将分选所需的离子；

3：加速器，使离子获得所需能量；

4：中性束闸与中性束阱，使中性原子束因直线前进不能达到靶室； 5：X & Y 扫描板，使离子在整个靶片上均匀注入；

6：法拉第杯，收集束流测量注入剂量。

（2）由离子源引出的离子流含有各种成分，其中大多数是电离的，离子束进入一个低压腔体内，该腔体内的磁场方向垂直于离子束的速度方向，利用磁场对荷质比不同的离子产生的偏转作用大小不同，偏转半径由公式：

决定。最后在特定半径位置采用一个狭缝，可以将所需的离子分离出来。

2.离子在靶内运动时，损失能量可分为核阻滞和电子阻滞，解释什么是核阻滞、电子阻滞？两种阻滞本领与注入离子能量具体有何关系？

答：核阻滞即核碰撞，是注入离子与靶原子核之间的相互碰撞。因两者质量是同一数量级，一次碰撞可以损失很多能量，且可能发生大角度散射，使靶原子核离开原来的晶格位置，留下空位，形成缺陷。

电子阻滞即电子碰撞，是注入离子与靶内自由电子以及束缚电子之间的相互碰撞。因离子质量比电子质量大很多，每次碰撞损失的能量很少，且都是小角度散射，且方向随机，故经多次散射，离子运动方向基本不变。

在一级近似下，核阻滞本领与能量无关；电子阻滞本领与能量的平方根成正比。 1 2 3 4 5

6

3.什么是离子注入横向效应？同等能量注入时，As和B哪种横向效应更大？为什么？

答：离子注入的横向效应是指，注入过程中，除了垂直方向外，离子还向横向掩膜下部分进行移动，导致实际注入区域大于掩膜窗口的效应。

B的横向效应更大，因为在能量一定的情况下，轻离子比重离子的射程要深且标准差更大。

4.热退火用于消除离子注入造成的损伤，温度要低于杂质热扩散的温度，然而，杂质纵向分布仍会出现高斯展宽与拖尾现象，解释其原因。

答：离子注入后会对晶格造成简单晶格损伤和非晶层形成；损伤晶体空位密度要大于非损伤晶体，且存在大量间隙原子核其他缺陷，使扩散系数增大，扩散效应增强；故虽然热退火温度低于热扩散温度，但杂质的扩散也是非常明显的，出现高斯展宽与拖尾现象。

5.什么是离子注入中常发生的沟道效应（Channeling）和临界角？怎样避免沟道效应？

答：沟道效应，即当离子入射方向平行于主晶轴时，将很少受到核碰撞，离子将沿沟道运动，注入深度很深。由于沟道效应，使注入离子浓度的分布产生很长的拖尾；对于轻原子注入到重原子靶内是，拖尾效应尤其明显。

临界角是用来衡量注入是否会发生沟道效应的一个阈值量，当离子的速度矢量与主要晶轴方向的夹角比临界角大得多的时候，则很少发生沟道效应。临界角可用下式表示：

6.什么是固相外延（SPE）及固相外延中存在的问题？

答：固相外延是指半导体单晶上的非晶层在低于该材料的熔点或共晶点温度下外延再结晶的过程。热退火的过程就是一个固相外延的过程。

高剂量注入会导致稳定的位错环，非晶区在经过热退火固相外延后，位错环的最大浓度会位于非晶和晶体硅的界面处，这样的界面缺陷称为射程末端缺陷。若位错环位于PN结耗尽区附近，会产生大的漏电流，位错环与金属杂质结合时更严重。因此，选择的退火过程应当能够产生足够的杂质扩散，使位错环处于高掺杂区，同时又被阻挡在器件工作时的耗尽区之外。

7.离子注入在半导体工艺中有哪些常见应用？

答：阱注入、VT调整注入，轻掺杂漏极（LDD），源漏离子注入，形成SOI结构。

8.简述RTP设备的工作原理，相对于传统高温炉管它有什么优势？

答：RTP设备是利用加热灯管通过热辐射的方式选择性加热硅片，使得硅片在极短的时间内达到目标温度并稳定维持一段时间。相对于传统高温炉管，RTP设备热处理时间短，热预算小，冷壁工艺减少硅片污染。

9.简述RTP在集成电路制造中的常见应用。

答：RTP常用于退火后损失修复、杂质的快速热激活、介质的快速热加工、硅化物和接触的形成等。

10.采用无定形掩膜的情况下进行注入，若掩膜/衬底界面的杂质浓度减少至峰值

浓度的1/10000，掩蔽膜的厚度应为多少？用注入杂质分布的射程和标准偏差写出表达式。

答：

因此

11.相较扩散掺杂，离子注入有哪些优缺点？

答：优点：掺杂均匀性好，工艺温度低，可精确控制杂质含量，可注入元素种类多，横向扩散比纵向扩散小得多，注入的离子能穿过薄膜，无固溶度极限。

缺点：入射离子对半导体晶格有损伤，很浅很深的注入分布难以实现，对高剂量注入产率有限，离子注入设备昂贵。

12.简述硼和磷的退火特性。

答：（1）对于高剂量的退火，可把退火温度分为三个区域：

在区域Ⅰ中，随退火温度上升，点缺陷的移动能力增强，因此间隙硼和硅原子与空位的复合几率增加，使点缺陷消失，替位硼的浓度上升，电激活比例增加，自由载流子密度增大；当退火温度在的范围内，点缺陷通过重新组合或结团，降低其能量。因为硼原子非常小，和缺陷团有很强的作用，很容易迁移或被结合到缺陷团中，处于非激活位置因而出现随温度升高而替位硼的浓度下降的现象，也就是自由载流子浓度随温度上升而下降的现象（逆退火特性）。

在区域Ⅲ中，硼的替位浓度以接近于5eV的激活能随温度上升而增加，这个激活能与升温时Si自身空位的产生和移动的能量一致。产生的空位向间隙硼处运动，因而间隙硼就可以进入空位而处于替位位置，硼的电激活比例也随温度上升而增加。

图 1 硼退图2 磷退火特性

火特性

（2）磷退火特性如图所示

图中虚线所表示的是损伤区还没有变为非晶层时的退火性质，实线则表示非晶层的退火特性。对于和时所形成的非晶层，退火温度在左右，低于剂量为左右没有形成非晶层的退火温度，这是因为两种情况的退火机理不同。

非晶层的退火效应是与固相外延再生长过程相联系的，在再生长过程中，V族原子实际上与硅原子是难以区分的，被注入V族原子P在再结晶过程中与硅原子一样，同时被结合到晶格位置上。

《半导体物理学》期末考试试卷参考答案(A卷)-往届

赣 南 师 范 学 院 第1页 共2页 2010–2011学年第一学期期末考试参考答案（A 卷） 开课学院：物电学院 课程名称：半导体物理学 考试形式：闭卷，所需时间：120分钟 注意事项：1、教师出题时请勿超出边界虚线； 2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。 一、填空题（共30分，每空1分） 1、 电子 空穴 电子 2、 替位式 间隙式 3、 01 ()1exp() F f E E E k T = -+ 在热平衡状态下，电子在允许的量子态上如何分布 0()F E E k T B f E e --= 前者受泡利不相容原理的限制 4、 电子 空穴 00n p 电子-空穴对 n p = 多数 少数 多数 注入的非平衡多数载 流子浓度比平衡时的多数载流子浓度小得多 少数 注入的非平衡少数载流子浓度比 平衡时的少数载流子浓度大得多 5、 电子在导带和价带之间的直接跃迁，引起电子和空穴的直接复合 电子和空穴通过禁 带的能级（复合中心）进行复合 发射光子 发射声子 将能量给予其它载流子，增加它们的动能 6、 半导体表面非平衡载流子浓度比内部高 扩散 扩散 漂移 漂移 二、选择题（共10分，每题2分） 1、A 2、B 3、D 4、C 5、B 三、计算题（共60分） 一、1、解：（1）因为n p nq pq σμμ=+，又2 i np n =，所以 22i n p i n nq q n n σμμ=+≥= 根据不等式的性质，当且仅当n nq μ＝2 i p n q n μ时，上式取等。 解得：1/2 ( )p i n n n μμ=，即此时电导率σ最小。 相应地，此时21/2 ()i n i p n p n n μ μ== （ 2）对本征Ge ： 13 19 2() 2.510 1.610 (19003800)2.2810(/) i i n p n q S cm σμμ--=+ =????+ =? 在最小电导率条件下： min 1319((2(2.510)(1.610)/n p i n q n q n S cm σμμ--2=+ =2 =???? =2.12?10() （3）当材料的电导率等于本征电导率时，有： 00()n p i n p n q p q n q μ μμμ+=+ 即：2 00 ()i n p i n p n n q q n q n μμμμ+=+ 整理得:2 2 00()0n i n p i p n n n n μμμμ-++= 解得:0n n = 带入数据得：00()2i i n n n n ==舍或

半导体物理第四章习题答案

半导体物理第四章习题 答案 -CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN

第四篇 题解-半导体的导电性 刘诺 编 4-1、对于重掺杂半导体和一般掺杂半导体，为何前者的迁移率随温度的变化趋势不同？试加以定性分析。 解：对于重掺杂半导体，在低温时，杂质散射起主体作用，而晶格振动散射与一般掺杂半导体的相比较，影响并不大，所以这时侯随着温度的升高，重掺杂半导体的迁移率反而增加；温度继续增加后，晶格振动散射起主导作用，导致迁移率下降。对一般掺杂半导体，由于杂质浓度较低，电离杂质散射基本可以忽略，起主要作用的是晶格振动散射，所以温度越高，迁移率越低。 4-2、何谓迁移率影响迁移率的主要因素有哪些 解：迁移率是单位电场强度下载流子所获得的漂移速率。影响迁移率的主要因素有能带结构（载流子有效质量）、温度和各种散射机构。 4-3、试定性分析Si 的电阻率与温度的变化关系。 解：Si 的电阻率与温度的变化关系可以分为三个阶段： （1） 温度很低时，电阻率随温度升高而降低。因为这时本征激发极弱，可以 忽略；载流子主要来源于杂质电离，随着温度升高，载流子浓度逐步增加，相应地电离杂质散射也随之增加，从而使得迁移率随温度升高而增大，导致电阻率随温度升高而降低。 （2） 温度进一步增加（含室温），电阻率随温度升高而升高。在这一温度范 围内，杂质已经全部电离，同时本征激发尚不明显，故载流子浓度基本没有变化。对散射起主要作用的是晶格散射，迁移率随温度升高而降低，导致电阻率随温度升高而升高。 （3） 温度再进一步增加，电阻率随温度升高而降低。这时本征激发越来越 多，虽然迁移率随温度升高而降低，但是本征载流子增加很快，其影响大大超过了迁移率降低对电阻率的影响，导致电阻率随温度升高而降低。当然，温度超过器件的最高工作温度时，器件已经不能正常工作了。 4-4、证明当μn ≠μp ，且电子浓度p n i n n μμ/0=，空穴浓度n p i n p μμ/0=时半导体的电导率有最小值，并推导min σ的表达式。 证明：

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）

半导体工艺与制造技术习题答案(第四章 离子注入)

第四章 离子注入与快速热处理 1.下图为一个典型的离子注入系统。 （1）给出1-6数字标识部分的名称，简述其作用。 （2）阐述部件2的工作原理。 答：（1）1：离子源，用于产生注入用的离子； 2：分析磁块，用于将分选所需的离子； 3：加速器，使离子获得所需能量； 4：中性束闸与中性束阱，使中性原子束因直线前进不能达到靶室； 5：X & Y 扫描板，使离子在整个靶片上均匀注入； 6：法拉第杯，收集束流测量注入剂量。 （2）由离子源引出的离子流含有各种成分，其中大多数是电离的，离子束进入一个低压腔体内，该腔体内的磁场方向垂直于离子束的速度方向，利用磁场对荷质比不同的离子产生的偏转作用大小不同，偏转半径由公式： 决定。最后在特定半径位置采用一个狭缝，可以将所需的离子分离出来。 2.离子在靶内运动时，损失能量可分为核阻滞和电子阻滞，解释什么是核阻滞、电子阻滞？两种阻滞本领与注入离子能量具体有何关系？ 答：核阻滞即核碰撞，是注入离子与靶原子核之间的相互碰撞。因两者质量是同一数量级，一次碰撞可以损失很多能量，且可能发生大角度散射，使靶原子核离开原来的晶格位置，留下空位，形成缺陷。 电子阻滞即电子碰撞，是注入离子与靶内自由电子以及束缚电子之间的相互碰撞。因离子质量比电子质量大很多，每次碰撞损失的能量很少，且都是小角度散射，且方向随机，故经多次散射，离子运动方向基本不变。 在一级近似下，核阻滞本领与能量无关；电子阻滞本领与能量的平方根成正比。 1 2 3 4 5 6

3.什么是离子注入横向效应？同等能量注入时，As和B哪种横向效应更大？为什么？ 答：离子注入的横向效应是指，注入过程中，除了垂直方向外，离子还向横向掩膜下部分进行移动，导致实际注入区域大于掩膜窗口的效应。 B的横向效应更大，因为在能量一定的情况下，轻离子比重离子的射程要深且标准差更大。 4.热退火用于消除离子注入造成的损伤，温度要低于杂质热扩散的温度，然而，杂质纵向分布仍会出现高斯展宽与拖尾现象，解释其原因。 答：离子注入后会对晶格造成简单晶格损伤和非晶层形成；损伤晶体空位密度要大于非损伤晶体，且存在大量间隙原子核其他缺陷，使扩散系数增大，扩散效应增强；故虽然热退火温度低于热扩散温度，但杂质的扩散也是非常明显的，出现高斯展宽与拖尾现象。 5.什么是离子注入中常发生的沟道效应（Channeling）和临界角？怎样避免沟道效应？ 答：沟道效应，即当离子入射方向平行于主晶轴时，将很少受到核碰撞，离子将沿沟道运动，注入深度很深。由于沟道效应，使注入离子浓度的分布产生很长的拖尾；对于轻原子注入到重原子靶内是，拖尾效应尤其明显。 临界角是用来衡量注入是否会发生沟道效应的一个阈值量，当离子的速度矢量与主要晶轴方向的夹角比临界角大得多的时候，则很少发生沟道效应。临界角可用下式表示： 6.什么是固相外延（SPE）及固相外延中存在的问题？ 答：固相外延是指半导体单晶上的非晶层在低于该材料的熔点或共晶点温度下外延再结晶的过程。热退火的过程就是一个固相外延的过程。 高剂量注入会导致稳定的位错环，非晶区在经过热退火固相外延后，位错环的最大浓度会位于非晶和晶体硅的界面处，这样的界面缺陷称为射程末端缺陷。若位错环位于PN结耗尽区附近，会产生大的漏电流，位错环与金属杂质结合时更严重。因此，选择的退火过程应当能够产生足够的杂质扩散，使位错环处于高掺杂区，同时又被阻挡在器件工作时的耗尽区之外。 7.离子注入在半导体工艺中有哪些常见应用？ 答：阱注入、VT调整注入，轻掺杂漏极（LDD），源漏离子注入，形成SOI结构。 8.简述RTP设备的工作原理，相对于传统高温炉管它有什么优势？ 答：RTP设备是利用加热灯管通过热辐射的方式选择性加热硅片，使得硅片在极短的时间内达到目标温度并稳定维持一段时间。相对于传统高温炉管，RTP设备热处理时间短，热预算小，冷壁工艺减少硅片污染。 9.简述RTP在集成电路制造中的常见应用。 答：RTP常用于退火后损失修复、杂质的快速热激活、介质的快速热加工、硅化物和接触的形成等。 10.采用无定形掩膜的情况下进行注入，若掩膜/衬底界面的杂质浓度减少至峰值

半导体物理期末试卷(含部分答案

一、填空题 1．纯净半导体Si 中掺错误！未找到引用源。族元素的杂质，当杂质电离时释放 电子 。这种杂质称 施主 杂质；相应的半导体称 N 型半导体。 2．当半导体中载流子浓度的分布不均匀时，载流子将做 扩散 运动；在半导体存在外加电压情况下，载流子将做 漂移 运动。 3．n o p o =n i 2标志着半导体处于 平衡 状态，当半导体掺入的杂质含量改变时，乘积n o p o 改变否？ 不变 ；当温度变化时，n o p o 改变否？ 改变 。 4．非平衡载流子通过 复合作用 而消失， 非平衡载流子的平均生存时间 叫做寿命τ，寿命τ与 复合中心 在 禁带 中的位置密切相关，对于强p 型和 强n 型材料，小注入时寿命τn 为 ，寿命τp 为 . 5． 迁移率 是反映载流子在电场作用下运动难易程度的物理量， 扩散系数 是反映有浓度梯度时载 q n n 0=μ ，称为 爱因斯坦 关系式。 6．半导体中的载流子主要受到两种散射，它们分别是电离杂质散射 和 晶格振动散射 。前者在 电离施主或电离受主形成的库伦势场 下起主要作用，后者在 温度高 下起主要作用。 7．半导体中浅能级杂质的主要作用是 影响半导体中载流子浓度和导电类型 ；深能级杂质所起的主要作用 对载流子进行复合作用 。 8、有3个硅样品，其掺杂情况分别是：甲 含铝1015cm -3 乙. 含硼和磷各1017 cm -3 丙 含镓1017 cm -3 室温下，这些样品的电阻率由高到低的顺序是 乙 甲 丙 。样品的电子迁移率由高到低的顺序是甲丙乙 。费米能级由高到低的顺序是 乙> 甲> 丙 。 9．对n 型半导体，如果以E F 和E C 的相对位置作为衡量简并化与非简并化的标准，那么 T k E E F C 02>- 为非简并条件； T k E E F C 020≤-< 为弱简并条件； 0≤-F C E E 为简并条件。 10．当P-N 结施加反向偏压增大到某一数值时，反向电流密度突然开始迅速增大的现象称为 PN 结击穿 ，其种类为： 雪崩击穿 、和 齐纳击穿（或隧道击穿） 。 11．指出下图各表示的是什么类型半导体？ 12. 以长声学波为主要散射机构时，电子迁移率μn 与温度的 -3/2 次方成正比 13 半导体中载流子的扩散系数决定于其中的 载流子的浓度梯度 。 14 电子在晶体中的共有化运动指的是 电子不再完全局限在某一个原子上，而是可以从晶胞中某一点自由地运动到其他晶胞内的对应点，因而电子可以在整个晶体中运动 。 二、选择题 1根据费米分布函数，电子占据（E F +kT ）能级的几率 B 。 A ．等于空穴占据（E F +kT ）能级的几率 B ．等于空穴占据（E F －kT ）能级的几率 C ．大于电子占据E F 的几率 D ．大于空穴占据 E F 的几率 2有效陷阱中心的位置靠近 D 。 A. 导带底 B.禁带中线 C ．价带顶 D ．费米能级 3对于只含一种杂质的非简并n 型半导体，费米能级E f 随温度上升而 D 。 A. 单调上升 B. 单调下降 C ．经过一极小值趋近E i D ．经过一极大值趋近E i 7若某半导体导带中发现电子的几率为零，则该半导体必定＿D ＿。 A ．不含施主杂质 B ．不含受主杂质 C ．不含任何杂质 D ．处于绝对零度

半导体工艺复习题剖析

填空20’ 简答20’ 判断10’ 综合50’ 第一单元 1.一定温度，杂质在晶体中具有最大平衡浓度，这一平衡浓度就称为什么？ 固溶度 2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24） 有坩埚：直拉法、磁控直拉法 无坩埚：悬浮区熔法 3.外延工艺按方法可分为哪些？（P37） 气相外延、液相外延、固相外延和分子束外延 4.Wafer的中文含义是什么？目前常用的材料有哪两种？ 晶圆；硅和锗 5.自掺杂效应与互扩散效应（P47-48） 左图：自掺杂效应是指高温外延时，高掺杂衬底的杂质反扩散进入气相边界层，又从边界层扩散掺入外延层的现象。自掺杂效应是气相外延的本征效应，不可能完全避免。 自掺杂效应的影响： ○1改变外延层和衬底杂质浓度及分布 ○2对p/n或n/p硅外延，改变pn结位置 右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质互相扩散，引起

衬底与外延层界面附近的杂质浓度缓慢变化的现象。 不是本征效应，是杂质的固相扩散带来（低温减小、消失） 6.什么是外延层？为什么在硅片上使用外延层？ 1)在某种情况下，需要硅片有非常纯的与衬底有相同晶体结构的硅表面，还要保持对杂质类型和浓度的控制，通过外延技术在硅表面沉积一个新的满足上述要求的晶体膜层，该膜层称为外延层。 2)在硅片上使用外延层的原因是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件速度。外延在CMOS 集成电路中变得重要起来，因为随着器件尺寸不断缩小它将闩锁效应降到最低。外延层通常是没有玷污的。 7.常用的半导体材料为何选择硅？ 1）硅的丰裕度。硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。 2）更高的熔化温度允许更宽的工艺容限。硅 1412℃>锗 937℃。 3）更宽的工作温度。用硅制造的半导体件可以用于比锗 更宽的温度范围，增加了半导体的应用范围和可靠性。 4）氧化硅的自然生成。氧化硅是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污；氧化硅具有与硅类似的机械特性，允许高温工艺而不会产生过度的硅片翘曲。 8.液相掺杂浓度计算（P29） 第二单元 1.二氧化硅结构中的氧原子可分为哪几种？（P66） 桥键氧原子和非桥键氧原子 2.SiO 2的掩蔽作用 硅衬底上的SiO2作掩膜要求杂质在SiO2层中的扩散深度X j 小于SiO2本身的厚度X SiO2 2 2j SiO SiO j 'j Si x D x x x D >=2Si SiO D 1D ?>

半导体制造技术

Semiconductor Manufacturing Technology 半导体制造技术 Instructor’s Manual Michael Quirk Julian Serda Copyright Prentice Hall

Table of Contents 目录 Overview I. Chapter 1. Semiconductor industry overview 2. Semiconductor materials 3. Device technologies—IC families 4. Silicon and wafer preparation 5. Chemicals in the industry 6. Contamination control 7. Process metrology 8. Process gas controls 9. IC fabrication overview 10. Oxidation 11. Deposition 12. Metallization 13. Photoresist 14. Exposure 15. Develop 16. Etch 17. Ion implant 18. Polish 19. Test 20. Assembly and packaging II. Answers to End-of-Chapter Review Questions III. Test Bank (supplied on diskette) IV. Chapter illustrations, tables, bulleted lists and major topics (supplied on CD-ROM) Notes to Instructors: 1)The chapter overview provides a concise summary of the main topics in each chapter. 2)The correct answer for each test bank question is highlighted in bold. Test bank questions are based on the end-of-chapter questions. If a student studies the end-of-chapter questions (which are linked to the italicized words in each chapter), then they will be successful on the test bank questions. 2

半导体制造技术题库答案

1.分别简述RVD和GILD的原理，它们的优缺点及应用方向。 快速气相掺杂(RVD, Rapid Vapor-phase Doping) 利用快速热处理过程(RTP)将处在掺杂剂气氛中的硅片快速均匀地加热至所需要的温度，同时掺杂剂发生反应产生杂质原子，杂质原子直接从气态转变为被硅表面吸附的固态，然后进行固相扩散，完成掺杂目的。 同普通扩散炉中的掺杂不同，快速气相掺杂在硅片表面上并未形成含有杂质的玻璃层；同离子注入相比(特别是在浅结的应用上)，RVD技术的潜在优势是：它并不受注入所带来的一些效应的影响；对于选择扩散来说，采用快速气相掺杂工艺仍需要掩膜。另外，快速气相掺杂仍然要在较高的温度下完成。杂质分布是非理想的指数形式，类似固态扩散，其峰值处于表面处。 气体浸没激光掺杂(GILD: Gas Immersion Laser Doping) 用准分子激光器(308nm) 产生高能量密度(0.5—2.0J/cm2)的短脉冲(20-100ns)激光，照射处于气态源中的硅表面；硅表面因吸收能量而变为液体层；同时气态掺杂源由于热解或光解作用产生杂质原子；通过液相扩散，杂质原子进入这个很薄的液体层，溶解在液体层中的杂质扩散速度比在固体中高八个数量级以上，因而杂质快速并均匀地扩散到整个熔化层中。 当激光照射停止后，已经掺有杂质的液体层通过固相外延转变为固态结晶体。由液体变为固态结晶体的速度非常快。在结晶的同时，杂质也进入激活的晶格位置，不需要近一步退火过程，而且掺杂只发生在表面的一薄层内。 由于硅表面受高能激光照射的时间很短，而且能量又几乎都被表面吸收，硅体内仍处于低温状态，不会发生扩散现象，体内的杂质分布没有受到任何扰动。 硅表面溶化层的深度由激光束的能量和脉冲时间所决定。因此，可根据需要控制激光能量密度和脉冲时间达到控制掺杂深度的目的。 2.集成电路制造中有哪几种常见的扩散工艺？各有什么优缺点？ 扩散工艺分类：按原始杂质源在室温下的相态分类，可分为固态源扩散，液态源扩散和气态源扩散。 固态源扩散 (1). 开管扩散优点：开管扩散的重复性和稳定性都很好。 (2). 箱法扩散优点；箱法扩散的硅表面浓度基本由扩散温度下杂质在硅中的固溶度决 定，均匀性较好。 (3). 涂源法扩散缺点：这种扩散方法的表面浓度很难控制，而且又不均匀。 (4). 杂质源也可以采用化学气相淀积法淀积，这种方法的均匀性、重复性都很好，还可以把 片子排列很密，从而提高生产效率，其缺点是多了一道工序。 液态源扩散液态源扩散优点：系统简单，操作方便，成本低，效率高，重复性和均匀性都很好。扩散过程中应准确控制炉温、扩散时间、气体流量和源温等。源瓶的密封性要好，扩散系统不能漏气。 气态源扩散气态杂质源多为杂质的氢化物或者卤化物，这些气体的毒性很大，且易燃易爆，操作上要十分小心。 快速气相掺杂(RVD) 气体浸没激光掺杂(GILD)

半导体制造技术总结

第一章 2、列出20世纪上半叶对半导体产业发展做出贡献的4种不同产业。P２ 答：真空管电子学、无线电通信、机械制表机及固体物理. 3、什么时间、什么地点、由谁发明了固体晶体管?P3 答：1947年１2月16日在贝尔电话实验室由威廉·肖克利、约翰·巴丁和沃尔特·布拉顿发明了固体晶体管. 5、列出5个集成时代,指出每个时代的时间段，并给出每个时代每个芯片上的元件数.P4 ６、什么是硅片？什么是衬底?什么是芯片? 答:芯片也称为管芯（单数和复数芯片或集成电路），硅圆片通常被称为衬底 8、列出集成电路制造的5个重要步骤，简要描述每个步骤.Ｐ4 1０、列出提高微芯片制造技术相关的三个重要趋势，简要描述每个趋势.P8 11、什么是芯片的关键尺寸？这种尺寸为何重要?P9 13、什么是摩尔定律？它预测了什么？这个定律正确吗？P10 14、自1947年以来靠什么因素使芯片价格降低？给出这种变化的两个原因. 16、描述硅片技师和设备技师的职责。P1６ 第三章 1１.解释ｐn结反偏时发生的情况。P45 答：导致通过二极管的电流很小，甚至没有电流. １2.解释ｐn结正偏时发生的情况.P45 答：将一正偏施加于pn结，电路中n区电子从偏压电源负极被排斥。多余的电子从负极注入到充满空穴的p区,使n区中留下电子的空穴。同时,ｐ区的空穴从偏压电源正极被排斥。由偏压电源正极提供的空穴中和由偏压电源负极提供的电子。空穴和电子在结区复合以及克服势垒电压大大的减小了阻止电流的行为。只要偏压对二极管能维持一个固定的空穴和电子注入,电流就将持续的通过电路. １3.双极晶体管有多少个电极、结和类型?电极的名称分别是什么？类型名称分别是什么？Ｐ46 答:有三电极和两个ｐn结、两种类型。电极名称:发射极、基极、集电极.类型名称：ｐnp、ｎpn. 1６.BJT是什么类型的放大器器件？它是怎么根据能量要求影响它的应用的？P４７ 答：驱动电流的电流放大器件.发射极和集电极都是n型的重掺杂,比如砷或磷。基极是p型杂质硼的轻掺杂。基极载流子减少，基极吸引的电流将明显地比集电极吸引的电流小。这种差别说明了晶体管从输入到输出电流的增益。晶体管能线性地将小的输入信号放大几百倍来驱动输出器件。 1８．双极技术有什么显著特征?双极技术的最大缺陷是什么？P48 答：高速、耐久性、功率控制能力。缺陷:功耗高。 19。场效应晶体管（ＦEＴ）有什么优点？P４9 答：利于提高集成度和节省电能。 22.FET的最大优势是什么？Ｐ49 答：低电压和低功耗。 2５.ＦEＴ的两种基本类型是什么？他们之间的主要区别是什么？Ｐ５0 答：结型（JＦET)和金属-氧化物型（MOSFET)半导体。区别是:MOSFET作为场效应晶体管输入端的栅极由一层薄介质与晶体管的其他两极绝缘.JFET的栅极实际上同晶体管其他电极形成物理的ｐn结。 ２6.MOSFET有哪两种类型？它们怎么区分?Ｐ50 答：ｎMOS(ｎ沟道）和ｐMOS(ｐ沟道）。每种类型可由各自器件的多数载流子来区分。 第四章 1。列举得到半导体级硅的三个步骤.半导体级硅有多纯？P6４ ４.描述非晶材料。为什么这种硅不能用于硅片?Ｐ６5 ９．为什么要用单晶进行硅片制造？Ｐ67 14。什么是CZ单晶生长法？P68 ２2。为什么要用区熔法生长硅晶体?P71 ２３。描述区熔法。P７1 ２5.给出更大直径硅片的三大好处。Ｐ72 26。什么是晶体缺陷？P73 37.在直径为20０ｍm及以上硅片中切片是怎么进行的？P77 41。为什么要对硅片表面进行化学机械平坦化?P７8 43。列举硅片的７种质量要求。P７9 第五章 1．什么是物质的四种形态？试分别描述之。Ｐ87 ６．描述三种温标,哪一种是科学工作中最常用的温标？P ８９ 8。给出真空的定义。什么是最常用的真空单位，它是怎么定义的？P9１ ９.给出冷凝和蒸发的定义。吸收和吸附之间有什么不同？Ｐ91－92 １１．给出升华和凝华的定义。P9２ 13．什么是表面张力？P93 14。给出材料的热膨胀系数Ｐ9４。 20。什么是酸?列出在硅片厂中常用的三种酸。P9５21．什么是碱？列出在硅片厂中常用的三种碱。Ｐ96 ２３．什么是溶剂？列出在硅片厂中常用的三种溶剂。P97 24。描述在硅片厂中使用的去离子水的概念.Ｐ97 31．什么是处理特殊气体所面临的最大挑战?P99 3８．描述三种特殊气体并分别举例。P10１

半导体制造技术必看考点

1、问答题说明影响氧化速率的因素。 2、问答题个投影曝光系统采用ArF光源，数值孔径为0.6，设 k1=0.6，n=0.5，计算其理论分辨率和焦深。 3、填空题研究细胞结构和功能异常与疾病关系的细胞生物学分支称为（）。 4、问答题什么是扩散效应？什么是自掺杂效应？这两个效应使得衬底/外延界面杂质分布有怎样的变化？

5、问答题说明SiO2的结构和性质，并简述结晶型SiO2和无定形SiO2的区别。 6、问答题典型的光刻工艺主要有哪几步？简述各步骤的作用。 7、问答题什么是溅射产额，其影响因素有哪些？简述这些因素对溅射产额产生的影响。 8、问答题分别简述RVD和GILD的原理，它们的优缺点及应用方向。

9、问答题简述常规热氧化办法制备SiO2介质薄膜的动力学过程，并说明在什么情况下氧化过程由反应控制或扩散控制。 10、问答题 下图为一个典型的离子注入系统。（1）给出1~6数字标识部分的名称，简述其作用。（2）阐述部件2的工作原理。 11、问答题 采用CF4作为气体源对SiO2进行刻蚀，在进气中分别加入O2或H2对刻蚀速率有什么影响？随着O2或H2进气量的增加，对Si和SiO2刻蚀选择性怎样变化？为什么？

12、问答题离子在靶内运动时，损失能量可分核阻滞和电子阻滞，解释什么是核阻滞、电子阻滞？两种阻滞本领与注入离子能量具有何关系？ 13、问答题 下图是硅烷反应淀积多晶硅的过程，写出发生反应的方程式，并简述其中1～5各步的含义。 14、问答题MEMSSi加工工艺主要分为哪两类，它们最基本的区别是什么？ 15、问答题什么是光刻中常见的表面反射和驻波效应？如何解决？

半导体工艺半导体制造工艺试题库1 答案

一、填空题（每空1分，计31分） 1、工艺上用于四氯化硅的提纯方法有 吸附法 和 精馏法 。 2、在晶片表面图形形成过程中，一般通过腐蚀的方法将抗蚀膜图形转移到晶片上，腐蚀的方法有 湿法腐蚀 和 干法腐蚀 。 3、直拉法制备单晶硅的过程是：清洁处理——装炉——加热融化——拉晶，其中拉晶是最主要的工序，拉晶包括 下种 、 缩颈 、放肩、 等径生长 和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程，抛光的主要方式有 化学抛光 、 机械抛光 和 化学机械抛光 。 4、掺杂技术包括有 热扩散 、 离子注入 、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质，通常以 间隙式 （空位式或间隙式）扩散方式在晶片内部扩散，并且这类杂质通常称为 快扩散 （快扩散或慢扩散）杂质。 6、在有限表面源扩散中，其扩散后的杂质浓度分布函数符合 高斯分布函数 ； 而在恒定表面源扩散中，其扩散后的杂质浓度分布函数符合 余误差分布函数 。 7、在离子注入法的掺杂过程中，注入离子在非晶靶中的浓度分布函数满足对称的高斯分布，其浓度最大位于 R P 处。 8、在离子注入后，通常采用退火措施，可以消除由注入所产生的晶格损伤，常用的退火方式有 电子束退火 、 离子束退火 、 激光退火 。 9、根据分凝现象，若K 0＞1，则分凝后杂质集中在 尾部 （头部或尾部）；若K 0＜1，则杂质分凝后集中在 头部 （同上）。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化，称为 掺氯氧化 。 11、在二氧化硅的热氧化方法中，氧化速度最快的是 干氧氧化 方法。 12、氢氧合成氧化设备中，两个重要的保险装置是 氢气流量保险装置 和 温度保险装置 。 13、工艺中常用的测量二氧化硅厚度的方法有 比色法 和 椭圆偏振光法 。 14、固态源硼扩散中常用的硼源是 氮化硼 ，常用的液态磷源是 三氯氧磷 。 15、箱法扩散在工艺中重要用来进行TTL 电路 隐埋层 的锑扩散。 二、选择题（每题2分，单项多项均有，计12分） 1、 在SiO 2网络中，如果掺入了磷元素，能使网络结构变得更（ A ） （A ）疏松 （B ）紧密 （C ）视磷元素剂量而言 2、 在微电子加工环境中，进入洁净区的工作人员必须注意以下事项（A 、B 、C 、D ） （A ） 进入洁净区要先穿戴好专用净化工作服、鞋、帽。 （B ） 进入洁净区前先在风淋室风淋30秒，然后才能进入。 （C ） 每周洗工作服，洗澡、理发、剪指甲，不用化妆品。 （D ） 与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有（A 、B 、C 、D ） （A ）离子源 （B ）质量分析器 （C ）扫描器 （D ）电子蔟射器 4、CVD 淀积法的特点有（A 、C 、D ） （A ）淀积温度比较低 （B ）吸附不会影响淀积速度 （C ）淀积材料可以直接淀积在单晶基片上 （D ）样品本身不参与化学反应 5、 工艺中消除沟道效应的措施有（A 、B 、C 、D ） （A ）增大注入剂量 （B ）增大注入速度 （C ）增加靶温 （D ）通过淀积膜注入 6、液态源硼扩散所选用的硼源有（A 、B 、C ） （A ）硼酸三甲脂 （B ）硼酸三丙脂 （C ）三溴化硼 （D ）三氯氧磷 三、判断（每题1分，计10分） 1、Ⅰ号液是碱性过氧化氢清洗液。 （ R ） 2、筛选器是用来去除杂质离子的设备。 （ R ） 3、石墨基座的清洁处理，首先用王水煮沸，再用去离子水冲洗。 （ R ） 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。 （ R ） 5、以一般能量注入的重离子，在进入靶片中，以电子阻挡为主。 （ F ） 6、硅烷热分解法淀积中，一旦源变成黄色就不能使用。 （ R ） 7、在二氧化硅氧化膜中，可动钠离子含量要求越高越好。 （ F ） 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。 （ R ） 9、氮化硼（BN ）是常用的固态硼杂质扩散源。 （ R ） 10、用四探针法可以测试扩散后的结深。 （ R ） 四、名词解释（每题5分，计20分） 1、杂质分凝 答：杂质在晶体中有一定分布，在固态中和液态中的分布又不一样，在晶体提纯时，利用杂质在晶体固态和液态的分布不一样，进行提纯，将杂质集中在晶体的头部或尾部，达到提纯的 装 订 班级 姓名 学号 成绩 － 学年第 学期 半导 第 学期 半导体制造工艺 半 导体制造工艺

《半导体器件物理》试卷(一)答案[1](可编辑修改word版)

《半导体器件物理》试卷（一）标准答案及评分细则 一、填空（共32 分，每空 2 分） 1、PN 结电容可分为扩散电容和过渡区电容两种，它们之间的主要区别在于扩 散电容产生于过渡区外的一个扩散长度范围内，其机理为少子的充放电，而过渡区电容产生于空间电荷区，其机理为多子的注入和耗尽。 2、当MOSFET 器件尺寸缩小时会对其阈值电压V T产生影响，具体地，对 于短沟道器件对V T的影响为下降，对于窄沟道器件对V T的影响为上升。 3、在NPN 型BJT 中其集电极电流I C受V BE电压控制，其基极电流I B受V BE 电压控制。 4、硅-绝缘体SOI 器件可用标准的MOS 工艺制备，该类器件显著的优点是 寄生参数小，响应速度快等。 5、PN 结击穿的机制主要有雪崩击穿、齐纳击穿、热击穿等等几种，其中发 生雪崩击穿的条件为V B>6E g/q。 6、当MOSFET 进入饱和区之后，漏电流发生不饱和现象，其中主要的原因 有沟道长度调制效应，漏沟静电反馈效应和空间电荷限制效应。 二、简述（共18 分，每小题6 分） 1、Early 电压V A； 答案： 2、截止频率f T； 答案：截止频率即电流增益下降到 1 时所对应的频率值。

3、耗尽层宽度W。 答案：P 型材料和N 型材料接触后形成PN 结，由于存在浓度差，就会产生空间电荷区，而空间电荷区的宽度就称为耗尽层宽度W。 三、分析（共20 分，每小题10 分） 1、对于PNP 型BJT 工作在正向有源区时载流子的输运情况； 答案：对于PNP 型晶体管,其发射区多数载流子空穴向集电区扩散,形成电流 I EP，其中一部分空穴与基区的电子复合，形成基极电流的I B的主要部分，集 电极接收大部分空穴形成电流I CP，它是I C的主要部分。 2、热平衡时突变PN 结的能带图、电场分布，以及反向偏置后的能带图和相 应的I-V 特性曲线。（每个图2 分） 答案：热平衡时突变PN 结的能带图、电场分布如下所示， 反向偏置后的能带图和相应的I-V 特性曲线如下所示。

半导体物理习题答案第四章

第4章 半导体的导电性 2.试计算本征Si 在室温时的电导率，设电子和空穴迁移率分别为1350cm 2/V s 和500 cm 2/V s 。当掺入百万分之一的As 后，设杂质全部电离，试计算其电导率。掺杂后的电导率比本征Si 的电导率增大了多少倍 解：将室温下Si 的本征载流子密度1010 /cm 3 及题设电子和空穴的迁移率代入电导率公式 ()i i n p n q σμμ=+ 即得： 101961.510 1.610(1350500) 4.4410 s/cm i σ--=????+=?； 已知室温硅的原子密度为5 1022 /cm 3 ，掺入1ppm 的砷，则砷浓度 22616351010510 cm D N --=??=? 在此等掺杂情况下可忽略少子对材料电导率的贡献，只考虑多子的贡献。这时，电子密度n 0因杂质全部电离而等于N D ；电子迁移率考虑到电离杂质的散射而有所下降，查表4-14知n-Si 中电子迁移率在施主浓度为51016 /cm 3 时已下降为800 cm 2 /V s 。于是得 1619510 1.610800 6.4 s cm n nq σμ-==????=/ 该掺杂硅与本征硅电导率之比 8 66.4 1.44104.4410 i σσ-==?? 即百万分之一的砷杂质使硅的电导率增大了亿倍 5. 500g 的Si 单晶中掺有 10-5g 的B ，设杂质全部电离，求其电阻率。 （硅单晶的密度为2.33g/cm 3 ，B 原子量为）。 解：为求电阻率须先求杂质浓度。设掺入Si 中的B 原子总数为Z ，则由1原子质量单位= 10-24 g 算 得 618 24 4.510 2.51010.8 1.6610 Z --?==???个 500克Si 单晶的体积为3500 214.6 cm 2.33 V = =，于是知B 的浓度 ∴18 16-32.510 1.1610 cm 214.6 A Z N V ?== =? 室温下硅中此等浓度的B 杂质应已完全电离，查表4-14知相应的空穴迁移率为400 cm 2/V s 。 故 1619 11 1.35cm 1.1610 1.610400 A p N q ρμ-= ==Ω?????

半导体工艺试卷及答案

杭州电子科技大学研究生考试卷（B卷）

1、什么是CMOS器件的闩锁效应？描述三种阻止闩锁效应的制造技术。（12分） 答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。 2、为什么要用区熔法生长硅晶体？比较FZ和CZ优缺点。（10分） 答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内 （2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。 （3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英吋（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英吋）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高； 3、什么是LOCOS和STI？为什么在高级IC工艺中，STI取代了LOCOS？（12分） 答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。 （2）取代原因：LOCOS结构影响了有源区长度，为了减小鸟嘴，出现了改进的LOCOS 结构，PBL和PELOX结构。PBL（poly buffer LOCOS多晶衬垫LOCOS）结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。PELOX（poly encapsulated Locol Oxidation多晶镶嵌LOCOS）结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性，故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要，尤其是对于DRAM器件而言；对晶

半导体制造技术期末复习

微电子期末复习

集成电路发展历史：1947年。贝尔实验室，点接触晶体管，1956年诺贝尔物理奖。 1948年 W. Shockley 提出结型晶体管概念 1950年第一只NPN结型晶体管 1959年第一个集成电路 集成电路--将多个电子元件（晶体管、二极管、电容、电阻、电抗等）集成到（硅）衬底上。 集成电路的制造步骤：1硅片制备2硅芯片制造（重点）3硅片测试/拣选4装配与 封装5终测 关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成 电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好。 摩尔定律：Moore 定律是在1965 年由INTEL公司的Gordon Moore 提出的， 其内容是：硅集成电路按照4 年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。 单晶硅：单晶硅，也称硅单晶，具有基本完整的点阵结构的晶体。不同的方向 具有不同的性质，是一种良好的半导材料。 1用高纯度的多晶硅在单晶炉内拉制而成 2纯度要求达到99.9999％，甚至达到99.9999999％以上。用于制造半导体器件、太阳能电池等 3半导体市场中95%以上的半导体器件及99%以上的集成电路用硅 多晶硅：1：多晶硅硬度介于锗和石英之间，室温下质脆，切割时易碎裂 2：主要用做半导体的原料，是制做单晶硅的主要原料，可作各种晶体管、整流二极管、可控硅、太阳能电池、集成电路、电子计算机芯片以及红外探测器等。非晶硅：非晶硅是一种直接能带半导体，它的结构内部有许多所谓的“悬键”，

也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作成本低的优点。 单晶硅的制备方法主要有：1：CZ法（直拉法） 2：悬浮区熔法（CF法） 其本质都是把熔融硅冷却成硅晶体 CZ法： 1：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭,85%以上的单晶硅是采用CZ法生长,籽晶为所需晶向的单晶硅。 直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质 引入； 关键参数：拉伸速率和晶体旋转速度。 直拉法长单晶硅工艺过程:引晶，收颈，放肩，等径生长，收尾，冷却，晶 棒 直拉法（CZ法）生长单晶的特点： 优点：1:所生长的单晶的直径较大、成本相对较低 2:通过热场调整及晶转，埚转等工艺参数的优化，可较好控制电阻率径向均匀性 缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧碳杂质， 不易生长高电阻率单晶。 改进直拉生长法-磁控直拉技术：原理：在CZ法生长单晶的基础上对坩埚 内的熔体施加磁场，由于半导体熔体是良导体，在磁场作用下受到与其运动方向相反作用力，于是熔体的热对流受到抑制。因而，除磁体外，主体设备如单晶炉等并无大的差别。 优点：1. 减少温度波动2. 减轻熔硅与坩埚作用3. 使粘滞层厚度增大；4. 降 低了缺陷密度和氧含量 硅单晶掺杂： 1. 在拉制单晶的过程中，在熔体中加入一定量的掺杂剂，就可以对单晶进行掺杂。对于硅来说，常用的P型掺杂剂是硼（B），而N型掺杂剂则是磷（P）。 2. 在掺杂过程中，晶体中的杂质浓度与熔体中的杂质浓度会有差异，用分凝系数（Segregation Coefficient）来表示k0=Cs/Cl，其中Cs和Cl分别是固