当前位置：搜档网 › 用锁相环路设计FM调制解调器

用锁相环路设计FM调制解调器

一、基于锁相环的调频调制原理

FM调制原理图（PLL调制器）

根据环路的线性相位模型，可以导出在调制信号U f(t)作用下，环路的输出相位（以下均用它的拉普拉斯变换表示）：﹒

=He（s）﹒（1/s）﹒K0﹒UF(s)

VCO输出频率相对于自由振荡频率ω0的频偏即为sθ2(s)。有以上式得 Sθ2(s)= He（s）﹒K0 ﹒UF(s)

由于K0是常数，He（s）具有高通特性，可见只要在He（s）的带通之内，输出频偏与调制信号的幅度成正比，这样就产生了FM信号。由以上说明可知，完成FM依赖于锁相环路的误差传递函数He（s），必须使调制频率Ω在频率特性He（jΩ）的通带之内才行。因为He （jΩ）具有高通特性，所以图方案在调制频率Ω很低，进入He（j Ω）的阻带之后，调制频偏是很小的。

二，simulink仿真框图（FM调制）为：

各元器件参数如下：

环路滤波器的参数为：

电压控制振荡器的参数为：

调制信号的参数为：

输出波形图为：

三,基于锁相环的调频解调原理

调制跟踪的锁相环路本身就是一个FM解调器，从压控振荡器输入端得到解调输出。

发射机部分用PLL集成电路构成，VCO作为FM调制器，PD用一个相乘器，这里用作缓冲发大，只要在另一端加一固定偏置电压即可。接收机是一通用的线性PLL电路。利用PLL良好的调制跟踪特性，使PLL跟踪输入FM信号的瞬时相位的变化，从而从VCO控制端获得解调输出。

四，simulink仿真框图为：

各元器件参数如下：

环路滤波器的参数为：

电压控制振荡器的参数为：

调制信号的参数为：

输出波形图为：

AM,DSB,SSB调制和解调电路的设计。

东北大学分校电子信息系综合课程设计基于Multisim的调幅电路的仿真专业名称电子信息工程班级学号5081411 学生曹翔指导教师王芬芬设计时间2011/6/22

基于Multisim的调幅电路的仿真 1.前言信号调制可以将信号的频谱搬移到任意位置，从而有利于信号的传送，并且是频谱资源得到充分利用。调制作用的实质就是使相同频率围的信号分别依托于不同频率的载波上，接收机就可以分离出所需的频率信号，不致相互干扰。而要还原出被调制的信号就需要解调电路。调制与解调在高频通信领域有着广泛的应用，同时也是信号处理应用的重要问题之一，系统的仿真和分析是设计过程中的重要步骤和必要的保证。论文利用Multisim提供的示波器模块，分别对信号的调幅和解调进行了波形分析。 AM调制优点在于系统结构简单，价格低廉，所以至今仍广泛应用于无线但广播。与AM信号相比，因为不存在载波分量，DSB调制效率是100%。我们注意到DSB信号两个边带中任意一个都包含了M(w)的所有频谱成分，所以利用SSB调幅可以提高信道的利用率，所以选择SSB调制与解调作为课程设计的题目具有很大的实际意义。论文主要是综述现代通信系统中AM ,DSB,SSB调制解调的基本技术，并分别在时域讨论振幅调制与解调的基本原理, 以及介绍分析有关电路组成。此课程设计的目的在于进一步巩固高频、通信原理等相关专业课上所学关于频率调制与解调等相关容。同时加强了团队合作意识，培养分析问题、解决问题的综合能力。本次综合课设于2011年6月20日着手准备。我团队四人：曹翔、婷婷、赖志娟、少楠分工合作，利用两天时间完成对设计题目的认识与了解，用三天时间完成了本次设计的仿真、调试。 2.基本理论由于从消息转换过来的调制信号具有频率较低的频谱分量，这种信号在许多信道中不宜传输。因此，在通信系统的发送端通常需要有调制过程，同时在接受端则需要有解调过程从而还原出调制信号。所谓调制就是利用原始信号控制高频载波信号的某一参数，使这个参数随调制信号的变化而变化，最常用的模拟调制方式是用正弦波作为载波的调幅(AM)、调频(FM)、调相 (PM)三种。解调是与调制相反的过程，即从接收到的已调波信号中恢复原调制信息的过程。与调幅、调频、调相相对应，有检波、鉴频和鉴相[1]。振幅调制方式是用传递的低频信号去控制作为传送载体的高频振荡波（称为

锁相环电路设计

锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：

FM调制解调电路的设计..

FM 调制/解调电路的设计摘要：本设计根据锁相环原理，通过两片CD4046搭接基本电路来实现FM 调制/解调电路的设计，将调制电路的输出信号作为解调电路的输入信号，最终实现信号的调制解调。原理分析，我们得到的载波信号的电压P P V -大于3V ，最大频率偏移m f ?≥5KHz ，解调电路输出的FM 调制信号的电压P P V -大于200mV 可以看出我们的具体设计符合设计指标。关键词：锁相环、调制、解调、滤波器一、概述 FM 调制电路将代表不同信息的信号频率，搬移到频率较高的频段，以电磁波的方式将信息通过信道发送出去。FM 解调电路将接收到的包含信息的高频信号的频率搬移到原信号所处的频段。锁相环是一种相位负反馈的自动相位控制电路，它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域它是通过比较输入信号的相位和压控振荡器输出信号的相位，取出与这两个信号的相位差成正比的电压，并将该电压该电压作为压控振荡器的控制电压来控制振荡频率，以达到输出信号的频率与输入信号的频率相等的目的。锁相环主要由相位比较器、压控振荡器和低通滤波器三部分组成。调制电路还需要另设计一个高频信号放大器和加法器。解调电路需要设计一个低通滤波器，来取出解调信号。技术指标： 1．载波频率fc=46.5KHz,载波信号的电压Vp-p ≥3V ； 2．FM 调频信号的电压Vp-p ≥6V ，最大频率偏移?fm ≥5KHz ； 3．解调电路输出的FM 调制信号的电压Vp-p ≥200mV 。二、方案设计与分析调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。本实验是用CD4046数字集成锁相环（PLL ）来实现调频/解调（鉴频）的。 1.FM 调频电路原理图（如图1所示）将调制信号加到压控振荡器（VCO ）的控制端，使压控振荡器得输出频率（在自

锁相环应用电路仿真

高频电子线路实训报告锁相环路仿真设计专业学生姓名学号 2015 年 6 月24日

锁相环应用电路仿真锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。因此无论是教师授课还是学生理解都比较困难。为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。 1.锁相环的仿真模型首先在Multisim软件中构造锁相环的仿真模型(图1)。基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。环路滤波器的输出通过R2、R3串联分压后加到压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。图1 锁相环的仿真模型 2.锁相接收机的仿真电路直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2所示。

图2 锁相环调频电路的原理框图实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输人调制信号的变化，振荡频率可以发生很大偏移。图3 锁相环调频的仿真电路根据图2建立的仿真电路如图3所示。图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。调制电压V4通过电阻Rs接到VCO的输人端，R实际上是作为调制信号源V4的阻，这样可以保证加到VCO输人端的电压是低通滤波器的输出电压和调制电压之和，从而满足了原理图的要求。本电路中，相加功能也可以通过一个加法器来完成，但电路要变得相对复杂一些。 VCO输出波形和输人调制电压的关系如图4所示。由图可见，输出信号频率随着输人信号的变化而变化，从而实现了调频功能。

AM调制与解调电路设计

AM 调制与解调电路设计一．设计要求：设计AM 调制和解调电路调制信号为：()1S 3cos 272103cos164t V tV ππ=?+=???? 载波信号：()2S 6 cos 2107210 6 cos1640t V tV ππ=??+=???? 二．设计内容：本题采用普通调幅方式，解调电路采用包络检波方法；调幅电路采用丙类功放电路，集电极调制；检波电路采用改进后的二极管峰值包络检波器。 1．AM 调幅电路设计： (1).参数计算： ()6cos1640c u t tV π=载波为， ()3cos164t tV πΩ=调制信号为u 则普通调幅信号为am cm U U [1cos164]cos1640a M t t ππ=+ 其中调幅指数 0.5a M = 最终调幅信号为 am U 6[10.5cos164]cos1640t t ππ=+ 为了让三极管处在过压状态cc U 的取值不能过大，本题设为6v 其中选频网络参数为 21 LC c ω= c 1640ωπ= L 200H,C 188F 1BB V μμ===另U (2).调幅电路如下图所示：

调幅波形如下：可知调幅信号与包络线基本匹配 2.检波电路设计：参数计算：取10L R k =Ω 1.电容 C 对载频信号近似短路，故应有1 c RC ω ,取 ()510/10/0.00194c c RC ωω== 2．为避免惰性失真，有m a x /0.00336 a RC M Ω= ,取0.0022,1RC R k C F μ==Ω=，则

3．设 11212250.2,,330, 1.6566 R R R R R R R k R ====Ω=Ω则。因此， 4．c C 的取值应使低频调制信号能有效地耦合到L R 上，即满足min 1 c L C R Ω ，取 4.7c C F μ= 3.调制解调电路如下图所示： o am U U 与波形为： o L U U 与解调信号的波形为：

锁相环电路

手机射频部分的关键电路----锁相环电路锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部进行相位比较，输出误差电压。低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。压控振荡器：产生手机所要的某一高频频率。（注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率

【原创】锁相环PLL制作与调试要点.

基于MC145152+MC12022+MC1648L+LM358 的锁相环电路一、MC145152（鉴相器） MC145152－2 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1 芯片的改进型。主要具有下列主要特征：（1）它与双模（P／（P＋1））分频器同时使用，有一路双模分频控制输出MC。当MC 为低电平时，双模分频器用（P＋1）去除；当MC 为高电平时，双模分频器用模数P 去除。（2）它有 A 计数器和N 计数器两个计数器。它们与双模（P／（P＋1））分频器提供了总分频值（NP＋A）。其中，A、N 计数器可预置。N 的取值范围为3～1023，A 的取值范围为0～63。A 计数器计数期间，MC 为低电平；N 计数器计数（N－A）期间，MC 为高电平。（3）它有一个参考振荡器，可外接晶体振荡器。（4）它有一个R计数器，用来给参考振荡器分频，R计数器可预置，R的取值范围：8，64，128，256，512，1024，1160，2048。设置方法通过改变RA0、RA1、RA2的不同电平，接下来会讲到。（5）它有两路鉴相信号输出，其中，ФR、ФV 用来输出鉴相误差信号，LD 用来输出相位锁定信号。 MC145152－2 的供电电压为3．0 V～9．0 V，采用28 脚双列封装形式。MC145152－2的原理框图如图1 所示 MC145152－2 的工作原理：参考振荡器信号经R 分频器分频后形成fR 信号。压控振荡器信号经双模P/(P＋ 1)分频器分频，再经A、N 计数器分频器后形成fV 信号，fV＝fVCO/(NP＋A)。fR 信号和fV 信号在鉴相器中鉴相，输出的误差信号（φR、φV）经低通滤波器形成直流信号，直流信号再去控制压控振荡器的频率。当整个环路锁定后，fV＝fR 且同相，fVCO＝（NP＋A） fV＝（NP＋A）fR，便可产生和基准频率同样稳定度和准确度的任意频率。原理框图如右图：

锁相放大器设计

C题：锁定放大器的设计摘要：本设计对于检测微弱信号的锁存放大器进行论述，锁定放大器主要包括交流放大器、带通滤波器、相敏检波器、低通滤波器、直流放大器及液晶显示等几个部分。其中，交流放大器以INA128为主要构成部件，实现交流信号的放大从而作为带通滤波器的输入；带通滤波器用UAF42构成，实现对900Hz到1100Hz频带范围的滤波过程，其误差小于20%；相敏检波器的主要部件采用乘法器MPY634，得到的信号在输入低通滤波器经直流放大器放大后输入显示电路，显示出被测信号的幅度及有效值。另外，在相敏检波器部分的方波驱动信号由参考信道的参考信号经触发整形、移相、比较而来。同时，为了更好的检测出锁定放大器的性能，在信号的输入端增加加法器电路，实现被测信号与干扰信号的1:1叠加，当干扰信号的频率为1050Hz—2100Hz时，输出端的测量误差小于10%。锁定放大器在实际应用中用途广泛，尤其对于微弱信号检测方向站着主导地位，随着科技的发展已渐渐的融入人类的生活之中，拥有很好的发展前景。关键词：带通滤波器；相敏检波器；显示；方波驱动

1 总体方案设计 1.1方案比较与选择 1.1.1微弱信号检测模块方案比较方案一：采用滤波电路检测微弱信号，通过滤波电路将微弱信号从强噪声中检测出来，但滤波电路中心频率是固定的，而信号的频率是可变的，无法达到要求，由此可见该方案不满足要求。方案二：采用取样积分电路检测小信号，采用取样技术，在重复信号出现的期间取样，并重复N次，则测量结果的信噪比可改善√N倍，但这种方法取样效率低，不利于重复频率的信号恢复。方案三：采用锁相放大器检测小信号，锁相放大器由信号通道、参考通道和相敏检波器等组成，其中相敏检波器(PSD)是锁相放大器的核心，PSD把从信号通道输出的被测交流信号进行相敏检波转换成直流，只有当同频同相时，输出电流最大，具有良好的检波特性。由于该被测信号的频率是指定的且噪声强、信号弱，正好适用于锁相放大器的工作情况，故选择方案三。 1.1.2移相网络模块方案比较方案一：数字法：采用数字相移的方法势必增加电路的难度，所以此法不可取。方案二：模拟法：由于电路用的是锁相放大，所以要保持输入信号相位的一致，故需要对参考信号做移相处理，移相采用简单的RC电路搭成，可以很容易得到所需效果。所以采用方案二。 1.1.3电阻分压模块方案比较电阻分压网络有串联分压和π型网络，π型网络的性能较好，适合在高频的条件下工作，而本设计要求的电压范围较小，故采用简单电路串联来作为分压网络就可以达到要求。 1.1.4显示模块方案方案一：采用数码管显示。数码管只能显示简单的数字，其电路复杂，占用资源较多，显示信息少，不宜显示大量信息。方案二：采用液晶显示。液晶显示增加了显示信息的可读性，看起来更方便。而QC12864B字符点阵液晶模块有明显的优点：微功耗、尺寸小、显示信息量大、显示清晰、易控制，抗干扰能力强。

集成电路锁相环设计报告

锁相环CD4046设计频率合成器 ------集成电路考试实验设计报告学校：福州大学学院：物理与信息工程学院班级：09级信息工程类2班姓名：吴志强学号：110900636 姓名：吴鑫学号：110900635

目录一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (3) （一）、振荡源的设计 (3) （二）、N分频的设计 (3) （三）、10HZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、调试步骤 (6) 七、参考文献 (7) 附录：各芯片的管脚图 (7)

锁相环CD4046设计频率合成器一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书二、主要技术指标 1．频率步进 10Hz 2．频率范围：1kHz—10kHz 3．电源电压 Vcc=5V 三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。锁相环的VCO 输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。四、设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。（二）、N分频的设计用三片4522组成1——10kHZ频率合成器 CD1522的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1

锁相放大器技术详解

https://www.sodocs.net/doc/0714287975.html,/st1272/article_22104.html 锁相放大器采用在无线电电路中已经非常成熟的外差式振荡技术，把被测量的信号通过频率变换的方式转变成为直流。在外差式振荡技术中被称为本地振荡（Local Oscillation）的、用于做乘法运算的信号，在锁相放大器中被称为参照信号，是从外面输入的。锁相放大器能够（从被测量信号中）检测出与这个参照信号频率相同的分量。在被测量的信号里所包含的各种信号分量中，只有与参照信号频率相同的那个分量才会被转换成为直流，因而才能够通过低通滤波器（LPF）。其他频率的分量因为被转换成为频率不等于零的交流信号，所以被低通滤波器（LPF）滤除。在频率域中，如下图所示。锁相放大器对于噪声的抑制能力，是由上图中低通滤波器（LPF）的截止频率来确定的。例如，在测量10kHz的信号时，如果使用1mHz的低通滤波器（LPF），那么就等效于在使用10kHz±1mHz的带通滤波器时的噪声抑制能力。如果换算成为Q值，就相当于5×106。要想真正制造这样高的Q值的带通滤波器，那是不可能的。但是，使用锁相放大器，这就很容易实现了。如同前面所解说的那样，在使用通频带非常狭窄的带通滤波器（BPF）时，如果其中心频率与被测量信号的频率有所偏离，那么就会产生测量误差，最糟糕的情况下可能会把被测量信号也滤除了。与这种情况相比较，对于锁相放大器来说，即使低通滤波器的截止频率多少有些偏离，只要还能够让直流通过，那么对测量结果也不会有大的影响。与带通滤波器相比较，锁相放大器更容易实现通频带非常狭窄的低通滤波器，不管通频带多么狭窄都能实现。由此可见，锁相放大器具有强大的能力从噪声中检测出被掩埋的信号。那么，实际的锁相放大器又是什么样的呢？ ■使用PSD（相敏检波器）作为乘法器。

FM调制解调电路的设计说明

DOC 格式. FM 调制/解调电路的设计摘要：本设计根据锁相环原理，通过两片CD4046搭接基本电路来实现FM 调制/解调电路的设计，将调制电路的输出信号作为解调电路的输入信号，最终实现信号的调制解调。原理分析，我们得到的载波信号的电压P P V -大于3V ，最大频率偏移m f ?≥5KHz ，解调电路输出的FM 调制信号的电压P P V -大于200mV 可以看出我们的具体设计符合设计指标。关键词：锁相环、调制、解调、滤波器一、概述 FM 调制电路将代表不同信息的信号频率，搬移到频率较高的频段，以电磁波的方式将信息通过信道发送出去。FM 解调电路将接收到的包含信息的高频信号的频率搬移到原信号所处的频段。锁相环是一种相位负反馈的自动相位控制电路，它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域它是通过比较输入信号的相位和压控振荡器输出信号的相位，取出与这两个信号的相位差成正比的电压，并将该电压该电压作为压控振荡器的控制电压来控制振荡频率，以达到输出信号的频率与输入信号的频率相等的目的。锁相环主要由相位比较器、压控振荡器和低通滤波器三部分组成。调制电路还需要另设计一个高频信号放大器和加法器。解调电路需要设计一个低通滤波器，来取出解调信号。技术指标： 1．载波频率fc=46.5KHz,载波信号的电压Vp-p ≥3V ； 2．FM 调频信号的电压Vp-p ≥6V ，最大频率偏移?fm ≥5KHz ； 3．解调电路输出的FM 调制信号的电压Vp-p ≥200mV 。二、方案设计与分析调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。本实验是用CD4046数字集成锁相环（PLL ）来实现调频/解调（鉴频）的。 1.FM 调频电路原理图（如图1所示）将调制信号加到压控振荡器（VCO ）的控制端，使压控振荡器得输出频率（在自振频率（中心频率）o f 上下）随调制信号的变化而变化，于是生成了调频波。

基于Multisim调制解调仿真电路设计

基于Multisim调制解调仿真电路设计春芽电子科技春芽ing 摘要通信电路系统中实现调制解调方法很多，而锁相环鉴频是利用现代锁相环技术来鉴频实现调制解调因为工作稳定、失真度小、信噪比高等优点被广泛应用。本课题分别设计2ASK、2PSK、2FSK的调制解调电路，功能是数字基带信号经过调制输出模拟信号，然后运用锁相环进行解调出数字信号，所以调制解调电路都运用Multisim软件进行仿真分析。对2ASK、2FSK、2PSK解调电路时低通滤波器输出的波形失真比较大，经过抽样判决电路整形后可以再生数字基带脉冲。整个硬件电路设计中，尽量做到电路简单实用，基本达到功能要求。关键词：调制解调，Multisim仿真，锁相环 Abstract Communication circuit system to achieve a lot of modulation and demodulation, and the phase-locked loop frequency demodulation is the use of modern technology to achieve phase locked loop demodulation because the work is stable, low distortion, high signal noise ratio is widely used. This topic design of 2ASK, 2PSK, 2FSK modulation and demodulation circuit function is digital base band signal after the modulation output analog signal, then use the PLL to demodulate the digital signal, so modulation and demodulation circuit use Multisim software simulation analysis. The waveform distortion of the low pass filter output of 2ASK, 2FSK and 2PSK demodulation circuits is relatively large, and the digital baseband pulse can be regenerated by the sampling decision circuit. Throughout the hardware circuit design, as far as possible to achieve a simple and practical circuit, the basic requirements to achieve functional. Keywords: Modulation and Demodulation, Multisim Simulation, Phase Locked Loop

PLL(锁相环)电路原理及设计 [收藏]

PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。只要是基准频率的整数倍，便可以得到各种频率的输出。从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。

TDS用锁相放大器电路设计

研究与设计电　子　测　量　技　术ＥＬＥＣＴＲＯＮＩＣ　ＭＥＡＳＵＲＥＭＥＮＴ　ＴＥＣＨＮＯＬＯＧＹ第３５卷第４期２０１２年４月　ＴＤＳ用锁相放大器电路设计蒋　鹏　赵国忠（首都师范大学物理系ＴＨｚ实验室　北京　１０００４８）摘　要：小型或微型锁相放大器（ｌｏｃｋ－ｉｎ　ａｍｐｌｉｆｉｅｒ）目前市场罕有，小型ＴＨｚ时域光谱仪（ＴＤＳ）需要此种仪器。提出了一种ＬＩＡ设计方案，用于ＴＤＳ提取与ＴＨｚ波电场强度相关的信号。将差分探测器的信号进行预滤波和放大，后接带通滤波器，同时斩波器输出的信号经移相与前者分别送入ＡＤ６３０的信号端和同步端。锁相后信号经低通滤波器，送入ＡＤＣ。ＡＤＣ采集的数据送至上位机进行二滤波处理。整个ＬＩＡ系统放大微弱信号１　０００倍左右，信噪比７００ｄＢ以上，电路板面积１１ｃｍ×５．５ｃｍ，达到基本指标。关键词：锁相放大器；ＡＤ６３０；太赫兹探测；互相关；Ｍｕｌｔｉｓｉｍ中图分类号：ＴＮ９１１文献标识码：ＡＤｅｓｉｇｎ　ｏｆ　ｌｏｃｋ－ｉｎ　ａｍｐｌｉｆｉｅｒ　ｃｉｒｃｕｉｔ　ｆｏｒ　ＴＤＳＪｉａｎｇ　Ｐｅｎｇ　Ｚｈａｏ　Ｇｕｏｚｈｏｎｇ（ＴＨｚ　Ｌａｂ，Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｐｈｙｓｉｃｓ，Ｃａｐｉｔａｌ　Ｎｏｒｍａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ　１０００４８）Ａｂｓｔｒａｃｔ：Ａ　ｓｍａｌｌ　ｏｒ　ｍｉｎｉａｔｕｒｅ　ｌｏｃｋ－ｉｎ　ａｍｐｌｉｆｉｅｒ（ＬＩＡ）ｉｓ　ｒａｒｅ　ｏｎ　ｍａｒｋｅｔ，ｗｈｉｃｈ　ｉｓ　ｕｓｅｄ　ｆｏｒ　ｓｍａｌｌ　Ｔｅｒａｈｅｒｔｚ　ｔｉｍｅ　ｄｏｍａｉｎｓｐｅｃｔｒｏｍｅｔｅｒ（ＴＤＳ）．ＬＩＡ　ｓｃｈｅｍｅ　ｄｅｓｉｇｎ　ｉｓ　ｐｒｏｐｏｓｅｄ，ａｎｄ　ｉｔ　ｉｓ　ｕｓｅｄ　ｆｏｒ　ＴＤＳ　ｔｏ　ｅｘｔｒａｃｔ　ｗｅａｋ　ｓｉｇｎａｌ，ｗｈｉｃｈ　ｉｓ　ｒｅｌａｔｅｄ　ｔｏＴＨｚ　ｗａｖｅ　ｆｉｅｌｄ　ｓｔｒｅｎｇｔｈ．Ｔｈｅ　ｓｉｇｎａｌ　ｏｆ　ｄｉｆｆｅｒｅｎｔｉａｌ　ｄｅｔｅｃｔｏｒ　ｉｓ　ｔｏ　ｂｅ　ｐｒｅ－ｆｉｌｔｅｄ　ａｎｄ　ａｍｐｌｉｆｉｃａｔｅｄ，ｔｈｅｎ　ｉｔ　ｉｓ　ｃｏｎｎｅｃｔｅｄ　ｗｉｔｈｂａｎｄ－ｐａｓｓ　ｆｉｌｔｅｒ．Ｗｈｉｌｅ　ｔｏｇｅｔｈｅｒ　ｗｉｔｈ　ｔｈｅ　ｓｉｇｎａｌ　ｆｒｏｍ　ｃｈｏｐｐｅｒ　ａｒｅ　ｐｕｔ　ｉｎｔｏ　ｔｈｅ　ＡＤ６３０ｓ　ｏｕｔｐｕｔ　ｔｅｒｍｉｎａｌｓ　ａｎｄｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ　ｐｏｒｔ　ｒｅｓｐｅｃｔｉｖｅｌｙ．Ｔｈｅ　ｓｉｇｎａｌ　ａｆｔｅｒ　ｌｏｃｋ－ｉｎ　ａｍｐｌｉｆｉｅｒ　ｉｓ　ｐｕｔ　ｉｎｔｏ　ｌｏｗ－ｐａｓｓ　ｆｉｌｔｅｒ　ｔｈｅｎ　ｔｏ　ＡＤＣ．Ｔｈｅｎ　ｉｔ　ｉｓｐｕｔ　ｉｎｔｏ　ｈｏｓｔ　ｃｏｍｐｕｔｅｒ　ｆｏｒ　ｆｉｌｔｅｒｉｎｇ．Ｔｈｅ　ｓｉｇｎａｌ　ａｆｔｅｒ　ｓｙｓｔｅｍ　ｈａｓ　１０００ｔｉｍｅｓ　ａｍｐｌｉｆｉｃａｔｉｏｎ，ｍｏｒｅ　ｔｈａｎ　７００ｄｂ　ＳＮＲ，ａｎｄｓｙｓｔｅｍ　ｓｉｚｅ　ｉｓ　１１ｃｍｘ５．５ｃｍ，ｗｈｉｃｈ　ｍｅｅｔ　ｔｈｅ　ｂａｓｉｃ　ｉｎｄｉｃａｔｏｒｓ．Ｋｅｙｗｏｒｄｓ：ｌｏｃｋ－ｉｎ　ａｍｐｌｉｆｉｅｒ；ＡＤ６３０；ＴＨｚ　ｄｅｔｅｃｔｏｒ；ｃｏｒｒｅｌａｔｉｏｎ；Ｍｕｌｔｉｓｉｍ　本文于２０１２年３月收到。０　引言作为一种精密的测试仪器［１］，锁相放大器被广泛的用在科研领域，尤其是在检测微弱小信号方面。但灵活小巧，轻便的小型或微型锁相放大器市场少有，而一些便携式光谱仪则需要用到小型锁相放大器。在ＴＨｚ时域光谱仪（ＴＤＳ）［２］，尤其是小型ＴＤＳ系统里，更需要小型或者微型锁相放大器。太赫兹时域光谱仪已经在各种材料的检测领域应用广泛，例如爆炸物或者毒品的检测。但是国内目前在小型ＴＤＳ系统的发展上出现一些瓶颈，系统中需要有小型锁相放大器。１　原　理锁相放大器是基于互相关检测原理（见图１）来实现从大背景噪声中提取微弱的有用信号。当输入信号与参考信号频率完全一致的信号在乘法器的输出端得到直流偏量，其他信号在输出端都是交流信号，要是在乘法器后加一个低通滤波器，滤除交流分量，那么剩下的直流分量，而这个直流分量只是正比于输入信号中的特定频率的信号分量的幅值。图１　互相关检测原理２　实施方案为实现低成本小体积的锁相放大器，采集太赫兹时域光谱仪中的差分探头产生的信号。通过核心器件ＡＤ６３０（平衡调制解调器）做锁相放大，以提取被噪声淹没的微弱

集成电路课程设计——锁相环

集成电路实验报告学号：110800316 姓名：苏毅坚指导老师：罗国新 2011年1月

锁相环CD4046设计频率合成器实验目的：设计一个基于锁相环CD4046设计频率合成器范围是10k~100K，步进为1K 设计和制作步骤：确定电路形式，画出电路图。计算电路元件参数并选取元件。组装焊接电路。调试并测量电路性能。确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。锁相环的VCO 输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，就可以得到一系列的输出频率f2。设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。（二）、N分频的设计 N分频采用CD40103进行分频。CD40103是BCD码8位分频器。采用8位拨码开关控制分频大小。输入的二进制大小即为分频器N分频。图中RP1为1K排阻

（三）、1KHZ标准信号源设计（即M分频的设计）根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。如下图所示：（四） 4046锁相环的设计锁相环4046为主芯片。电路图如下：500Hz 信号从14脚输入。3 脚4脚接N分频电路，即40103分频电路。13脚接低通滤波器。本设计中，M固定，N可变。基准频率f’1 定为1KHz，改变N值，使N=1~999，则可产生 f2=1KHz—999KHz的频率范围。锁相环锁存范围： fmax=100KHz fmin=1KHz

锁相放大器原理

如何测量被噪声埋没了的信号？在测量各种物理量（温度、加速度等）时，用传感器将其变换成为电信号，然后输入到分析仪器（测量仪器）中去。但是，仅想获得必要的信号是很难做到的。通常是连不必要的信号（也就是噪声）也一起被测量了。在各种情况下，噪声都有可能混进来。噪声并不仅限于电信号，也有包含在被测量的物理量中的情况。另外，根据不同场合，也出现噪声强度远远高出所需要的目的信号电平的情况。想要测量的信号越微弱，那么噪声就相对地越大。在这里，让我们来看一下用交流电压表来测量不同电平的1kHz 的正弦波信号的结果。在信号上叠加了0.1Vmrs 的白噪声。“毫伏计”是一般的交流电压表，“锁相放大器”是一种专门测量微小信号的（特殊的）交流电压表。信号电平（正弦波信号）波形（叠加了噪声的波形）毫伏计的测量结果锁相放大器的测量结果 1Vrms 1Vrms 0.999Vrms 100mVrms 140mVrms 99mVrms

1mVrms 105mVrms 1.01mVrms 0.1mVrms 105mVrms 0.107mVrms 毫伏计也同时测量噪声。即使用数字万用表（DMM ）来测量，也会得到与毫伏计相同的测量结果。但锁相放大器，能在比目的信号（1kHz 正弦波）强1000倍的噪声中把目的信号几乎准确无误地检测出来。在测量埋没在噪声中的信号时，使用锁相放大器最为合适。为什么锁相放大器具有那么强的抗噪声能力？锁相放大器不容易受到噪声影响的原因，是因为很好地利用了噪声（白噪声）与目的信号（正弦波）之间在性质上的差别。在这里，我们一方面整理白噪声的性质和正弦波的性质，一方面解说为什么锁相放大器会具有很强的噪声抑制能力。噪声的性质 ■平坦的频谱在宽阔的频率范围内，该信号具有几乎相同的频谱。信号的瞬时电平成为预测不到的随机的值。

锁相放大器

锁相放大器实验锁相放大器实验（Lock-in amplifier）,简称LIA。它是一个以相关器为核心的检测微弱信号仪器，它能在强噪声情况下检测微弱正弦的幅度和相位。学习本实验的目的是使同学了解锁相放大器的基本组成,掌握锁相放大器的正确使用方法。一、锁相放大器的基本组成结构框图如图1所示。它有四个主要部分组成:信号通道、参考通道、相关器（即相关检测器）和直流放大器。图1 锁相放大器的基本结构框架 1.信号通道信号通道包括:低噪音前置放大器、带通滤波器及可变增益交流放大器。前置放大器用于对微弱信号的放大，主要指标是低噪音及一定的增益（100～1000倍）。可变增益放大器是信号放大的主要部件，它必须有很宽的增益调节范围，以适应不同的信号的需要。例如，当输入信号幅度为10nV，而输出电表的满刻度为10V时，则仪器总增益为10V/10nV =109若直流放大器增益为10倍，前置放增益为103，则交流放大器的增益达105。带通滤波器是任何一个锁相放大器中必须设置的部件，它的作用是对混在信号中的噪音进行滤波，尽量排除带外噪音。这样不仅可以避免PSD（相敏检波器）过载，而且可以进一步增加PSD输出信噪比，以确保微弱信号的精确测量。常用的带通滤波器有下列几种：

图2为一个高通滤波器和一个低通波滤波器组成的带通滤波器，其滤波器的中心频率f0及带宽B由高低滤波器的截止频率f c1 决定和f c2决定。锁相放大器中一般设置几种截止频率，从而根据被测信号的频率来选择合适的频率f0及带宽B。但是带宽滤波器带宽不能过窄，否则，由于温度、电源电压波动使信号频谱离开带通滤波器的通频带，使输出下降。为了消除电源50Hz的干扰，在信号通道中常插入组带滤波器。（2）同步外差技术上述高低通滤波器的主要缺点是随着被测信号频率的改变，高低通滤波器的参数也要改变，高低通滤波器的参数也要改变，应用很不方便。为此，要采用类似于收音机的同步外差技术，原理框图如图3所示。这是一种单外差技术，PSD1实际上是一个混频器, 图2 高低通频滤波器原理，具有频率f0信号经放大滤波后进入混频PSD,其输出为和频项(f i+2f0)及差频f i,再经具有中心频率为f i带通滤波后,输出变为中频信号f i ， (幅度仍与被测信号的幅度成正比)再后,通过PSD2完成相敏检波后,得到解调输出U0,达到了对信号幅度的测量。外差方式的优点是采用固定中频f i 的带通滤波器,因而对不同被测信号频率均能适用;其次,由于采用固定中频带通滤波器,故滤波器的带宽及形状可以专门设计,所以本电路具有很强的抑制噪音的能力。图 3 同步外差技术原理框图（3）同步积分技术