NXP LPC111x芯片中文手册—11 带SSP的SPI01

h u t.

e d u.c n

1.如何阅读本章

所有LPC111x系列中的SPI模块均相同。第二个SPI模块，SPI1，只存在于

LQFP48和PLCC44封装上，在HVQFN33封装上则没有。

注释：两个SPI模块都包含全部的SSP特征集，所有相关寄存器都使用

SSP前缀命名。

2.特性

?兼容Motorola SPI、4线TI SSI和美国国家半导体公司的Microwire总线。

?同步串行通信。

?支持主机和从机操作。

?收发均有8帧FIFO。

?每帧有4-16位数据。

3.基本描述

SPI/SSP是一个同步串行端口(SSP)控制器，可控制SPI、4线SSI和Microwire总线。它

可以与总线上的多个主机和从机相互作用。在数据传输过程中，总线上只能有一个主机与

一个从机进行通信。原则上数据传输是全双工的，4～16位帧的数据由主机发送到从机或

由从机发送到主机。但实际上，大多数情况下只有一个方向上的数据流包含有意义的数

据。

LPC111x系列处理器有两个SPI/同步串行端口控制器。

u p

.w

u p .w

h u

t.e

d u

.c n

4.引脚描述

表16

1622.SPI引脚描述

SCK0/1I/O SCK CLK SK串行时钟。SCK/CLK/SK是用来同步数据传输的时

钟信号。它由主机驱动，从机接收。当使用SPI接口

时，时钟可编程为高电平有效或低电平有效，否则

总是高电平有效。SCK仅在数据传输过程中切换。

在其它时间里，SPI/SSP接口保持无效状态或不驱

动它（使其处于高阻态）。

SSEL0/1I/O SSEL FS CS帧同步/从机选择。当SPI/SSP接口是总线主机

时，它在串行数据启动前驱动该信号为有效状态。

在数据发送出去之后又将该信号恢复为无效状态。

该信号的有效状态根据所选的总线和模式可以是高

或低。当SPI/SSP接口作为总线从机时，该信号根

据使用的协议来判断主机数据的存在。

当只有一个总线主机和一个总线从机时，来至主机

的帧同步信号或从机选择信号直接与从机相应的输

入相连。当总线上接有多个从机时，需要管理好这

些从机的帧选择/从机选择输入，以免一次传输有多

个从机响应。

MISO0/1I/O MISO DR(M)

DX(S) MOSI0/1I/O MOSI DX(M)

DR(S)SI(M)

SO(S)

SO(M)

SI(S)

主机输入从机输出。MISO信号线从从机传送串行数

据传送到主机。当SPI/SSP作为从机，串行数据从

该信号输出。当SPI/SSP作为主机，从该信号得到

串行数据时钟。当SPI/SSP作为从机但未被

FS/SSEL选定，它不会驱动该信号(保持高阻态)。

主机输出从机输入。MOSI信号线从主机传送串行

数据到从机。当SPI/SSP作为主机，串行数据从

该信号输出。当SPI/SSP作为从机，从该信号得

到串行数据时钟。

注释：SCK0功能在三个不同的引脚上复用(在HVQFN封装上有两个引脚)。通过设置IOCON_LOC寄存器(见7–4.2小节)选择一个引脚作为SCK0功能，另外在IOCON寄存器中设置功能。SCK1引脚没有复用。

u

p .

w h

u t

.e d u

.n 5.时钟和功耗管理

SPI 模块由AHBCLKCTRL 寄存器(见表3–19)控制。用于SPI 时钟分频器和预分频器的SPI 外设时钟，由SSP0/1CLKDIV 寄存器(见3–4.15小节)控制。

可以通过设置SSP0/1CLKDIV 寄存器(见3–4.15小节)来禁止SPI0/1_PCLK 时钟。SPI 模块可以通过设置AHBCLKCTRL 寄存器禁止(表3–19)以节省功耗。

6.寄存器描述

SPI 控制器寄存器地址如表11–163和表11–164所示。

注释：使用SSP 前缀的寄存器名称，表示SPI 控制器完全兼容SSP 功能。

[1]

复位值仅指已使用位中的数据，不包括保留位的内容。

表164.寄存器概览：SPI1(基址0x 404000580080000)控制寄存器0。选择串行时钟频率，总线类型和数据长度。SSP0CR1R/W 0x004控制寄存器1。选择主机/从机和其他模式。0SSP0DR R/W 0x008数据寄存器。写满将发送FIFO ，读空将接收FIFO 。

0SSP0SR RO 0x00C 状态寄存器。-SSP0CPSR R/W 0x010时钟预分频寄存器。0SSP0IMSC R/W 0x014中断屏蔽设置和清零寄存器。0SSP0RIS R/W 0x018原始中断状态寄存器。

-SSP0MIS R/W 0x01C 屏蔽中断状态寄存器。

0SSP0ICR

R/W

0x020

SSPICR 中断清零寄存器。

NA

控制寄存器0。选择串行时钟频率，总线类型和数据长度。SSP1CR1R/W 0x004控制寄存器1。选择主机/从机和其他模式。

0SSP1DR

R/W 0x008数据寄存器。写满将发送FIFO ，读空将接收FIFO 。0

SSP1SR RO

0x00C 状态寄存器。-SSP1CPSR R/W 0x010时钟预分频寄存器。

0SSP1IMSC R/W

0x014中断屏蔽设置和清零寄存器。0SSP1RIS R/W 0x018原始中断状态寄存器。-SSP1MIS R/W 0x01C 屏蔽中断状态寄存器。

0SSP1ICR

R/W

0x020

SSPICR 中断清零寄存器。

NA

u p .w

h u

t.e

d u

.c n

[1]复位值仅指已使用位中的数据，不包括保留位的内容。

6.1SPI/SSP控制寄存器0

该寄存器控制SPI/SSP控制器的基本操作。

表165:SPI/SSP控制0(SSP0CR0-address0x40040000,SSP1CR0-address

3:0DSS数据长度选择。该字段控制着每帧传输的位数目。不支

持且不使用值0000-0010。

0000

00114-位传输

1005-位传输

1016-位传输

1107-位传输

1118-位传输

0009-位传输

00110-位传输

01011-位传输

01112-位传输

10013-位传输

10114-位传输

11015-位传输

11116-位传输

FRF帧格式00

00SPI

TI

Microwire

1不支持且不应使用这个组合。

CPOL时钟输出极性。该位只用于SPI模式。0

0SPI控制器使总线时钟在两帧传输之间保持低电平。

SPI控制器使总线时钟在两帧传输之间保持高电平。

CPHA时钟输出相位。该位只用于SPI模式。0

0SPI控制器在帧传输的第一个时钟跳变沿捕获串行数据，也就

是说，传输远离时钟线的帧间状态。

SPI控制器在帧传输的第二个时钟跳变沿捕获串行数

据，也就是说，传输紧邻时钟线的帧间状态。

5:8SCR串行时钟频率。SCR之值为总线上每传输一个数据位所对应的

预分频时钟数减1。假设CPSDVSR为预分频器的分频值，

APB时钟PCLK为预分频器的时钟，则位频率为PCLK/

(CPSDVSR×[SCR+1])。

0x00

u

h

u t

.e d u

.c

n 6.2SPI/SSP0控制寄存器1

该寄存器控制着SPI/SSP 控制器的工作方式的某些方面。

表166:SPI/SSP 控制寄存器1(SSP0(SSP0C C R1–地址0x 404000400000044,SS SSP

P 1CR1–地址6.3SPI/SSP 数据寄存器

软件可将要发送的数据写入该寄存器，或从该寄存器读出接收到的数据。

表167:SPI/SSP 数据寄存器(S SP SP00DR –地址0x40x400040008,SSP1SSP1D

D R –地址回环模式0

正常操作模式

串行输入脚同时也是串行输出脚（MOSI 或MISO ），而不是仅作为串行输入脚（MISO 或MOSI 分别起作用）。

SSE

允许SPI 。0

禁止SPI 控制器。

SPI 控制器可与串行总线上的其它器件相互通信。在设置该位之前，软件应将合适的控制信息写入其它SPI/SSP 寄存器和中断控制器寄存器。

MS

主机/从机模式。该位只能在SSE 位为0时写入。

SPI 控制器作为总线主机，驱动SCLK 、MOSI 和SSEL 线并接收MISO 线。

SPI 控制器作为总线从机，驱动MISO 线并接收SCLK 、MOSI 和SSEL 线。

SOD

从机输出禁止。该位只与从机模式有关（MS=1）。如果该位为1，将阻塞SSI 控制器驱动发送数据线（MISO ）。

07:4

-

保留，用户软件不要向保留位写入1。从保留位读出的值未定义。

NA

要发送的帧数据写入该寄存器。如果Tx FIFO 以前为空，且总线上的SPI 控制器不忙，则立刻开始发送数据。否则，写入该寄存器的数据要等到所有数据发送（或接收）完后才能发送。如果数据长度小于16位，软件必须对数据进行右对齐后再写入该寄存器。读：当状态寄存器的RNE 位为1时，指示Rx FIFO 不为空，软件可读取该寄存器。软件读取该寄存器时，SSP 控制器将返回Rx FIFO 中最早收到的一帧数据。如果数据长度小于16位，该字段的数据必须进行右对齐，高位补零。

0x0000

u

p .

w

h

u t

d u

.c

n 6.4SPI/SSP 状态寄存器

该只读寄存器反映了SSP 控制器的当前状态。

表168:SPI/SSP 状态寄存器(S (SS S P 0SR –地址0x40x4000400000

0C,SSP1SR –地址0TFE 发送FIFO 空。发送FIFO 为空时该位为1，反之为011TNF 发送FIFO 未满。Tx FIFO 满时该位为0，反之为1。12RNE 接收FIFO 非空。接收FIFO 为空时该位为0，反之为1。03RFF 接收FIFO 满。接收FIFO 满时该位为1，反之为0。04BSY 忙。SPI 控制器空闲时该位为0，当前正在

0发送/接收一帧数据和/或Tx FIFO 非空时该位为1。

7:5

-保留。用户软件不要向保留位写入1。从保留位读出的值NA

未定义。

6.5SPI/SSP 时钟预分频寄存器

SPI_PCLK 到SPI 预分频器时钟的分频系数，由该寄存器控制。换而言之，SSPCR0寄存器中SCR 系数，决定位时钟。

表169:SPI/SSP 时钟预分频寄存器(SSP0(SSP0C C P SR –地址0x40x400040000110,SSP1CPSR –地址0x4x40

0057:0

CPSDVSR 这是2到254之间的一个偶数，SPI_PCLK 经分频后得到预

分频器输出时钟。位0读总是为0。

重要提示：必须正确初始化SSPnCPSR ，否则SPI 控制器将不可能正常发送数据。在从机模式时，SPI 时钟频率由主机提供，不能超过3–4.15小节中选定的SPI 外设时钟频率的1/12。寄存器SSPnCPSR 中的值与时钟频率无关。

主机模式，CPSDVSR min =2或更高(仅限偶数)。

6.6SPI/SSP 中断屏蔽设置/清除寄存器

该寄存器控制SPI 控制器中4个可能的中断条件是否已经允许。注意ARM 使用“masked”在经典计算机技术相反的意思，在经典计算机技术中“masked”指“disabled”，而ARM 使用“masked”表示“enabled”。为避免引起歧义这里将不使用“masked”一词。

.w h u

t.e

.c n

表170:SPI/SSP中断屏蔽设置/清除寄存器(SSP0IM

(SSP0IMS S C–地址0x4

x4000400

00114,SSP1IMSC–地址0x40

40005801

80144)位域描述

0RORIM软件设置该位来来允许接收溢出中断，当Rx FIFO满时又完成另一帧0

的接收时该位置位。ARM特别指出发生接收溢出时，新数据帧会将前

面的数据帧覆盖。

1RTIM软件设置该位来允许接收超时中断，当Rx FIFO非空且在“超时周期”0

之内没有接收到任何数据，就会产生接收超时。

2RXIM软件置位该位，使得当Rx FIFO至少有一半为满时触发中断。0 3TXIM软件置位该位，使得当Tx FIFO至少有一半为空时触发中断。0 7:4-保留，用户软件不要向保留位写入1。从保留位读出的值未定义。NA

6.7S P I/SSP原始中断状态寄存器

该只读寄存器的每个位在相应中断条件出现后产生1，而不管该中断是否在

SSPIMSC寄存器中被允许。

表171:SPI/SSP原始中断状态寄存器(S(SS S P0RIS–地址0x40

40004001

00188,SSP1RIS

0RORRIS当RxFIFO满、又接收到另一帧数据时该位置位。ARM0

特别指出，此时接收到的新数据帧会将前面的数据帧覆盖1RTRIS如果Rx FIFO不为空，且在“超时周期”之内没有被读时，0

该位置位。

2RXRIS当Rx FIFO至少一半为满时该位置位。0

3TXRIS当Tx FIFO至少一半为空时该位置位。1

7:4-保留，用户软件不要向保留位写入1。从保留位读出的NA

值未定义。

6.8SPI/SSP屏蔽中断状态寄存器

当一个中断条件出现且相应的中断在SSPIMSC中被允许时，该只读寄存器中对应位置位。当产生SPI中断时，中断服务程序可通过读该寄存器来判断中断源。

u p

h u t.e u.c

n

表172:SPI/SSP屏蔽中断状态寄存器(SSP0MIS–地址0x4004001C,SSP1MIS–地址

0RORMIS当Rx FIFO满时又接收到另一帧数据，并且中断被允许0

时该位为1。

1RTMIS Rx FIFO非空，在“超时周期”之内未被读，且中断被允0

许时，该位为1。

2RXMIS当Rx FIFO至少一半为满且该中断被允许时，该位为1。0

3TXMIS当Tx FIFO至少一半为空且该中断被允许时，该位为1。0

7:4-保留，用户软件不要向保留位写入1。从保留位读出的NA

的值未定义。

6.9SPI/SSP中断清除寄存器

软件可以写一个或多个1到该只写寄存器，以清除SPI控制器中相应的中断条件。注

意，另外两个中断条件可以通过写或读适当的FIFO清除，也可以通过清除SSPIMSC寄存

器中相应的位来禁止。

表173:SPI/SSP中断清除寄存器(SSP0ICR–地址0x40040020,S SP1ICR–地址0x4

x40005

0RORIC写1到该位清除“RxFIFO满时，接收到帧”中断NA

1RTIC写1到该位清除"Rx FIFO非空，超时周期内未读到数据”中断NA

7:2-保留，用户软件不要向保留位写入1。从保留位读出的NA

值未定义。

7.功能描述

7.1T I同步串行帧格式

图11–32所示为SPI模块支持的4线TI同步串行帧格式。

u p

.w

u

p .

w h

u

DX 为三态模式。一旦发送FIFO 的底部装入数据，FS 立即变为高电平，并维持一个CLK 周期。需发送的数据位从发送FIFO 转移到串行移位寄存器。下一个CLK 上升沿到来时，4位到16位数据帧的最高位从DX 引脚移出。同样，接收数据最高位也由片外串行从设备从DR 引脚移入。

SSP 和片外串行从器件在每个CLK 的下降沿将数据移位到它们的串行移位寄存器中。当最低位（LSB ）被锁存后，当CLK 上升沿到来时，接收到的数据从串行移位寄存器传送到接收FIFO 。

7.2SPI 帧格式

当SSEL 信号作为从机选择信号时，SPI 接口是一个4线接口。SPI 格式的主要特征是SCK 信号的无效状态和相位可以通过设置SSPCR0寄存器中的CPOL 和CPHA 位来改变。

7.7.2

2.1时钟极性(CPOL)和相位(CPHA)控制当CPOL 时钟极性控制位为低，SCK 引脚产生稳定的低电平。如果CPOL 时钟极性控制

位为高，数据未发送时，CLK 引脚产生一个稳定的高电平。

CPHA控制位选择采样数据的时钟边沿，并允许它改变状态。通过允许和不允许在第一个数据捕获时钟边沿采样，它将对通讯时所传输的第一个位产生重要影响。若CPHA相位控制位为低，数据在第一个时钟跳变沿被采样；若CPHA时钟相位控制位为高，数据在第二个时钟跳变沿被采样。

7.7.22.2CPOL=0,CPHA=0的SPI帧格式

CPOL=0,CPHA=0时单SPI帧和连续SPI帧传输的时序如图11–33所示。

该配置下，在空闲周期内：

?CLK信号强制为低。

?SSEL强制为高。

?发送引脚MOSI/MISO处于高阻态。

如果SPI/SSP被允许并且发送FIFO中有效数据，SSEL主信号驱动为低指示数据发送开

始。这使主机的MOSI被允许，从机的数据也发送到主机的MISO引脚上。

半个SCK周期后，主机的有效数据传输到MOSI引脚。这时主机和从机数据都已经设置好，再经过半个SCK周期，SCK引脚信号变为高。

数据在SCK信号的上升沿被捕获，保持到SCK的下降沿。

u

p .

w h

发送单个帧时，当数据帧的所有位发送完，最后一个数据位被捕获后的一个SCK 周期之后，SSEL 恢复空闲高电平状态。

但是，在连续帧的发送过程中，每个数据帧之间SSEL 信号必须为高。这是因为当CPHA 位为0时，从机选择引脚将数据冻结在串行外围寄存器中，不允许其改变。因此，在每次数据帧传输之间，主设备必须拉高从器件的SSEL 引脚来允许串行外设数据的写操作。当连续帧传输结束，最后一位被捕获后一个SCK 周期之后，SSEL 返回到空闲状态。

7.7.2

2.3CPOL=0,CPHA=1的SPI 帧格式CPOL =0,CPHA =1时SPI 帧传输时序如图11–34所示，包括单帧传输和连续传输两种模

式。

该配置下，在空闲周期内：

?CLK 信号强制为低。?SSEL 强制为高。

?发送引脚MOSI/MISO 处于高阻态。

如果SPI/SSP 被允许并且发送FIFO 中的有效数据，则SSEL 被拉为低表示开始发送数据。主机MOSI 引脚被允许。在半个SCK 周期之后，主机和从机中的有效数据分别被允许输出到各自的发送线上。同时，SCK 出现上升沿跳变。

然后，数据在SCK 信号的下降沿被捕获并保持到SCK 信号的下一个上升沿。在单个字的传输过程中，当所有位传输结束后，最后一位被捕获后的一个SCK 周期之后，SSEL 引脚返回到空闲的高电平状态。

对于连续背对背帧的传输，SSEL 在两个连续的数据字传输之间保持低电平，传输终止与单字传输一样。

7.7.2

2.4CPOL =1,CPHA =0的SPI 帧格式CPOL=1，CPHA=0时单SPI 帧和连续SPI 帧传输时序如图11–35所示。

.w h

该配置下，在空闲周期内：

?CLK信号强制为高。

?SSEL强制为高。

?发送MOSI/MISO引脚处于高阻态。

如果SPI/SSP被允许，且发送FIFO中有有效数据，则SSEL被拉为低表示开始发送数据，这使得从机数据立即被传输到主机的MISO线上。主机的MOSI引脚被允许。

半个SCK周期后，有效的主机数据被传输到MOSI线。由于主机和从机数据都被设置，再过半个SCK周期后SCK引脚将变低。这意味着数据在SCK信号的下降沿被捕获，并保持到SCK的下一个上升沿。

在发送单个字时，当数据字的所有位发送完，最后一位被捕获后的一个SCK周期之后，SSEL引脚返回到高电平状态。

但是，在连续帧的发送过程中，在每个数据字传输之间SSEL信号必须为高。这是因为当CPHA位为逻辑0时，从机选择引脚冻结了串行外围寄存器中的数据，不允许其改变。因此，在每次数据传输之间主设备必须拉高从设备的SSEL引脚，来允许对串行外设数据的写操作。当连续传输结束，最后一位被捕获后一个SCK周期之后，SSEL引脚返回到空闲状态。

u p

u

p .

w h

u t

.e d

7.7.2

2.5CPOL =1,CPHA =1的SPI 帧格式CPOL =1,CPHA =1的SPI 帧传输时序如图11–36所示，包含单帧传输和连续帧传输两种

方式。

该配置下，在空闲周期内：

?CLK 信号强制为高。?SSEL 强制为高。

?发送MOSI/MISO 引脚处于高阻态。

如果SPI/SSP 被允许，且发送FIFO 中有有效数据，则SSEL 主机信号被拉为低，指示数据发送开始。主机的MOSI 引脚被允许。再过半个SCK 周期，主机和从机的有效数据都被允许输出到各自的发送线上。同时，通过下降沿跳变允许SCK 。然后，数据在SCK 信号的上升沿被捕获并保持到SCK 信号的下降沿。

在单个字的传输过程中，当所有位传输结束，最后一位被捕获的后一个SCK 周期之后，SSEL 返回到高电平状态。对于连续帧背对背传输，SSEL 引脚则仍保持有效的低电平状态，直到最后一个字的最后一位捕获之后，它再返回到空闲状态。总的说来，SSEL 引脚在两个连续的数据字传输之间保持低电平，传输终止的方法与单个字传输相同。

7.3半导体Mic Micr

r owire 帧格式图11–37所示为Microwire 帧格式的单帧传输，图11–38所示则为连续帧传输。

.w h

Microwire格式与SPI格式类似，但它的发送是半双工而非全双工模式，数据从主机传输到从机。每次串行发送以一个8位控制字开始，从SPI/SSP传输到片外从设备。在发送控制字的过程中，SPI/SSP不接收数据。控制字发送结束后，片外从设备对其进行译码，在8位控制信息的最后一位发送结束后的一个串行时钟之后，才返回主机所需的数据。返回的数据长度为4到16位，使得总的数据帧长度在13到25位之间。

该配置下，在空闲周期内：

?SK信号强制为低。

?CS强制为高。

?发送数据线SO可强制为低。

发送过程由写一个控制字节到发送FIFO的来触发。CS的下降沿使发送FIFO底端的数据传输到串行移位寄存器，8位控制帧的最高位被移位到SO引脚。CS在帧发送过程中保持低电平。SI在帧发送过程中保持三态。

片外串行从设备在每个SK的上升沿将每个控制位锁存到其串行移位器。当从设备完成最后一位的锁存后，再用一个SK周期对控制字节进行译码，然后从设备将所数据发回给SPI/SSP。每一个数据位在SK的下降沿驱动到SI上。SPI/SSP在SK的上升沿锁存每位

u p

u

p

.c

n 数据。在帧的最后，对单帧传输来说，在最后一位被锁存到接收串行移位器后的一个SK 周期之后，CS 信号被拉高，使数据传输到接收FIFO 。

注意：在最低位被接收移位器锁存后，或当CS 变为高电平时，片外从设备的接收线在SK 下降沿时刻为三态。

对于连续传输过程的数据发送，开始和结束的方法都与单帧传输相同。所不同的是，在连续传输过程中，CS 持续有效（保持低电平），数据背靠背连续发送。当前数据帧的最低位被接收后，下一帧的控制字节立刻直接发送。在一帧数据的最低位被锁存到SPI/SSP 后，来自接收移位器的每个接收到的数据在SK 的下降沿被传送。

7.7.3

3.1Microwire 模式中，相对SK 的CS 建立和保持时间的要求在Microwire 模式中，当CS 变低后，SPI/SSP 从机在SK 上升沿对接收数据的首位进行采

样。主机可自由驱动SK ，以确保相对SK 的上升沿CS 信号有足够的建立和保持时间。图11–39给出了对CS 的建立和保持时间的要求。相对SPI/SSP 从机采样接收数据的首个位的SK 上升沿，CS 的建立时间至少为SPI/SSP 操作的SK 周期的2倍。相对于之前的SK 上升沿，CS 的保持时间至少为一个SK 周期。

74系列芯片--HD74LS174

Hitachi Code JEDEC EIAJ Weight (reference value)DP-16 Conforms Conforms 1.07 g Unit: mm

Hitachi Code JEDEC EIAJ Weight (reference value)FP-16DA —Conforms 0.24 g *Dimension including the plating thickness Base material dimension ° – 8°

Hitachi Code JEDEC EIAJ Weight (reference value)FP-16DN Conforms Conforms 0.15 g *Dimension including the plating thickness Base material dimension ° – 8°

Cautions 1.Hitachi neither warrants nor grants licenses of any rights of Hitachi’s or any third party’s patent, copyright, trademark, or other intellectual property rights for information contained in this document.Hitachi bears no responsibility for problems that may arise with third party’s rights, including intellectual property rights, in connection with use of the information contained in this document. 2.Products and product specifications may be subject to change without notice. Confirm that you have received the latest product standards or specifications before final design, purchase or use. 3.Hitachi makes every attempt to ensure that its products are of high quality and reliability. However, contact Hitachi’s sales office before using the product in an application that demands especially high quality and reliability or where its failure or malfunction may directly threaten human life or cause risk of bodily injury, such as aerospace, aeronautics, nuclear power, combustion control, transportation,traffic, safety equipment or medical equipment for life support. 4.Design your application so that the product is used within the ranges guaranteed by Hitachi particularly for maximum rating, operating supply voltage range, heat radiation characteristics, installation conditions and other characteristics. Hitachi bears no responsibility for failure or damage when used beyond the guaranteed ranges. Even within the guaranteed ranges, consider normally foreseeable failure rates or failure modes in semiconductor devices and employ systemic measures such as fail-safes, so that the equipment incorporating Hitachi product does not cause bodily injury, fire or other consequential damage due to operation of the Hitachi product. 5.This product is not designed to be radiation resistant. 6.No one is permitted to reproduce or duplicate, in any form, the whole or part of this document without written approval from Hitachi. 7.Contact Hitachi’s sales office for any questions regarding this document or Hitachi semiconductor products. Hitachi, Ltd. Semiconductor & Integrated Circuits.Nippon Bldg., 2-6-2, Ohte-machi, Chiyoda-ku, Tokyo 100-0004, Japan Tel: Tokyo (03) 3270-2111 Fax: (03) 3270-5109Copyright ' Hitachi, Ltd., 1999. All rights reserved. Printed in Japan.Hitachi Asia Pte. Ltd.16 Collyer Quay #20-00Hitachi Tower Singapore 049318Tel: 535-2100Fax: 535-1533URL NorthAmerica : http:https://www.sodocs.net/doc/1011561346.html,/Europe : https://www.sodocs.net/doc/1011561346.html,/hel/ecg Asia (Singapore): https://www.sodocs.net/doc/1011561346.html,.sg/grp3/sicd/index.htm Asia (Taiwan): https://www.sodocs.net/doc/1011561346.html,/E/Product/SICD_Frame.htm Asia (HongKong): https://www.sodocs.net/doc/1011561346.html,/eng/bo/grp3/index.htm Japan : http://www.hitachi.co.jp/Sicd/indx.htm Hitachi Asia Ltd.Taipei Branch Office 3F, Hung Kuo Building. No.167, Tun-Hwa North Road, Taipei (105)Tel: <886> (2) 2718-3666Fax: <886> (2) 2718-8180Hitachi Asia (Hong Kong) Ltd.Group III (Electronic Components)7/F., North Tower, World Finance Centre,Harbour City, Canton Road, Tsim Sha Tsui,Kowloon, Hong Kong Tel: <852> (2) 735 9218Fax: <852> (2) 730 0281 Telex: 40815 HITEC HX Hitachi Europe Ltd. Electronic Components Group. Whitebrook Park Lower Cookham Road Maidenhead Berkshire SL6 8YA, United Kingdom Tel: <44> (1628) 585000 Fax: <44> (1628) 778322Hitachi Europe GmbH Electronic components Group Dornacher Stra§e 3D-85622 Feldkirchen, Munich Germany Tel: <49> (89) 9 9180-0 Fax: <49> (89) 9 29 30 00 Hitachi Semiconductor (America) Inc. 179 East Tasman Drive, San Jose,CA 95134 Tel: <1> (408) 433-1990 Fax: <1>(408) 433-0223For further information write to:

74HC595中文芯片手册

74HC595 8位移位寄存器与输出锁存器 功能描述 这种高速移位寄存器采用先进的硅栅CMOS技术。该装置具有高的抗干扰性和标准CMOS集成电路的低功率消耗，以及用于驱动15个LS-TTL负载的能力。 此装置包含馈送一个8位D型存储寄存器的8位串行入，并行出移位寄存器。存储寄存器具有8 TRI-STATE e输出。提供了用于两个移位寄存器和存储寄存器独立的时钟。 移位寄存器有直接首要明确，串行输入和串行输出（标准）引脚级联。两个移位寄存器和存储寄存器的使用正边沿触发的时钟。如果两个时钟被连接在一起时，移位寄存器的状态 将总是提前存储寄存器的一个时钟脉冲。 该54HC/74HC逻辑系列就是速度，功能和引脚输出与标准54LS/74LS逻辑系列兼容。所有输入免受损害，由于静电放电由内部二极管钳位到VCC和地面。 产品特点 1低静态电流：80 mA最大值（74HC系列） 2低输入电流为1mA最大 38位串行输入，并行出移位寄存器以存储 4宽工作电压范围：2V ± 6V 5级联 6移位寄存器直接明确 7保证移频率：DC至30兆赫

TL/F/5342-1 Top View Order Number MM54HC5S5 or MM74HC595 DuaHn-Line Package RCK SCK SCLR G Function X X X H Q A thruQH = TRI-STATE X X L L Shift Register cleared Q H -O X T H L Shift Register clocked C)N = Qnd ，Qo = SER T X H L Con tents of Shift Register transferred to output latches Operating Conditions Supply Voltage (V QC ) -0.5 to +7.0V DC Input Voltage (V IM ) -1.5 toV C c+15V DC OutpiX Voltage (V OUT ) -0.5 toVcc+0.5V Clamp Diode Current (I IK . I(X ) ±20 mA DC Output Current, per pin (lour) ±35 mA DC Vcc or GND Current, per pin (Icc) ±70 mA Storage Temperature Range (T STG ) -65"Cto+15(rC Power Dissipation (P Q ) (Note 3) 600 mW S.O. Package only 500 mW Lead Temp. (TO (Sobering 10 seconds) 2?TC Min Max Units Supply Voltage (Vcc) 2 6 V DC Input or Outpu* Voltage 0 Vcc V (Vw. VOUT ) Operating Temp. Range (T A ) MM74HC -40 +85 ?c MM54HC -55 + 125 ?c Input Rise or Fall Times VOC-20V 1000 ns V QC -4.5V 500 ns Vcc-6.0V 400 ns Absolute Maximum Ratings (Notes 1&2) If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications ?

74系列芯片大全

74系列芯片大全 7448 TTL BCD—7段译码器/内部上拉输出驱动 74490 TTL 双十进制计数器74491 TTL 十位计数器 74498 TTL 八进制移位寄存器7450 TTL 2-3/2-2输入端双与或非门 74502 TTL 八位逐次靠近寄存器74503 TTL 八位逐次靠近寄存器7451 TTL 2-3/2-2输入端双与或非门 74533 TTL 三态反相八D锁存器74534 TTL 三态反相八D锁存器7454 TTL 四路输入与或非门74540 TTL 八位三态反相输出总线缓冲器 7455 TTL 4输入端二路输入与或非门 74563 TTL 八位三态反相输出触发器 74564 TTL 八位三态反相输出D触发器 74573 TTL 八位三态输出触发器74574 TTL 八位三态输出D触发器74645 TTL 三态输出八同相总线传送接收器 74670 TTL 三态输出4×4寄存器堆7473 TTL 带清除负触发双J-K触发器 7474 TTL 带置位复位正触发双D 触发器 7476 TTL 带预置清除双J-K触发器 7483 TTL 四位二进制快速进位全加器 7485 TTL 四位数字比较器 7486 TTL 2输入端四异或门7490 TTL 可二/五分频十进制计数器 7493 TTL 可二/八分频二进制计数器 7495 TTL 四位并行输入\输出移位寄存器 7497 TTL 6位同步二进制乘法器

CD4000 双3输入端或非门单非门 CD4001 四2输入端或非门 CD4002 双4输入端或非门 CD4006 18位串入/串出移位寄存器 CD4007 双互补对加反相器 CD4008 4位超前进位全加器 CD4009 六反相缓冲/变换器 CD4010 六同相缓冲/变换器 CD4011 四2输入端与非门 CD4012 双4输入端与非门 CD4013 双主-从D型触发器 CD4014 8位串入/并入-串出移位寄存器 CD4015 双4位串入/并出移位寄存器 CD4016 四传输门 CD4017 十进制计数/分配器 CD4018 可预制1/N计数器 CD4019 四与或选择器 CD4020 14级串行二进制计数/分频器 CD4021 08位串入/并入-串出移位寄存器 CD4022 八进制计数/分配器 CD4023 三3输入端与非门 CD4024 7级二进制串行计数/分频器CD4025 三3输入端或非门 CD4026 十进制计数/7段译码器CD4027 双J-K触发器 CD4028 BCD码十进制译码器 CD4029 可预置可逆计数器 CD4030 四异或门 CD4031 64位串入/串出移位储备器 CD4032 三串行加法器 CD4033 十进制计数/7段译码器CD4034 8位通用总线寄存器 CD4035 4位并入/串入-并出/串出移位寄存 CD4038 三串行加法器 CD4040 12级二进制串行计数/分频器 CD4041 四同相/反相缓冲器 CD4042 四锁存D型触发器 CD4043 三态R-S锁存触发器("1"触发) CD4044 四三态R-S锁存触发器("0"触发) CD4046 锁相环 CD4047 无稳态/单稳态多谐振荡器 CD4048 四输入端可扩展多功能门CD4049 六反相缓冲/变换器 CD4050 六同相缓冲/变换器

74LS系列与CD系列芯片功能

74LS系列与CD系列芯片功能 反相器驱动器 LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门 LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器 LS86 译码器 LS138 LS139 寄存器 LS74 LS175 LS373 74系列：： 74LS00 TTL 2输入端四与非门 74LS01 TTL 集电极开路2输入端四与非门 74LS02 TTL 2输入端四或非门 74LS03 TTL 集电极开路2输入端四与非门 74LS04 TTL 六反相器 74LS05 TTL 集电极开路六反相器 74LS06 TTL 集电极开路六反相高压驱动器 74LS07 TTL 集电极开路六正相高压驱动器 74LS08 TTL 2输入端四与门 74LS09 TTL 集电极开路2输入端四与门 74LS10 TTL 3输入端3与非门 74LS107 TTL 带清除主从双J-K触发器 74LS109 TTL 带预置清除正触发双J-K触发器 74LS11 TTL 3输入端3与门 74LS112 TTL 带预置清除负触发双J-K触发器 74LS12 TTL 开路输出3输入端三与非门 74LS121 TTL 单稳态多谐振荡器 74LS122 TTL 可再触发单稳态多谐振荡器 74LS123 TTL 双可再触发单稳态多谐振荡器 74LS125 TTL 三态输出高有效四总线缓冲门 74LS126 TTL 三态输出低有效四总线缓冲门 74LS13 TTL 4输入端双与非施密特触发器 74LS132 TTL 2输入端四与非施密特触发器 74LS133 TTL 13输入端与非门 74LS136 TTL 四异或门 74LS138 TTL 3-8线译码器/复工器 74LS139 TTL 双2-4线译码器/复工器 74LS14 TTL 六反相施密特触发器 74LS145 TTL BCD—十进制译码/驱动器

74HC系列芯片型号与功能介绍

电子元件知识-74系列芯片功能略表 74HC01 2输入四与非门 (oc) 74HC02 2输入四或非门 74HC03 2输入四与非门 (oc) 74HC04 六倒相器 74HC05六倒相器(oc) 74HC06 六高压输出反相缓冲器/驱动器(oc,30v) 74HC07 六高压输出缓冲器/驱动器(oc,30v) 74HC08 2输入四与门 74HC09 2输入四与门(oc) 74HC10 3输入三与非门 74HC11 3输入三与门 74HC12 3输入三与非门 (oc) 74HC13 4输入双与非门 (斯密特触发) 74HC14 六倒相器(斯密特触发) 74HC15 3输入三与门 (oc) 74HC16 六高压输出反相缓冲器/驱动器(oc,15v) 74HC17 六高压输出缓冲器/驱动器(oc,15v) 74HC18 4输入双与非门 (斯密特触发) 74HC19 六倒相器(斯密特触发) 74HC20 4输入双与非门 74HC21 4输入双与门 74HC22 4输入双与非门(oc) 74HC23 双可扩展的输入或非门 74HC24 2输入四与非门(斯密特触发) 74HC25 4输入双或非门(有选通) 74HC26 2输入四高电平接口与非缓冲器(oc,15v) 74HC27 3输入三或非门 74HC28 2输入四或非缓冲器 74HC30 8输入与非门 74HC31 延迟电路 74HC32 2输入四或门 74HC33 2输入四或非缓冲器(集电极开路输出) 74HC34 六缓冲器 74HC35 六缓冲器(oc) 74HC36 2输入四或非门(有选通) 74HC37 2输入四与非缓冲器 74HC38 2输入四或非缓冲器(集电极开路输出) 74HC39 2输入四或非缓冲器(集电极开路输出) 74HC40 4输入双与非缓冲器 74HC41 bcd-十进制计数器 74HC42 4线-10线译码器(bcd输入) 74HC43 4线-10线译码器(余3码输入) 74HC44 4线-10线译码器(余3葛莱码输入)

74系列芯片大汇总

74０0 ＴＴL 2输入端四与非门 74０1 ＴTL 集电极开路2输入端四与非门74０2 TTＬ２输入端四或非门 ７403 TTL 集电极开路2输入端四与非门?７404 TTL 六反相器? 740５TTL 集电极开路六反相器?7４06 TＴL 集电极开路六反相高压驱动器 74０7 ＴＴL 集电极开路六正相高压驱动器?７４08 TTL 2输入端四与门 ７409 TTL 集电极开路2输入端四与门 ?7410 TＴL ３输入端3与非门 7４107 TTＬ带清除主从双Ｊ－K触发器74109 TTL 带预置清除正触发双J－K触发器?7４11 TTL 3输入端3与门 ７41１2 TTL 带预置清除负触发双J-Ｋ触发器? 74１2 TTＬ开路输出3输入端三与非门?７41２1 TTＬ单稳态多谐振荡器? 741２２ TTL 可再触发单稳态多谐振荡器? 741２3 TTL 双可再触发单稳态多谐振荡器 ７４1２5 TTＬ三态输出高有效四总线缓冲门 ７4126 TTＬ三态输出低有效四总线缓冲门74１3 ＴＴＬ 4输入端双与非施密特触发器?７41３2 TTＬ２输入端四与非施密特触发器 741３3 ＴTＬ 13输入端与非门 74１36 ＴTL 四异或门 7４138 TＴL 3-８线译码器/复工器? 74139 TTL 双2-4线译码器／复工器? 7414ＴＴＬ六反相施密特触发器?7４145 TＴL BCD —十进制译码/驱动器? 74１5 TＴL 开路输出3输入端三与门 7415０TTＬ 16选１数据选择/多路开关74151 TTＬ 8选１数据选择器? 74153TＴＬ双4选1数据选择器 74154 ＴTＬ 4线—16线译码器 7415５ TＴL 图腾柱输出译码器/分配器74156 TＴL 开路输出译码器/分配器? 74１５7 TＴL 同相输出四2选1数据选择器?7４1５8 TTL 反相输出四2选１数据选择器?741６ TTL 开路输出六反相缓冲/驱动器?74１60 TＴＬ可预置BCD异步清除计数器７4161 TTＬ可予制四位二进制异步清除计数器? 7416２TTL 可预置ＢCＤ同步清除计数器 74１6３ TＴL 可予制四位二进制同步清除计数器? 7416４ TTL 八位串行入/并行输出移位寄存器? 74165ＴTL 八位并行入/串行输出移位寄存器 ７41６6 ＴTL 八位并入/串出移位寄存器?74169 ＴTL 二进制四位加/减同步计数器

74HC系列芯片资料

74HC00 四2 输入与非门 国际通用符号 54/7400 ，54/74H00 ，54L 00 ，54/74S00 ，54/74LS00 ，54/74ALS00 ，54/ 74F 00 ，54/74HC00 ，54/ 74AC 00 ，54/74HCT00 ，54/74ACT00 ，54/74AHC00 ， 54/74AHCT00 ，74LV00 ，74LVC00 。 74HC02 四2 输入或非门 国际通用符号 54/7402 ，54L 02 ，54/74S02 ，54/74LS02 ，54/74AS02 ，54/74ALS02 ，54/ 74F 02 ，54/74HC02 ，74AC 02 ，54/74HCT02 ，54/74ACT02 ，54/74AHC02 ， 54/AHCT02 ，74LV02 ，74LVC02 。

74HC04 六反相器 国际通用符号 54/7404 ，54L 04 ，54/74H04 ，54/74S04 ，54/74LS04 ，54/74AS04 ，54/74ALS04 ，54/ 74F 04 ，54/74HCU04 ，54/74HC04 ，54/ 74AC 04 ，54/74HCT04 ， 54/74ACT04 ，54/74AHC04 ，54/74AHCT04 ，74LV04 ，74LVC04 ，54/74AHCU04 ，74LVU04 ，74LVCU04 。 74HC08 四2 输入与门 国际通用符号 54/7408 ，54/74S08 ，54/74LS08 ，54/74AS08 ，54/74ALS08 ，54/ 74F 08 ， 54/74HC08 ，54/74HCT08 ，54/ 74AC 08 ，54/74ACT08 ，54/74AHC08 ， 54/74AHCT08 ，74LV08 ，74LVC08 。

74、74HC、74LS系列芯片对照表

74、74HC、74LS系列芯片资料 系列 电平 典型传输延迟ns 最大驱动电流(-Ioh/Lol)mA AHC CMOS 8.5 -8/8 AHCT COMS/TTL 8.5 -8/8 HC COMS 25 -8/8 HCT COMS/TTL 25 -8/8 ACT COMS/TTL 10 -24/24 F TTL 6.5 -15/64 ALS TTL 10 -15/64 LS TTL 18 -15/24 注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功能上是一样的。 74LSxx的使用说明如果找不到的话，可参阅74xx或74HCxx的使用说明。 有些资料里包含了几种芯片，如74HC161资料里包含了74HC160、74HC161、 74HC162、74HC163四种芯片的资料。找不到某种芯片的资料时， 可试着查看一下临近型号的芯片资料。 7400 QUAD 2-INPUT NAND GATES 与非门 7401 QUAD 2-INPUT NAND GATES OC 与非门 7402 QUAD 2-INPUT NOR GATES 或非门 7403 QUAD 2-INPUT NAND GATES 与非门 7404 HEX INVERTING GATES 反向器 7406 HEX INVERTING GATES HV 高输出反向器 7408 QUAD 2-INPUT AND GATE 与门 7409 QUAD 2-INPUT AND GATES OC 与门 7410 TRIPLE 3-INPUT NAND GATES 与非门 7411 TRIPLE 3-INPUT AND GATES 与门 74121 ONE-SHOT WITH CLEAR 单稳态 74132 SCHMITT TRIGGER NAND GATES 触发器与非门 7414 SCHMITT TRIGGER INVERTERS 触发器反向器 74153 4-LINE TO 1 LINE SELECTOR 四选一 74155 2-LINE TO 4-LINE DECODER 译码器 74180 PARITY GENERATOR/CHECKER 奇偶发生检验 74191 4-BIT BINARY COUNTER UP/DOWN 计数器 7420 DUAL 4-INPUT NAND GATES 双四输入与非门 7426 QUAD 2-INPUT NAND GATES 与非门 7427 TRIPLE 3-INPUT NOR GATES 三输入或非门 7430 8-INPUT NAND GATES 八输入端与非门 7432 QUAD 2-INPUT OR GATES 二输入或门 7438 2-INPUT NAND GATE BUFFER 与非门缓冲器 7445 BCD-DECIMAL DECODER/DRIVER BCD译码驱动器 7474 D-TYPE FLIP-FLOP D型触发器 7475 QUAD LATCHES 双锁存器 7476 J-K FLIP-FLOP J-K触发器 7485 4-BIT MAGNITUDE COMPARATOR 四位比较器 7486 2-INPUT EXCLUSIVE OR GATES 双端异或门

74HC系列芯片介绍

74HC00 四2输入端与非门TI[DATA] 74HC01 四2输入端与非门(OC) 74HC02 四2输入端或非门TI[DATA] 74HC03 四2输入端与非门(OC) TI[DATA] 74HC04 六反相器TI[DATA] 74HC05 HEX INVERTERS 74HC08 四2输入端与门TI[DATA] 74HC09 QUADRUPLE 2-INPUT POSITIVE-AND 74HC10 三3输入端与非门TI[DATA] 74HC11 三3输入端与门TI[DATA] 74HC14 双4输入端与非门TI[DATA] 74HC20 双4输入端与非门TI[DATA] 74HC21 双4输入端与门TI[DATA] 74HC27 三3输入端或非门TI[DATA] 74HC30 8输入端与非门TI[DATA] 74HC32 四2输入端或门TI[DATA] 74HC42 4线-10线译码器(BCD输入) TI[DATA] 74HC73 DUAL J-K FLIP-FLOP TI[DATA] 74HC74 双上升沿D型触发器TI[DATA] 74HC75 4-BIT BISTABLE LATCH TI[DATA] 74HC85A 四位数值比较器TI[DATA] 74HC86 四2输入端异或门TI[DATA] 74HC93 双4输入端与非门TI[DATA] 74HC107 双主-从J-K触发器TI[DATA] 74HC109 双J-K触发器TI[DATA] 74HC112 双下降沿J-K触发器TI[DATA] 74HC123 可重触发双稳态触发器TI[DATA] 74HC125 四总线缓冲器TI[DATA] 74HC126 四总线缓冲器 74HC132 四2输入端与非门 74HC133 13-INPUT POSITIVE-NAND 74HC137 地址锁存3线-8线译码器 74HC138 3线-8线译码器 74HC139 双2线-4线译码器 74HC147 10线-4线优先编码器 74HC148 8-LINE TO 3-LINE PRIORITY ENCODERS 74HC151 8-INPUT MULTIPLEXER 74HC153 DUAL 4-INPUT MULTIPLEXER 74HC154 4线-16线译码器 74HC157 四2选1数据选择器 74HC158 四2选1数据选择器 74HC160 DECADE COUNTER 74HC161 4位二进制同步计数器 74HC162 DECADE COUNTER

74系列芯片一览

三态缓冲器!74系列芯片的型号区别与功能略表 2011年09月22日星期四下午 3:54非常实用的资料，贴出来备用。 74系列集成电路大致可分为6大类： .74××（法式型）； .74LS××（低功耗肖特基）； .74S××（肖特基）； .74ALS××（进步前辈低功耗肖特基）； .74AS××（进步前辈肖特基）； .74F××（高速）。 近年来还出现了高速CMOS电路的74系列，事实上芯片。该系列可分为3大类：.HC为COMS电平； .HCT为TTL电平,可与74LS系列互换行使； .HCU适用于无缓冲级的CMOS电路。 这9种74系列产品，只消后边的标号雷同，其逻辑功效和管脚摆列就雷同。依据不同的条件和不同类型的74系列产 品，例如电路的供电电压为3V就应拣选74HC系列的产品 系列电平典型传输耽误ns 最大驱动电流(-Ioh/Lol)mA AHC CMOS 8.5 -8/8 AHCT COMS/TTL 8.5 -8/8 HC COMS 25 -8/8 HCT COMS/TTL 25 -8/8 ACT COMS/TTL 10 -24/24 F TTL 6.5 -15/64 ALS TTL 10 -15/64 LS TTL 18 -15/24 注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功效上是一样的。 74LSxx的行使证据倘使找不到的话，可参阅74xx或74HCxx的行使证据。 有些原料里蕴涵了几种芯片，如74HC161原料里蕴涵了74HC160、74HC161、74HC162、74HC163四种芯片的原料。找不到某种芯 片的原料时，可试着观察一下临近型号的芯片原料。 74HC的速度比4000系列快，引脚与法式74系列兼容 4000系列的优点是有的型号可就业在+15V 。新产品最好不消LS。 功效略表 74HC01 2输入四与非门 (oc) 74HC02 2输入四或非门 74HC03 2输入四与非门 (oc) 74HC04 六倒相器 74HC05 六倒相器(oc) 74HC06 六高压输入反相缓冲器/驱动器(oc30v) 74HC07 六高压输入缓冲器/驱动器(oc30v) 74HC08 2输入四与门 74HC09 2输入四与门(oc) 74HC10 3输入三与非门

74LS系列芯片引脚图资料大全

74系列芯片引脚图资料大全 作者:佚名来源:本站原创点击数:57276 更新时间：2007年07月26日【字体：大中小】 为了方便大家我收集了下列74系列芯片的引脚图资料，如还有需要请上电子论坛https://www.sodocs.net/doc/1011561346.html,/b bs/ 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373

反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND

74HCLSHCTF系列芯片的区别

74系列芯片精解 - HC/LS/HCT/F系列芯片的区别- - 74HC/LS/HCT/F系列芯片的区别 1、LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。 HCT输入输出与LS兼容，但是功耗低；F是高速肖特基电路； 2、LS是TTL电平，HC是COMS电平。 3、LS输入开路为高电平，HC输入不允许开路， hc 一般都要求有上 下拉电阻来确定输入端无效时的电平。LS 却没有这个要求 4、LS输出下拉强上拉弱，HC上拉下拉相同。 5、工作电压不同，LS只能用5V，而HC一般为2V到6V； 6、电平不同。LS是TTL电平，其低电平和高电平分别为0.8和V2.4， 而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但反过来是不行的 7、驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA； 而CMOS的高低电平均为5mA； 8、CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入 脚不能直接接电源。 其实现在的很多器件都已优化了，并不完全局限于原来固有的缺点，所以 设计时还应看一下厂家的手册为好。 在购买器件的时候要看价格。如果对功耗要求比较高，尽量选用hc或者hct 的，注意驱动能力。 下表以245为例：

关于Tplh和Tphl的定义： ＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ 74、74HC、74LS系列芯片资料 系列电平典型传输延迟ns 最大驱动电流(-Ioh/Lol)mA AHC CMOS 8.5 -8/8 AHCT COMS/TTL 8.5 -8/8 HC COMS 25 -8/8

74系列芯片-名字对照表

74LS系列： 74LS00 TTL 2输入端四与非门 74LS01 TTL 集电极开路2输入端四与非门 74LS02 TTL 2输入端四或非门 74LS04 TTL 六反相器 74LS08 TTL 2输入端四与门 74LS10 TTL 3输入端3与非门 74LS112 TTL 带预置清除负触发双J-K触发器 74LS122 TTL 可再触发单稳态多谐振荡器 74LS138 TTL 3-8线译码器/复工器 74LS14 TTL 六反相施密特触发器 74LS151 TTL 8选1数据选择器 74LS153 TTL 双4选1数据选择器 74LS154 TTL 4线—16线译码器 74LS160 TTL 可预置BCD异步清除计数器 74LS161 TTL 可予制四位二进制异步清除计数器74LS166 TTL 八位并入/串出移位寄存器 74LS192 TTL 可预置BCD双时钟可逆计数器 74LS193 TTL 可预置四位二进制双时钟可逆计数器74LS194 TTL 四位双向通用移位寄存器 74LS20 TTL 4输入端双与非门 74LS21 TTL 4输入端双与门 74LS273 TTL 带公共时钟复位八D触发器 74LS30 TTL 8输入端与非门 74LS32 TTL 2输入端四或门 74LS42 TTL BCD—十进制代码译码器 74LS47 TTL BCD—7段高有效译码/驱动器 74LS48 TTL BCD—7段译码器/内部上拉输出驱动74LS51 TTL 2-3/2-2输入端双与或非门 74LS74 TTL 带置位复位正触发双D触发器 74LS76 TTL 带预置清除双J-K触发器 74LS85 TTL 四位数字比较器 74LS86 TTL 2输入端四异或门 74LS90 TTL 可二/五分频十进制计数器

74HC系列芯片的区别

74HC/LS/HCT/F系列芯片的区别： 1、 LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。HCT输入输出与LS兼容，但是功耗低；F是高速肖特基电路； 2、 LS是TTL电平，HC是COMS电平。 3、 LS输入开路为高电平，HC输入不允许开路， hc 一般都要求有上下拉电阻来确定输入端无效时的电平。LS 却没有这个要求 4、 LS输出下拉强上拉弱，HC上拉下拉相同。 5、工作电压不同，LS只能用5V，而HC一般为2V到6V；而HCT的工作电压一般为4.5V～5.5V。 6、电平不同。LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS 可以驱动TTL，但反过来是不行的 7、驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA； 8、 CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。 74系列集成电路大致可分为6大类： .74××（标准型）； .74LS××（低功耗肖特基）； .74S××（肖特基）； .74ALS××（先进低功耗肖特基）；

.74AS××（先进肖特基）； .74F××（高速）。 近年来还出现了高速CMOS电路的74系列，该系列可分为3大类： .HC为COMS工作电平； .HCT为TTL工作电平，可与74LS系列互换使用； .HCU适用于无缓冲级的CMOS电路。 这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。根据不同的条件和要求可选择不同类型的74系列产品，比如电路的供电电压为3V就应选择74HC系列的产品 系列电平典型传输延迟ns 最大驱动电流(-Ioh/Lol)mA AHC CMOS 8.5 -8/8 AHCT COMS/TTL 8.5 -8/8 HC COMS 25 -8/8 HCT COMS/TTL 25 -8/8 ACT COMS/TTL 10 -24/24 F TTL 6.5 -15/64 ALS TTL 10 -15/64 LS TTL 18 -15/24 注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功能上是一样的。 74LSxx的使用说明如果找不到的话，可参阅74xx或74HCxx的使用说明。

74系列芯片型号集

7 4 系 列 芯 片 一 览 表 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373 反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC 门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│

Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门 74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器 74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │ 1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器 正逻辑与门,与非门: Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与门 74LS08 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ __ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与非门 74LS00 │ 1 2 3 4 5 6 7│