MII、GMII、XAUI等交换接口
交换接口?MII接口
接?GMII接口?XAUI接口?SMII接口?XENPAK接口?SFP接口?GBIC接口?SERDES接口?SGMII接口?RGMII接口?S3MII接口?XFP接口
接口概述范围
1.参考标准
2.接口概述
2接口概述
3.信号数量
4.信号速率与带宽
5.信号电平
信号电平
6.PCB及原理设计要点
7.编码方式
8.测试指标
9.测试方法
MII（media independent interface）接口
MII（media independent interface）接口
1、参考标准
《》
IEEE Std 802.3 -2002
2、接口概述
MII接口由两个独立的数据通道、各个数据通道的控制／状态／时钟信号以及MII管理接口信号组成。
管理接口信号组成
图1.1MII接口的OSI网络模型
MII（media independent interface）接口
MII（media independent interface）接口
3、信号数量：
MII接口为点对点连接，加上MDC/MDIO管理信号，共有18根引脚，其引脚定义如下：
MII（media independent interface）接口
MII（media independent interface）接口
4、信号速率与带宽
100Mbps模式下MII接口时钟频率为25MHz；数据通路为４位并行通路，且MII 接口上传送的信号不需经过编码，故信号带宽最高为25* ４=100 Mbps。
10Mbps模式下MII接口时钟频率为2.5MHz；数据通路为４位并行通路，且MII 接口上传送的信号不需经过编码，故信号带宽最高为2.5* ４=10Mbps。
MII（media independent interface）接口
MII（media independent interface）接口
5、信号电平
使用TTL电平标准，设备工作电压兼容5.0V与3.3V。需注意，当MII接口的状使用TTL电平标准设备工作电压兼容50V与33V需注意当MII接口的状态发生改变时，MII接口的接收端的直流输入电压相对地信号的容限为0~5.5V ；发送端的高电平输入相对地信号的容限为-1.8V~7.3V。瞬时持续时间不能超过15ns。瞬时源阻抗不能小于（68×0.85＝）57.8欧姆。
超过15ns瞬时源阻抗不能小于（68×085＝）578欧姆
特性阻抗Zo应为68欧姆±15％。
驱动器端的电气特性：
直流特性：输出的高逻辑电平Voh应不小于2.4V，输出电流Ioh为－4.0mA。输出的低电平Vol应不大于0.4V，输出电流为4.0mA。
接收端的电气特性：
门限电压：高电平需大于等于2.00V，应此Vihmin=2.00V。低电平需小于等于0.8V，因此，Vilmax＝0.8V。介于Vilmax与Vihmin之间的信号为无效信号。
MII（media independent interface）接口
MII（media independent interface）接口
6、PCB及原理设计要点
规范指出允许在接信号除了//信号进行弱下拉操规范指出，允许在MII接口信号（除了COL/MDC/MDIO信号）上进行弱下拉操作．允许在COL信号上进行弱上拉操作；允许MDIO信号在靠近MAC端使用2 k?±5%电阻进行下拉操作，与TX_CLK信号同步的信号包括TX_EN：TXD<3:0>；TX_ER．这些信号均需由PHY端在TX_CLK信号的上升沿进行采样，需要做等长处理与RX CLK信号同步的信号包括RX DV RXD<30>RX ER这些信号均处理；与RX_CLK信号同步的信号包括RX_DV：RXD<3:0>；RX_ER．这些信号均需由MAC端在RX_CLK信号的上升沿进行采样．需要做等长处理。
MII（media independent interface）接口MII（media independent interface）接口7、编码方式
MII接口传输帧格式：
发送端时序图：
发送端时序图
MII（media independent interface）接口MII（media independent interface）接口发送端数据编解码对应表
接收端时序图：
MII（media independent interface）接口MII（media independent interface）接口接收端数据编解码对应表
管理接口传输帧格式
MII（media independent interface）接口
MII（media independent interface）接口
8、测试指标
发送端指标
高电平时间是指信号电平大于或等于Vih(min)的持续时间低电平时间是指高电平时间是指信号电平大于或等于Vih(min)的持续时间．低电平时间是指信号电平小于或等于Vil(max)的持续时间．
与TX_CLK信号同步的信号包括TX_EN；TXD<3:0>；TX_ER．这些信号均需由PHY 端在TX CLK信号的上升沿进行采样
端在TX_CLK信号的上升沿进行采样
MII（media independent interface）接口
MII（media independent interface）接口
接收指标
与RX_CLK信号同步的信号包括RX_DV；RXD<3:0>；RX_ER．这些信号均需由MAC 端在RX_CLK信号的上升沿进行采样．
端在RX CLK信号的上升沿进行采样
MII（media independent interface）接口
MII（media independent interface）接口
MDIO相对MDC信号的时序关系
MDIO (Management Data Input/Output)为双向信号，可以被PHY端或者是MAC MDIO(Management Data Input/Output)为双向信号可以被PHY端或者是MAC 端所驱动．当MDIO信号被MAC端驱动时，规范定义了PHY端的建立保持时间，如下图所示，测试点为靠近PHY端：
MII（media independent interface）接口
MII（media independent interface）接口当MDIO信号由PHY端驱动时，MAC在MDC信号的上升沿进行采样．PHY端MDIO信号的输出延迟指标如下图所示（测量点为靠近MAC端）
号的输出延指标如下图所示测量点为靠端
MII（media independent interface）接口
MII（media independent interface）接口
9、测试方法
直流指标可直接调用示波器中的pkpk、Top、Base测试项直接进行测试。交流指标可以调用Setup time，Hold time测试项测试。
测试指标如下表格进行测试验收
GMII(Gigabit Media Independent Interface)接口
GMII(Gigabit Media Independent Interface)接口
1、参考标准：
《IEEE Std 802.3 -2002》
2、接口概述
GMII接口是一个工作在125Mhz时钟下的8/10比特宽的数据总线接口。GMII由两个独立的数据通道、接收和发送各个数据通道的控制信号、网络状态信号、各个数据通道的时钟信号以及管理接口信号组成。在GMII中有一个在
1000Mb/s速度工作时使用的独立时钟信号，协调子层接口使各种更高速度的PHY可以连接到千兆位MAC引擎上。
GMII(Gigabit Media Independent Interface)接口
GMII(Gigabit Media Independent Interface)接口
3、接口信号介绍
GMII接口为点对点连接，信号线有GTXCLK、RXCLK、TXD[0：7]、RXD[0：7]、TXER、TXEN、COL、RXER、RXDV、CRS，一共24根信号线。
其中COL和CRS信号与时钟无关，其余信号是时钟同步信号。
GMII规范规定，GMII接口同MII接口共享信号线，信号对应方式如下图。
GMII规范规定GMII接口同MII接口共享信号线信号对应方式如下图
GMII，MII输入输出引脚定义对照
GMII(Gigabit Media Independent Interface)接口GMII(Gigabit Media Independent Interface)接口4、信号电平
DC指标：IEEE802.3ae-2002规范指标
GMII接口DC指标
GMII(Gigabit Media Independent Interface)接口
GMII(Gigabit Media Independent Interface)接口
AC指标：IEEE802.3ae-2002规范指出，所有的GMII接口信号都是点对点连接。对于GMII接口接收端信号电压，IEEE802.3ae-2002规范给出了一个模板
于接接收端信号电压规范给出了个模板
GMII接口接收端信号电压模板
GMII(Gigabit Media Independent Interface)接口
GMII(Gigabit Media Independent Interface)接口
5、PCB及原理设计要点
?PCB设计要点：IEEE802.3ae-2002规范没有给出PCB设计要求。在实际设计中，一般要求进行阻抗控制，单端阻抗控制在50欧。且要求TXD、GTXCLK、TXEN、TXER信号之间作等长处理，RXD、RXCLK、RXDV、RXER信号之间做等长TXEN TXER信号之间作等长处理RXD RXCLK RXDV RXER信号之间做等长处理。
?原理设计要点：所有信号一对一连接，尽可能不分叉。一般要求要在信号的发送端根据走线长短和芯片特性加上相应的阻抗匹配电路。