计算机组成原理与汇编语言程序设计课后习题及解答

计算机组成原理与汇编语言程序设计课后习题及解答

徐洁，俸远祯电子工业出版社第1章习题一

1.什么是程序存储工作方式？

答：计算机的工作方式——存储程序工作方式。即事先编写程序，再由计算机把这些信息存储起来，然后连续地、快速地执行程序，从而完成各种运算过程。

2.采用数字化方法表示信息有哪些优点？

用数字化方法表示信息的优点：

（1）抗干扰能力强, 可靠性高。

（2）依靠多位数字的组合，在表示数值时可获得很宽的表示范围以及很高的精度。

（3）数字化的信息可以存储、信息传送也比较容易实现。

（4）可表示的信息类型与范围及其广泛，几乎没有限制。

（5）能用逻辑代数等数字逻辑技术进行信息处理，这就形成了计算机硬件设计的基础。

3.如果有7×9点阵显示出字符A的图像，请用9个七位二进制代码表示A的点阵信息。

4.数字计算机的主要特点是什么？

1. （1）能在程序控制下自动连续地工作；

（2|）运算速度快；

（3）运算精度高；

（4）具有很强的信息存储能力；

（5）通用性强，应用领域及其广泛。

5.衡量计算机性能的基本指标有哪些？

答：衡量计算机性能的基本指标：

（1）基本字长——参加一次运算的数的位数；

（2）数据通路宽度——数据总线一次能并行传送的位数；

（3）运算速度——可用①CPU的时钟频率与主频，②每秒平均执行指令数，③典型四则运算的时间来表示。

（4）主存储器容量——可用字节数或单元数（字数）×位数来表示。

（6）配备的外围设备及其性能。

（7）系统软件配置。

7.系统软件一般包括哪些部分？列举你所熟悉的三种系统软件。

系统软件一般包括操作系统，编译程序、解释程序、各种软件平台等。例如WINDOWS98操作系统，C 语言编译程序等，数据库管理系统。

8.对源程序的处理有哪两种基本方式？

对源程序的处理通常有两种处理方式：解释方式和编译方式。

第2章习题二

1.将二进制数(101010.01)2 转换为十进制数及BCD码。

解：(101010.01)2 = (42.25)10 = (01000010.00100101)BCD

2.将八进制数(37.2)8转换为十进制数及BCD码.

解:(37.2)8 = (31.25)10 =(00110001.00100101)BCD

3.将十六进制数(AC.E)转换为十进制数及BCD码.

解: (AC.E)16 =(172.875)10 = 0.1)BCD

4.将十进制数(7

5.34)10转换为8位二进制数及八进制数、十六进制数。

解: (75.34)10 = (01001011.01010111)2 =(213.256)8 =(4B.57)16

5.将十进制数13/128转换为二进制数.

解: (13/128)10 =(1101/10000000)2 =(0.0001101)2

6.分别写出下列各二进制数的原码、补码，字长（含一位数符）为8位。

(1)0 (2)- 0 (3)0.1010 (4)- 0.1010 (5)1010 (6)-1010

解: 原码补码

0 00000000 00000000

-0 10000000 00000000

0.1010 0.1010000 0.1010000

- 0.1010 1.1010000 1.0110000

1010 00001010 00001010

-1010 10001010 11110110

7.若X补=0.1010,则X原、真值等于什么?

解：X补=0.1010，则X原=0.1010，真值X = 0.1010

8.若X补=1.1010,则X原、真值等于什么?

解：X补=1.1010，则X原=1.0110，真值X = - 0.0110

9.某定点小数字长16位，含1位符号，原码表示，分别写出下列典型值的二进制代码与十进制真值。

(1)非0最小正数(2)最大正数

(3)绝对值最小负数(4)绝对值最大负数

解: 二进制代码十进制真值

(1)非0最小正数0.0001 2-15

(2)最大正数0.111111********* 1-2-15

(3)绝对值最小负数 1.0001 -2-15

(4)绝对值最大负数 1.111111********* -(1-2-15)

10.某定点小数字长16位，含1位符号，补码表示，分别写出下列典型值的二进制代码与十进制真值。

(1)非0最小正数(2)最大正数

(3)绝对值最小负数(4)绝对值最大负数

解: 二进制代码十进制真值

(2)最大正数0.111111********* 1-2-15

(3)绝对值最小负数 1.111111********* -2-15

(4)绝对值最大负数 1.0000 -1

11.某浮点数字长16位,其中阶码6位,含1位符号位,补码表示,以2为底;尾数10位(含1位数符),补码表示,规格化。分别写出下列各典型值的二进制代码与十进制真值。

(1)非0最小正数(2)最大正数

(3)绝对值最小负数(4)绝对值最大负数

解: 二进制代码十进制真值

(1)非0最小正数100000, 0.100000000

(2)最大正数

011111, 0.111111111

(3)绝对值最小负数

100000, 1.100000000

(4)绝对值最大负数

011111, 1.000000000

14.减少指令中一个地址码位数的方法是什么?

答:减少指令中一个地址码位数的方法是采用寄存器寻址方式。

15.某主存单元的地址码与存储单元内容对应关系如下：

地址码存储内容

1000H A307H

1001H 0B3FH

1002H 1200H

1003H F03CH

1004H D024H

(1)若采用寄存器间接寻址读取操作数，指定寄存器R0的内容为1002H，则操作数是多少？

(2)若采用自增型寄存器间接寻址方式(R0)+，R0的内容为1000H，则操作数是多少？指令执行后R0的内容是什么?

(3)若采用自减型寄存器间接寻址方式-(R1)+读取操作数，R1的内容为1003H，则操作数是多少？指令执行后R1的内容是什么?

(4)若采用变址寻址方式X(R2),指令中给出形式地址d = 3H , 变址寄存器R2的内容为1000H，则操作数是多少？

解:(1)操作数为1200H。

(2)操作数为A307H,指令执行后R0的内容1001H。

(3)操作数为F03CHH,指令执行后R0的内容1002H。

(4)操作数为F03CHH。

16.对I/O设备的编址方法有哪几种？请稍作解释。

答：对I/O设备的编址方法有两种：外围设备单独编址和外围设备与主存统一编址。

外围设备单独编址：为I/O接口中的有关寄存器分配I/O端口地址，一般由地址总线若干低位提供I/O 端口地址，从而选择某个寄存器进行读/写。

外围设备与主存统一编址。将I/O接口中的有关寄存器与主存单元统一编址,一般由地址码中高端（地址值大）的一段区域分配给I/O端口。

答：I/O指令的设置方法有三种：

（1）设置专用的I/O指令：指令中的操作码明确规定某种输入/输出操作，CPU寄存器号，I/O端口地址。应用于外围设备单独编址方式。

（2）用通用的数据传送指令实现I/O操作：应用于外围设备与主存单元统一编址方式。

（3）通过I/O处理器或处理机控制I/O操作：应用于采用协处理器或多处理机的系统。

第3章习题三

1.试说明串行进位和并行进位的不同之处。

答：采用串行进位的加法器，是将n个加法器串接起来。其中的进位是逐级形成的，每一级的进位直接依赖前一级的近位。由于串行进位的延时时间较长，所以速度很慢。

采用并行进位的加法器中，各加法器的进位信号仅由进位产生函数Gi与进位传递函数Pi及最低位进位C0决定，而Gi和Pi之与本位的Ai和Bi有关，即Gi与Pi的形成是同时的，因此各级的进位输出Ci也是同时形成的。并行进位有效地减少进位延时时间。

3.用变形补码计算[X]补+[Y]补，并指出是否溢出，说明是正溢还是负溢。

(1)[X]补=00 110011 [Y]补= 00 101101

0 0 1 1 0 0 1 1

+) 0 0 1 0 1 1 0 1

0 1 1 0 0 0 0 0

[X]补+[Y]补=01 100000 , 符号位为01,为正溢。

(2)[X]补=00 010110 [Y]补= 00 100101

0 0 1 1 0 1 1 0

+) 0 0 1 0 0 1 0 1

0 1 0 1 1 0 1 1

[X]补+[Y]补=01 011011 , 符号位为01,为正溢。

(3)[X]补=11 110011 [Y]补= 11 101101

1 1 1 1 0 0 1 1

+) 1 1 1 0 1 1 0 1

1 1 1 0 0 0 0 0

[X]补+[Y]补=11 100000 , 符号位为11,结果正确。

(4)[X]补=11 001101 [Y]补= 11 010011

1 1 0 0 1 1 0 1

+) 1 1 0 1 0 0 1 1

1 0 1 0 0 0 0 0

[X]补+[Y]补=10 100000 , 符号位为10,为负溢。

3.用变形补码计算[X]补-[Y]补，并指出是否溢出，说明是正溢还是负溢。

(1)[X]补=00 110011 [Y]补= 00 101101

解：[-Y]补=11 010011

0 0 1 1 0 0 1 1

+) 1 1 0 1 0 0 1 1

[X]补-[Y]补=00 000110 , 符号位为00,结果正确。

(2)[X]补=00 110011 [Y]补= 11 010011

解：[-Y]补=00 101101

0 0 1 1 0 0 1 1

+) 0 0 1 0 1 1 0 1

0 1 0 0 0 0 0 0

[X]补-[Y]补=01 000000 , 符号位为01,为正溢。

(3)[X]补=00 100011 [Y]补= 00 110100

解：[-Y]补=11 001100

0 0 1 1 0 0 1 1

+) 1 1 0 0 1 1 0 0

1 1 1 1 1 1 1 1

[X]补-[Y]补=11 111111 , 符号位为11,结果正确。

(4)[X]补=00 101010 [Y]补= 11 110111

解：[-Y]补=00 001001

0 0 1 0 1 0 1 0

+) 0 0 0 0 1 0 0 1

0 0 1 1 0 0 1 1

[X]补-[Y]补=00 110011 , 符号位为00,结果正确。

6.用无符号数一位乘法计算X×Y，写出规范的运算过程。（1）X=1001 Y=1101

（2）X=1101 Y=1111

(3)X=1010 Y=1001

7.用无符号数不恢复余数法求X÷Y，写出运算过程，分别给出求得的商和余数。

(1)X=00101001 Y=1011

(2)X=00110110 Y=1111

(3)X=01011010 Y=1001

8.简要解释下列名词术语：

微命令，同步控制方式，指令周期，机器周期，时钟周期，时钟脉冲，指令流程，微指令，微程序，微周期，直接控制编码，分段直接译码法，分段间接译码法，增量方式，断定方式，垂直型微指令，水平型微指令。

答：微命令——构成控制信号序列的最小单位。例如打开或关闭某个控制门的电位信号，某个寄存器的打入脉冲等。

同步控制方式——同步控制方式是这样一种时序控制方式：各种操作都由统一的时序信号同步定时，它的主要特征是有固定的时钟周期划分。这意味着什么时间执行什么操作是事先安排好的。一个基本操作占用一个时钟周期（节拍），某个操作发生的时刻由相应的脉冲边沿定时。

指令周期——指令周期是从取指令、分析指令到执行完该指令所需的时间。不同的指令，其指令周期长短可以不同。

机器周期——在组合逻辑机控制器中，通常将指令周期划分为几个不同的阶段，每个阶段所需的时间，称为机器周期。例如，取指令周期、存储器读周期、存储器写周期等。

时钟周期——一个机器周期的操作一般需分为几步完成。因此，将一个机器周期划分为若干相等的时间段，每个时间段内完成一步基本操作，这个时间段用一个电平信号宽度对应，称为节拍或时钟周期。

指令流程——指令流程体现了计算机工作原理中一个核心内容：CPU究竟怎样执行指令流程？一般是给出一条特定的指令，以模型机CPU内部组成为背景，用寄存器传送级语句描述其读取与执行流程。

微指令——若干微命令的组合，以编码形式存放在控制存储器的一个单元中，控制实现一步操作。一条微指令的功能就是给出完成指令某步操作所需的微操作控制信号和后继微指令地址。

一小段微程序，解释实现一条机器指令；控制存储器中的微程序能解释实现全部指令系统。

微周期——通常指从控制存储器读取一条微命令并执行相应的微操作所需的时间。

直接控制编码——是指微指令的微命令字段中的每一位都代表一个微命令。设计微指令时，选用或不选用某个微命令，只要将表示该微命令的对应位设置成1或0就可以了。

分段直接译码法——将微指令的微命令字段分成若干小段，把相斥性微命令组合在同一段中，而把相容性微命令组合在不同的段中，每个字段独立编码，每种编码代表一个微命令，且各字段编码单独定义，与其它字段无关，这被称为分段直接译码法。

分段间接译码法——是在直接译码法的基础上，进一步缩短字长的一种编码方法。在这种编码法中，一个字段的含义不仅取决于本字段编码，还兼由其它字段来解释，以便使用较少的信息位表示更多的微命令。

增量方式——与工作程序用程序计数器产生指令地址相似。在微程序控制器中，可设置一个微程序计数器μPC，在顺序执行指令时，后继微指令地址由现行微地址（即μPC的内容）加上一个增量（通常为1）来形成，遇到转移时，由微指令给出转移微地址，使微程序按新的顺序执行。

断定方式——指后继地址可由程序设计者指定，或者根据微指令所规定的测试结果直接决定后继微地址的全部或部分值。

垂直型微指令——垂直型微指令的特征是微指令较短，微指令的并行操作那里有限，一般一条微指令只能控制数据通路的一二种信息传送操作。

水平型微指令——它有如下特征：微指令较长，微指令中的微操作具有高度的并行性，微指令编码简单。优点是执行效率高，灵活性好，微程序条数较少。

9.试说明模型机中下列寄存器是作用：

通用寄存器，暂存器，IR，PC，MAR，MDR

答：通用寄存器——是一组可编程访问，具有多种功能的寄存器。本身在逻辑上只具有接收信息、存储信息和发送信息的作用，但通过编程与运算部件的配合可以实现多种功能，如可为ALU提供操作数并存放运算结果，也可用作变址寄存器、地址指针和计数器等。

暂存器——用来暂存从主存储器读出的数据以及从ALU输出端输出的运算结果。

IR——用来存放当前正在执行的一条指令。

PC——提供指令的地址，即指示程序的进程。当现行指令执行完毕后，由PC提供后继指令的地址，并送往地址寄存器MAR。

MAR——用于存放CPU访问主存或I/O接口的地址。

MDR——用于存放CPU于主存或I/O接口之间传送的数据。

10.模型机的脉冲型微命令有哪些？

答：模型机中的脉冲型微命令有：CPR0，CPR1，CPR2，CPR3，CPIR，CPPC，CPSP，CPMDR，CPMAR，CPD，CPC，CPZ 。

11.何谓组合逻辑控制器？何谓微程序控制器？试比较它们的优缺点。

CPU通过组合逻辑电路产生微命令，相应的控制器称为组合逻辑控制器。优点：速度快。缺点：设计较凌乱，不易修改扩充，应用于快速CPU中。

CPU采用微程序控制方式来产生微命令，相应的控制器称为微程序控制器。优点：设计比较规整，易于修改扩充。缺点：速度较组合逻辑控制器慢。

12.拟出下述指令的读取与执行流程：

(1)MOV R0，R2

解：FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 R2→C

ET0 C→R0

(2)MOV R1,(PC)+

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ST1 M→MDR→C

ST2 PC+1→Z

ST3 Z→PC

ET0 C→R0

(3)MOV -(SP),-(R1)

解:FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 R1-1→Z

ST1 Z→MAR , R1

ST2 M→MDR→C

DT0 SP-1→Z

DT2 Z→MAR ,SP

ET0 C→MDR

ET1 MDR→M

(4)MOV (R0)+ , X(R3)

解:FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ST1 M→MDR→D , PC+1→PC

ST2 D+R3→Z

ST3 Z→M AR

ST4 M→MDR→C

DT0 R0→MAR

DT1 R0+1→Z

DT2 Z→R0

ET0 C→MDR

ET1 MDR→M

(5)MOV (R0) , (PC)+

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ST1 M→MDR→C

ST2 PC+1→Z

ST3 Z→PC

DT0 R0→MAR

ET0 C→MDR

ET1 MDR→M

(6)MOV DI ,(SP)+

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 SP→MAR

ST1 M→MDR→C

ST2 SP+1→Z

DT0 PC→MAR

DT1 M→MDR→MAR，PC+1→PC ET0 C→MDR

ET1 MDR→M

13.拟出下述程序的读取与执行过程：

（1）ADD R0，X（R1）

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ST1 M→MDR→D , PC+1→PC

ST2 D+R1→Z

ST3 Z→MAR

ST4 M→MDR→C

DTO R0→D

ET0 C ADD D→Z

ET1 Z→R0

(2)SUB (R1)+,(PC)+

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ST1 M→MDR→C

ST2 PC+1→Z

ST3 Z→PC

DT0 R0→MAR

DT1 M→MDR→D

DT2 R0+1→Z

DT3 Z→R0

ET0 C SUB D→Z

ET1 Z→MDR

ET2 MDR→M

(3)AND (R3)+ , R0

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 R0→C

DT0 R3→MAR

DT1 M→MDR→D

DT2 R3+1→Z

DT3 Z→R3

ET0 C AND D→Z

ET1 Z→MDR

ET2 MDR→M

(4)OR R0 , DI

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ET0 C OR D→Z

ET1 Z→R0

(5)EOR -(R2) , R1

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→P C

ST0 R1→C

DT0 R2-1→Z

DT1 Z→MAR , R2

DT2 M→MDR→D

ET0 C EOR D→Z

ET1 Z→MDR

ET2 MDR→M

(6)INC -(R2)

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

DT0 R2-1→Z

DT1 Z→MAR , R2

DT2 M→MDR→D

ET0 INC D→Z

ET1 Z→MDR

ET2 MDR→M

(7)DEC (R1)

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

DT0 R1→MAR

DT1 M→MDR→D

ET0 DEC D→Z

ET1 Z→MDR

ET2 MDR→M

(8)COM (R0)+

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

DT0 R0→MAR

DT1 M→MDR→D

DT2 R0+1→Z

DT3 Z→R0

ET0 COM D→Z

ET1 Z→MDR

ET2 MDR→M

(9)NEG DI

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

DT0 PC→MAR

ET1 Z→MDR

ET2 MDR→M

(10)SAL R1

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

DT1 R1→D

ET0 SAL D→Z

ET1 Z→R1

(11)SAR R2

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC DT1 R2→D

ET0 SAR D→Z

ET1 Z→R2

14.拟出下述程序的读取与执行过程：(1)JMP R1

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ET0 R1→PC

(2)JMP (R0)

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ET0 R0→MAR

ET1 M→MDR→PC

(3)JMP X(PC)

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 PC→MAR

ST1 M→MDR→D

ST2 D+PC→Z

ST3 Z→PC

(4)RST (SP)+

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ET0 SP→PC

ET1 M→MDR→PC

ET2 SP+1→Z

ET3 Z→PC

(5)JSR R0

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 R0→C

ET0 SP-1→Z

ET2 PC→MDR

ET3 MDR→M

ET4 C→PC

(6)JSR (R3)

解: FT0 PC→M AR

FT1 M→MDR→IR，PC+1→PC

STO R3→MAR

ST1 M→MDR→C

ET0 SP-1→Z

ET1 Z→MAR , SP

ET2 PC→MDR

ET3 MDR→M

ET4 C→PC

(7)JSR (R2)+

解: FT0 PC→MAR

FT1 M→MDR→IR，PC+1→PC

ST0 R2→MAR

ST1 M→MDR→C

ST2 R2+1→Z

ST3 Z→R2

ET0 SP-1→Z

ET1 Z→MAR , SP

ET2 PC→MDR

ET3 MDR→M

ET4 C→PC

第4章习题四

3. 在8086/8088CPU中，分别进行下列8位二进制数的运算后，标志寄存器中OF、ZF、SF、CF的值各是多少？

（1）10101011+01010101

结果，OF=0 , ZF=1 , SF=0 , CF=1

（2）11011010+11101101

（3）01010101 – 001111110

（4）10110011– 01100010

4. 在002B0H和002B3H字单元中，分别存放了2个16位字2C53H和1F0EH，试用图表示它们在存储器中的存储情况。

答案：

5. 试说明段基址和段基值的不同之处。

答：一个段起始单元的地址称为段基址（20位），其低4位必须位0（可被16整除）。

段基址的高16位称为段基值，它保存在段寄存器CS、DS、SS、ES中。

6. 试说明8086/8088主存储器的逻辑地址由哪两部分组成。

答：逻辑地址：段基值：偏移量

7. 设某一存储单元的物理地址是34567H，试完成下列不同的逻辑地址表示。

(1) 3456H：0007H

(2）3400H：0567H

8. 假设某个程序装入主存后，（SS）= 0500H，（SP）= 64H，试计算该程序的堆栈栈底的物理地址。解：SP的内容为栈顶单元相对堆栈段段基址的字节距离（偏移量）。当SP初始化时，其值为栈顶的长度（这时SP指向栈底+2单元）。所以堆栈栈底的物理地址为：

习题9. 假设堆栈寄存器（SS）= 1E2CH，程序中设定堆栈的长度为100个字节。试计算该程序的堆栈栈底字单元的物理地址，堆栈指针SP的初始值（即堆栈中没有数据时）和SP初始值指向的物理地址。

解：

100=64H

堆栈栈底字单元的物理地址：1E2CH×10H+64H-2=1E322H

堆栈指针SP的初始值：64H

SP初始值指向的物理地址：1E2CH×10H+64H=1E324H

习题10. 设(SP)=40H,(BX)=1234H ,(DS)=5678H. 如现有两条压栈指令:

PUSH BX

PUSH DS

试问两条指令执行后,图4 – 46中各单元的的数据是多少?(SP)等于多少?

答: (SP)=3CH

习题11. 设(SP)=60H,则执行下述3条指令后,(水平）的值为多少?

PUSH AX ; (SP)=5EH

PUSH BX ; (SP)=5CH

POP CX ; (SP)=5EH

解: (SP)=5EH

习题12. 试分别说明下列各指令中源操作数和目的操作数使用的寻址方式,试说明如何确定有效地址EA.

(1) ADD AX , 0A51H

(2) MOV BL , DA TA1

(3) MOV DS , AX

(4) AND AL , V AR1+2

(5) TEST [SI] , CL

(6) OR ARRY[BX] , - 1

(7) SUB DS:[01FEH] , DX

(9) AND CX , - 19[BX][SI]

(10) PUSH ES

(11) CLC ; CF←0

13. 试分别指出下列各指令语句的语法是否有错误，若有错，指明是什么错误。

(1) MOV AL , 0F5H ;√

(2) （2）ADD [BX][BP] , BX ; √

(3) （3）CMP AL , 100H ; √

(4) （4）TEST [BP] , DL ; √

(5) （5）ADC 15H , CL ; ×ADC是双操作数指令; 目的地址不能为立即数

(6) （6）SUB [DI] , DA_WORD ; ×源操作数和目的操作数不能同时为存储器操作数

(7) （7）OR CH , CL ; √

(8) （8）MOV AL , 1000H ; ×源操作数和目的操作数类型属性不一致

(9) （9）SAR 10H[DI] , 2 ; √移位次数大于1时, 应由CL指定移位次数

(10) NOT AL , BL ; ×NOT 是单操作数指令

(11) （11）DEC CX , 1 ; ×DEC是单操作数指令

(12) （12）LEA ES , TAB[BX] ; ×LEA指令的目的地址必须是通用寄存器

14. 执行下面2条指令后,标志寄存器中CF,AF,ZF,SF和OF分别是多少?

ADD AL , 0BAH ; 0BAH=10111010B

15. 假设(DS) = 091DH , (SS) = 1E4AH , (AX) = 1234H , (BX) = 0024H , (CX) = 5678H , (BP) = 0024H , (SI) = 0012H , (DI) = 0032H , (09226H) = 00F6H , (09228H) = 1E40H , (1E4F6H) = 091DH . 试给出下列各指令或程序段执行的分别执行的结果.

(1) （1）MOV CL , 20H[BX][SI]

解: 源操作数的物理地址: (DS)×10H + 20H+(BX)+(SI)

将09226H字节单元的内容送CL,结果(CL) = 00F6H

(2) MOV [BP][DI] , CX

解: 目的操作数的物理地址: (SS)×10H + (BP)+(DI)

将CX寄存器的内容传送到1E4F6H字单元, 结果(1E4F6H) = (CX) = 5678H

（3）(3)LEA BX , 20H[BX][SI]

MOV AX , 2[BX]

解: 执行完第一句指令后,BX的内容为:

第二句指令中,源操作数的物理地址为EA = (DS)×10H+2+(BX)

将09228H字单元的内容送AX寄存器, 结果(AX) = 1E40H

（4）LDS SI , [BX][DI]

MOV [SI] , BX

解: 第一句指令中源操作数的逻辑地址为DS:(BX)+(DI)

其偏移量为(BX)+(DI) = 0024H+0032H = 0056H,

执行完第一句指令后, (SI) = 0056H

第二句指令中,源操作数的物理地址为

(DS)×10H+(SI) = 091D0H+0056H = 09226H

将BX寄存器的内容送09226单元, 结果(09226H) = (BX) = 0024H

计算机组成原理期末试题及答案

第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器

按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息

汇编语言程序设计练习题

汇编语言程序设计练习题 一、字符与串处理类 1.逆序输出字符串“BASED ADDRESSING”。 2.试编写一段程序，要求对键盘输入的小写字母用大写字母显示出来。 3.编写程序，从键盘接收一个小写字母，然后找出它的前导字符和后续字符，再按顺序显示这三个字符。 4.从键盘上输入一系列以$为结束符的字符串，然后对其中的非数字字符计数，并显示计数结果。 5.从键盘上输入一串字符（用回车键结束，使用0A号功能调用。）放在STRING中，试编制一个程序测试字符串中是否存在数字。如有，则把CL的第5位置1，否则将该位置置0。 6.从键盘上输入一串字符（用回车键结束，使用0A号功能调用。），将其中的小写英文字母变换为大写英文字母，其他字符保持不变。然后将变换后的字符串显示出来。 7.试编制一个程序：从键盘输入一行字符，要求第一个键入的字符必须是空格符，如不是，则退出程序；如是，则开始接收键入的字符并顺序存放在首地址为buffer的缓冲区中（空格符不存入），直到接收到第二个空格符时退出程序。 8.试编写一段程序，要求比较两个字符串string1和string2所含字符是否相等，如相等则显示“MATCH”, 若不相同则显示“NO MATCH”。 9.试编写一段程序，要求输入两个字符串，如两个字符串相等则显示“MATCH”, 否则显示“NO MATCH”。 10.试编写一段程序，要求在长度为100H字节的数组中，找出大于61H的无符号数的个数并存入字节单元UP中，找出小于2FH的无符号数的个数并存入字节单元DOWN中。 11.在内存区域0B800:0000-0B800:0FFFF（都是16进制数）内查找首地址为SOURCE的串（SOURCE的首字节为串长度），如果找到，则把AL的第0位置0，否则将该位置置1。 12.已知数组A包含15个互不相等的整数，数组B包含20个互不相等的整数。试编制一个程序，把既在A中又在B中出现的整数存放于数组C中。 13.在附加段中，有一个首地址为LIST和未经排序的字数组。在数组的第一个字中，存放着该数组的长度，数组的首地址已存放在DI寄存器中，AX寄存器中存放着一个数。要求编制一个程序：在数组中查找该数，如果找到此数，则把它从数组中删除。 二、数字输入输出类 1. 试编制一个程序，把BX寄存器内的二进制数以十六进制数的形式在屏幕上显示出来。 2. 试编制一个程序，把BX寄存器内的二进制数以八进制数的形式在屏幕上显示出来。 3. 试编制一个程序，把BX寄存器内的二进制数以十进制数的形式在屏幕上显示出来。 4.从键盘上输入2个一位数，求出它们的和（假设和不超过1位）。 5.试编写一段程序，从键盘接收一个四位的十六进制数，并在终端上显示与它等值的二进制数。 6.试编写一段程序，从键盘接收一个0-65535间的十进制无符号数，并在终端上显示与它等值的二进制数。 7.试编写一段程序，从键盘接收一个-32768-32767间的十进制有符号数，并在终端上显示与它等值的二进制数。 8.编写一个程序，从键盘输入一个0～65535之间的10进制无符号数，然后以16进制

实验四-循环结构汇编语言程序的设计实验报告

循环结构汇编语言程序设计实验报告

实验四循环结构汇编语言程序设计 一、实验目的 1、学习循环结构的汇编语言程序的设计和调试。 2、学习通过直接对8086计算机的寄存器和存的直接访问，编写更高效简洁的汇编程序。 3、加深掌握计算机整体的工作过程。 3、加深对排序算法的理解。 二、实验任务 编写程序求出数组A中（20个元素）的最大值和最小值（数组没有排序）。 要求至少采用二种不同的排序算法来实现。( 快速排序，归并排序、堆排序、Shell排序、插入排序、冒泡排序、交换排序、选择排序、基数排序……) 三、实验容 为了更好地实现老师所布置的实验任务，我们根据情况选取以下两种方式实

验。 1、利用冒泡排序的方式求解数组A中元素的最大值最小值。设计流程图如 下所示： 2、利用选择排序的方式求得数组A中元素的序列。设计流程图如下所示：

四、实验环境 PC机： winXP/win7(32位)/win7(64位)+winxp 虚拟机 汇编工具：Masm.exe+Link.exe。 五、实验步骤 1）建立和生成的文件 （1）编写的源程序，源程序名为abc、扩展名为.asm （2）源程序经汇编程序Masm.exe汇编（翻译）后生成二进制目标程序，文件名为abc.obj （3）目标程序需要经Link.exe连接生成可执行程序，文件名为abc.exe 2）汇编环境 最基本的汇编环境只需要两个文件：Masm.exe和Link.exe。将这两个文件拷入到已经建好的文件夹（例如 huibian）中，并将文件夹huibian放在硬盘根

目录C :\＞下 3）上机步骤 进入DOS窗口中执行。 4）调试程序 进入DEBUG后，调试程序 5）调试成功后重新汇编、连接并生成可执行代码 6）执行程序，并对运行结果截图。 利用冒泡排序求得数组A中元素的最大值最小值的实验结果如下图所示：（说明：输入数据为：13,0,59,900,587,1,657,234,34,48） 利用选择排序对数组A中元素排序得到的序列得实验结果如下图所示：（说明：输入数据为13,0,59,900,587,1,657,234,34,48）

计算机组成原理试题及答案

A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。

(完整版)计算机组成原理期末考试试题及答案

计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

汇编语言程序设计练习题及答案

一、单项选择题（在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。） 1．为在一连续的存储单元中，依次存放数据41H，42H，43H，44H，45H，46H，可选用的数据定义语句是（D） A．DB 41，42，43，44，45，46 B．DW 4142H，4344H，4546H C．DW ‘AB’，‘CD’，‘EF’D．DW ‘BA’，‘DC’，‘FE’ 2．DA2 DB‘AB’，‘CD’ ┇ MOV AX，WORD PTR DA2+1 上述语句执行后AX中的值是（D） A．‘AD’B．‘BC’ C．‘DA’D．‘CB’ 3．下列数据定义语句中可实现留空20H个字节存储单元的是（D） A．DB 20 DUP(?) B．DW 20H DUP(?) C．DB 10H DUP(4 DUP(?)) D．DD 08H DUP(?) 4．如某存储器分段时，表示偏移地址是17位二进制代码，那么一个段最多的存储单元数是（D） A．32K字节B．32K字 C．64K字节D．64K字 5．下列寄存器中用来指示堆栈中任意数据区的偏移地址的是（B）A．BX B．BP C．SI D．DI 6．下列指令中有语法错误的是（C） A．PUSH AX B．PUSH [20H+SI+BX] C．POP CS D．PUSH CS 7．执行PUSH BP指令时，目的操作数的物理地址表达式是（D） A．16*SS+BP B．16*DS+BP C．16*CS+IP D．16*SS+SP 8．把BL中的数据输出到端口8CH中正确指令是（C） A．OUT 8CH，BL B．IN 8CH，BL C．MOV AL，BL D．MOV AL，BL OUT 8CH，AL IN 8CH，AL 9．结果为零的条件转移指令，其测试条件是（A） A．ZF=1 B．ZF=0 C．SF=l D．SF=0 10．下面程序段完成测试DA-BYTE字节单元中数是否为负数，若是则将全l送DH中，否则全0送DH中，那么程序段中方框里应填的语句是 MOV CH,0 MOV CH,0FFH ZERO：MOV DH，CH（C） A．JNZ ZERO B．JS ZERO

汇编语言学习知识程序设计实验

目录 目录 (1) 实验一利用DEBUG熟悉常用指令的使用 (2) 一、实验目的 (2) 二、示例 (2) 三、实验题 (2) 实验二汇编程序和连接程序的使用 (6) 一、实验目的。 (6) 二、示例。 (6) 三、实验题。 (8) 实验三顺序结构程序设计 (11) 一、实验目的 (11) 二、示例 (11) 三、实验题 (12) 四、实验报告 (15) 实验四循环结构程序设计 (16) 一、实验目的 (16) 二、示例 (16) 三、实验题 (18) 实验五分支结构程序设计 (21) 一、实验目的 (21) 二、示例 (21) 三、实验题 (22) 实验六子程序设计 (29) 一、实验目的 (29) 二、实验题 (29)

实验一利用DEBUG熟悉常用指令的使用 一、实验目的 熟悉指令系统，掌握常用指令的用法；通过实验加深对各种寻址方式的理解；能熟练使用DEBUG中的命令对指令进行反汇编，观察并了解机器代码。 二、示例 请分别用一条汇编语言指令完成如下功能：（过程略）。 1.用寄存器BX和SI的基址变址寻址方式把存储器的一个字节与AL寄存器的内容相加，并把结果送到AL中。 ADD AL,[BX][SI] 2.用位移量为0520H的直接寻址方式把存储器中的一个字与3412H相加，并把结果送回该存储单元。 ADD WORF PTR [0520H],3412H 三、实验题 1.调试、验证下列指令的结果，已知（DS）=2000H，（BX）=0100H，（SI）=0002H，（BP）=0200H，（SS）=2300H，（20100）=12H，（20101）=34H，（20102）=56H，（20103）=78H，（21200）=2AH，（21201）=4CH，（21202）=B7H，（21203）=65H，（23204）=88H，说明各指令执行完后AX寄存器的内容。要求输入指令，相应存储单元的内容要事先设置，单步 P执行，观察执行结果。 （设置存储器的值）

计算机组成原理试题及答案

二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示

的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，

计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-

计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。

A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；

汇编语言程序设计课后习题解答宋人杰2版

第1章汇编语言基础知识 1．简述汇编语言源程序、汇编程序、和目标程序的关系。 答:用汇编语言编写的程序称为汇编源程序；汇编源程序在汇编程序的翻译下转换成计算机语言变成目标程序。 2. 简述汇编语言的优缺点。 答：(1) 汇编语言的优点： ①可有效地访问、控制计算机各种硬件设备，如磁盘、存储器、CPU、I/O端口等。. ②目标代码简短，占用内存少，执行速度快，是高效的程序设计语言。 ③可与高级语言配合使用，应用十分广泛。 (2) 汇编语言的缺点： ①通用性和可移植性较差 ②相对于高级语言来说较繁锁、易出错、不够直观。 3．CPU的寻址能力为8KB，那么它的地址总线的宽度为多少？ 答：13 4. 1KB的存储器有多少个存储单元? 答：1024个字节。 5. 指令中的逻辑地址由哪两部分组成？ 答:指令中的逻辑地址由段基址和偏移量组成。 6. 以下为用段基址：偏移量形式表示的内存地址，试计算它们的物理地址。 (1) 12F8:0100 (2) 1A2F:0103 (3) 1A3F:0003 (4) 1A3F:A1FF 答： (1) 13080H (2) 1A3F3H (3) 1A3F3H (4) 245EFH 7. 自12FA:0000开始的内存单元中存放以下数据（用十六进制形式表示）: 03 06 11 A3 13 01,试分别写出12FA:0002的字节型数据、字型数据及双字型数据 的值。 答：字节型数据：11H 字型数据：0A311H 双字型数据：0113A311H 8. 内存中某单元的物理地址是19318H，段基地址为1916H，则段内偏移地址为 多少？若段内偏移地址为2228H，则段基地址为多少？ 答:若段基地址为1916H，则段内偏移地址为01B8H；若段内偏移地址为2228H，则段基地址为170FH 9. 在实模式环境中，一个段最长不能超过多少字节？ 答:64KB 10. 实模式可寻址的内存范围是多少？ 答：1MB

计算机组成原理练习题-答案

一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

计算机组成原理期末试题

1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50

汇编语言程序设计期末考试题

汇编语言程序设计期末考试题 学院(系)：学号: 姓名: 计分: 一、项选择题(在每小题的四个备选答案中,选出一个正确答案,并将正确答案的序号填在题干的括号 内。每小题1分,共1０分） 1.CPＵ发出的访问存储器的地址是（ ) A.物理地址 B.偏移地址Ｃ.逻辑地址Ｄ.段地址 2.将高级语言的程序翻译成机器码程序的实用程序是( ) Ａ.编译程序 B.汇编程序 C.解释程序 D.目标程序 3.DＥＣ BYTE PTR[BＸ]指令中的操作数的数据类型是( ) Ａ.字 B.双字C．字节Ｄ．四字 4.在下列语句中，BUＦFER称为( ) BUFＦＥＲ DB ０1H，0AH Ａ.符号 B．变量 C.助记符Ｄ．标号 5.串操作指令中，源串操作数的段地址一定在( )寄存器中。 A． CＳ B. ＳＳ C. DS D. ＥS 6.使计算机执行某种操作的命令是( ) A.伪指令Ｂ.指令 C.标号Ｄ.助记符 7.将数据56１８H存放在存储单元中的伪指令是( ） A. DＡTA1 DW １8５６H B. DＡTＡ1 DB １8H，５６Ｈ Ｃ. DATA１EQU ５6１8Ｈ D. DＡTA1 ＤB 1８H，00H，56H，０0H 8.若ＡX＝3５００H,CX=56B８H,当AＮD ＡＸ,CX指令执行后,AX＝( ) Ａ．1400Ｈ B. ７7Ｆ８H C. ０00０Ｈ D. ０FFFＦH 9.计算机处理问题中会碰到大量的字符、符号,对此必须采用统一的二进制编码。目前,微机中普遍 采用的是( )码。 Ａ． BCＤ码 B.二进制码 C.ASCＩＩ码Ｄ.十六进制码 10.用指令的助记符、符号地址、标号和伪指令、宏指令以及规定的格式书写程序的语 言称为( ) A.汇编语言 B.高级语言 C.机器语言 D.低级语言 二、填空题(每空１分，共20分) 1.在８086/8０88汇编语言中,有五条串操作指令，其中搜索字符串指令的助记符是____＿＿。 2.通常所说的计算机系统包括___＿_＿_＿和_＿＿____＿两大部分。 3.80８6/8088存储器分四个段，这四个段的段名所对应的段寄存器分别是__＿__＿＿＿、__＿_＿ ___、___＿____、___＿_＿_＿。 4.现有AX=2０00H，ＢX=1200H, DS=3000H, DI=0002Ｈ， (31２0０H)=50Ｈ，（3120１Ｈ)=02H, (312０2Ｈ)＝40Ｈ,请写出下列各条指令独立执行完后有关寄存器及存储单元的内容，并指出标 志位ZF、CＦ的值。 A.ＡDＤＡX,1２０0H;问AＸ=_______＿Ｈ,ZF=___＿____

汇编语言程序设计实验报告

微机原理实验报告 实验名称汇编语言程序设计 一、实验目的 1、掌握Lab6000p实验教学系统基本操作； 2、掌握8088/8086汇编语言的基本语法结构； 3、熟悉8088/8086汇编语言程序设计基本方法 二、实验设备 装有emu8086软件的PC机 三、实验内容 1、有一个10字节的数组，其值分别是80H，03H，5AH，FFH， 97H，64H，BBH，7FH，0FH，D8H。编程并显示结果：如果数组是无符号数，求出最大值，并显示； 如果数组是有符号数，求出最大值，并显示。 2、将二进制数500H转换成二－十进制（BCD）码，并显示“500H 的BCD是：” 3、将二－十进制码（BCD）7693转换成ASCII码，并显示“BCD 码7693的ASCII是：” 4、两个长度均为100的内存块，先将内存块1全部写上88H，再 将内存块1的内容移至内存块2。在移动的过程中，显示移动次数1，2 ，3…0AH…64H（16进制－ASCII码并显示子程序） 5、键盘输入一个小写字母(a~z)，转换成大写字母 显示：请输入一个小写字母(a~z)： 转换后的大写字母是： 6、实现4字节无符号数加法程序，并显示结果，如99223344H + 第1页

99223344H = xxxxxxxxH 四、实验代码及结果 实验代码见代码附录 1.1程序运行结果 图1 无符号最大值结果截图 1.1 程序运行结果

图2 有符号最大值截图2.0 程序运行结果

图3 BCD码显示3.0 程序运行结果

图4 ASCII码显示4.0 程序运行结果

图5 移动次数显示5.0 程序运行结果

计算机组成原理典型例题讲解

分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M

2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000

【精品】计算机组成原理期末考试简答题重点

一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.

汇编语言程序设计试题

汇编语言程序设计试题 一、单项选择题（本大题共20小题，每小题1分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1．设SS=2050H，SP=0140H，则栈顶存贮单元的物理地址是( A ) A．20640H B．2063EH C．2063FH D．21900H 2．使用DOS功能调用时，子程序编号应放在( B ) A．AL B．AH C．AX D．任意指定 3．没有 ．．语法错误的输出指令是( B ) P76 A．OUT AX，30H B．OUT DX，AL C．OUT AL，DX D．OUT 30H，AH 4．用MOV指令将十进制数89以非压缩BCD码格式送入AX，可使用的指令是( B ) A．MOV AX，89 B．MOV AX，0809H C．MOV AX，89H D．MOV AX，0809 5．设AX=8765H，DX=4321H，执行CWD指令后，DX中的内容是( B ) P117 A．4321H B．0FFFFH C．8000H D．0001H 6．设CL=05H，要获得CL=0AH，可选用的指令是( A) A．XOR CL，0FH B．NOT CL C．OR CL，0AH D．AND CL，0FH 7．假设执行ADD指令后AL=8CH，再执行DAA指令，AL中的值是( A ) A．92H B．0104H C．74H D．8CH 8．MOV AL，79H ADD AL，B1H 上面指令执行后，设置的标志位CF和ZF的值是( D ) A．CF=0，ZF=1 B．CF=l，ZF=1 C．CF=0，ZF=0 D．CF=1，ZF=0 9．TEST DL，55H P123 JZ NEXT NEXT：…… … 上述程序段，执行JZ指令时能产生转移的情况是( D ) A．DL>55H B．DL<55H C．DL=55H D．DL中第0、2、4、6位均为0 10．假设AL=28H, 执行ROL AL,1 指令之后的情况是( D ) P125 A．AL=14H, CF=1 B．AL=50H, CF=1 C．AL=14H, CF=0 D．AL=50H, CF=0 11. 98的BCD码是（B） A)10011001 B) 10011000 C) 10011010 D) 10001010 12. –0110110 的补码是(A) A) 11001010 B) 11001001 C) 10110110 D) 00110110

汇编语言程序设计实验篇emu

1.汇编语言程序设计实验篇 1.1.汇编系统软件简介 Emu8086-Microprocessor Emulator是集源代码编辑器、汇编/反汇编工具以及debug 的模拟器。它能模拟一台"虚拟"的电脑运行程序，拥有独立的“硬件”，避免访问真实硬件。该软件兼容Intel的下一代处理器，包括PentiumII、Pentium4。利用该软件提供的调试工具，能够单步跟踪程序，观察程序执行过程中寄存器、标志位、堆栈和内存单元的内容。 1.1.1创建程序 https://www.sodocs.net/doc/2312978293.html, TEMPLATE程序 本章与指令相关的实验都是用COM TEMPLATE类型的程序完成的。打开emu8086，在“welcome…”对话框中，单击按钮，创建文件。 在“choose code template”对话框中，选择“COM template-simple and tiny executable file format, pure machine code.”后，单击按钮。

在如所示的编辑界面中，在“;add your code here”部分输入相应的指令，第一条指令默认的偏移地址为100h。 输入全部指令后，单击按钮，保存相应的程序段。 2.EXE TEMPLATE程序 本章与DOS功能调用和汇编源程序相关的实验都是用EXE TEMPLATE程序完成的。打开emu8086，在“welcome…”对话框中，单击按钮，创建文件。

在“choose code template”对话框中，选择“EXE template-advanced executable file.header: relocation, checksum.”后，单击按钮。 在如图所示的编辑界面中，已经可以给出了源程序的框架，包含数据段、堆栈段和代码段的定义以及必要的功能调用等，在“add your data here”和“;add your code here”部分可以分别输入相应的变量定义和指令。

计算机组成原理试题

计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D

10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。