cadence入门教程

Cadence 系列软件从schematic到layout入门

一．客户端软件使用及icfb启动

要使用工作站上的软件，我们必须在PC中使用xwinpro等工具连接到工作站上。从开始菜单中，运行xwinpro的xSettings,按照下图设置：

点击上图的Settings在出现的窗口中按如下设置（connect host选择为192.168.1.137）：

设置完后，从开始菜单中运行xwinpro的xsessions,应该就可以进入登陆界面，用户名为user1,密码为root。

二、Schematic

Cadence系列软件包含了电路图工具Schematic，晶体管级电路仿真工具Spectre，以及版图工具Virtuoso等。一般来说，我们先用Schematic画好电路原理图然后进行仿真，最后用Virtuoso手动画版图或者直接进行版图综合，最后对版图进行L VS,DRC等验证。

在登陆进工作站后，点击鼠标右键，选择tools——>terminal，在弹出的terminal窗口中敲入命令icfb&就可以启动cadence了。

图1 icfb的主界面

我们以建立一个反相器电路为例子：

在icfb中，任何一个电路，不论是已经存在的可以引用的库，还是用户新建立的一个电路，都是一个library. 一个library一般有若干个Cell(单元电路)，每个cell有若干个

schematic(电路原理)和若干个layout（版图）。所以，我们要做的第一步，就是先创建一个自己的“库”，File菜单->new->library

图2 新建一个库的界面

从这个新建一个library的界面，我们必须输入新建立的库的名称，并且选择好这个库应该存放的目录，然后注意看右边的三个选项，关于新建立的库是否需要链接到Technology File 的问题。首先，这个Technology File一般是指工艺库，由Foundry提供。如果最终做的电路是需要画出Layout(版图)的，就必须要有工艺库，如果不需要画Layout，那就可以不需要工艺库。由于我们需要演示这一步，所以就选择Attach to an existing techfile。(也可以在建立之后，再Attach to an existing techfile)。

输入name: testinv, （大家在做的时候自己起一个名字）。

现在，我们就已经建立好了一个新的“库”，为了给这个库增加schematic(电路图)和Layout(版图)我们就必须对这个库进行“管理”，从icfb的主菜单(图1)中的Tools菜单->Library Manager.

图3 Library manager

在这里，可以看到左边第一栏当中有很多的“库”包括自己刚建的testinv（或者是自己名字建立的库），这些库的路径保存在cadence的设置文件里面。现在我们看到了刚刚建立的库testinv也在左边的库列表中，里面没有任何cell(单元电路)。我们可以先选中刚建立的这个

库,然file菜单->new->cellview。

图4 new cellview

第一项是Library name，也就是这个Cell 应该属于那个库，这个一定要注意选中我们刚才建立的“testinv”（自己建立的库名）。第二项是单元名称，我们填入inv，第三项是view name

我们首先要画的是电路图，所以填入schematic。第四项是tool选择composer-schematic.确定

之后，进入schematic的电路图设计界面：

图5 schematic绘制界面

电路图的绘制主要是用界面左方一排工具，画一个反相器，那我们需要有两个mos管，一个p管，一个n管，以及电源和地。P管和n管都是现成的库中已经定义好的，因此需要instance(实例化)一个，第10个工具，是instance，点击出现了一个界面：

图6 add instance

从这个界面中可以从现成的库中选择一个p管单元，在我们的机上，是在sample library当

中

图7 Browser instance

选好之后，在图4中填入names(名称) P1，回车，在schematic当中，用鼠标点一下任何一个地方，将会出现一个P管：

图8 arrange instance

用鼠标左键点击一下器件的中间，可以选中该器件，然后用鼠标的中键按住该器件，从弹出的菜单中选择Properties，可以设置它的属性:

图9 器件特性设置

在这个窗口中，上半部分各个属性的意义已经很明确的了，下半部分是和器件的特性有关系的，最主要的是沟道长度和宽度的设定，下面对各项意义进行解释（仅供参考）：

ad:漏区面积as:源区面积l:沟道长度modelname:器件模型名称 nrd:漏极电阻nrs: 源极电阻w沟道宽度。

设置l=3u w=3u modelname=pmos 确定。

用同样的方法instance一个n管进来，命名为N1，l和w同样设置成3u,modelname设置成nmos。继续instant一个vdd和一个gnd，（注意，我们的服务器上这两个cell的库不在sample 那里，而在analogLib中）。现在，全部的器件都已经从库里面调出来了，从左边的工具栏中选择Wire工具，然后用鼠标连线，为什么用“连”而不是用“画”呢，因为这个编辑器是不允许随地“画”线的，步骤应该是，先用鼠标选择wire工具，再点击一下器件的连接点A，然后点击另一个器件的连接点B，这样就可以用wrie把两个器件连接起来了，照此方法把两个管按照反相器的接法连接起来，并接上电源和地。

图10 inv

用鼠标中键按住连接栅极的那根线，从出来的菜单中选择Add name，在弹出的对话框中的Names填入input，用同样的方法，把输出的那根线命名为output，然后从Design菜单当中选择，Check and Save ，出现一个对话框，说2 warnings 这是因为两个栅极没有接上输入，暂时不用理会，这个最简单的反相器电路图就完成了.

在icfb中，有一个重要概念，任何一个电路或者我们平常所说的project，都是以一个library的形式存在，你可以引用这部机上任何一个你具有读取权限的library，同时，你所创建的library也将可以被任何具有读取权限的其他用户引用，为了引用其他的library，我们必须设定这个library的路径，并为之取个library名称，让这个库出现在你的library manager (图3) 当中，这样就可以在schematic或者立刻layout当中引用了，如何设定新引

用的库的名称及路径呢？图1 tools菜单->Library Path Editor:

图11 library path editor

在这里，我们可以看到，library manager当中的所有library都是在这里“登记”过的，在这里删除这些“登记”记录，并不会真的删除这些library，只是会使得你无法再引用它们，如果想要引用列表中没有的库，只需要在这里增加一条记录，设定好名称和路径，就可以了。所有的这路径信息是保存在那里的呢？看看自己启动cadence的目录，下面是不是有个cds.lib？这些库的路径信息就是保存在这个文件当中的，此外cadence还会在启动目录下面生产一系列的log文件，所以，从哪个目录启动icfb这一点也是很重要的，建议在自己的目录下面创建一个Works目录，每次都先进入这个目录再启动icfb，当然，实际的项目开发工作中，可能不同的项目要引用的library是不同的，可以选择当前项目存放路径作为启动icfb 的目录。

三.用spetre仿真

仿真，就是用软件来模拟现实的情况，预测在目前软件能够预知的条件下，我们的电路所能够达到的功能和性能。也就是说，要虚拟使用我们设计的电路。现在先假设我们的电路已经做成了一个IC并封装好，提供了四个管脚，一个电源，一个地，一个input和一个output。让我们来设计几个实验来测试这个反相器，是否能够达到我们的要求。首先是要给我们的ic 供电，所以，在VDD和GND之间，接上一个3.3v的电压源。电压源我们可以从analogLib 中instance出一个来，viewname是vdc，系统默认赋予它的名字是V0,把它的DC值设置成3.3v，然后给vdc的正负极分别接上vdd和gnd的symbol(如图2.1.0)。注意，这里看上去好像电压源并没有和反相器直接连在一起，但是由于系统中所有标记相同的点电位都相同，所以，图中的这种接法等效于直接把V0接到反相器的正负极。

图2.1.0 加入电源

（1）直流分析(DC Analyses)

我们在input管脚接一个可以调节的电压源，使得这个电压源的电压从0升到高到3.3v 然后我们测量output端的电压。同样instance一个电压源出来，接在inpput端，系统默认赋予的名字是V1（图2.1.1）.如果这个反相器工作了，那么output端的电压，应该是和input 端的电压相反，从接近3.3v一直下降到接近0v。

图2.1.1 增加输入电压

现在的问题是，如何让V1从0到3.3变化。并且得到output的波形。为了实现这个目的，我们必须先调出cadence公司的仿真工具――spectre.

从图10中的Tools菜单->Analog Environment调出spectre，我们将会看到一个窗口：

图2.1.2 spectre

这个就是cadence提供的仿真工具，其实，不仅仅包含了spectre。但本文只讨论spectre. 调出spectre后的第一步，是设置模型库。图2.1.2 setup菜单->model librarys调出模型库设置窗口。

图 2.1.3 setup model library

在Model Library File那栏填入：

/user/user1/lxc/demo.scs

如果机上没有这个库文件，可以把附件三存储为demo.scs

Section那栏填入：

TP

然后点击ADD ，结果如图：

图2.1.4 setup result

点击ok,回到spectre的主窗口。现在我们要进行dc分析的设置了，从analyses菜单->choose 调出分析设置窗口。选择DC分析，变化类型选择Component Parameter，Component name 填入V1参数为dc ,变化范围是0到3.3（见图2.1.5）.

图2.1.5 dc分析设置

点击ok.回到了spectre主界面。到此，已经把仿真环境设置好了。现在我们要观察output 端的波形，如何才能做到呢？从spectre的outputs菜单->to be plot->select from schematic,这

个时候，会切换到schematic窗口，用鼠标点击一下output那条连线，看看发生了什么？

图2.1.6 select on the schematic

没错，output端的颜色变了，标识出它的波形将会被显示。好了，现在，spectre的窗口已经变成了下面的样子：

图2.1.7设置后的spectre

一切准备就绪，从Simulation菜单选择Netlist and run.如果一切正常，那么下面的图像窗口将会自动出现：

图 2.1.8 Output波形(可能有偏差以实际波形为准)

如果，波形没有出来，那么可能是某个过程出了问题。有可能是模型库的问题，也可能是软件设置的问题，不过，所有的出错都会有报告的，就看看它的报告来排除bug吧。

仿真完了，可能有人还是有点疑惑，那个model library用来干吗的呢？和我们的电路有什么关系呢？看看图9那里，器件的model name属性，我们当时是填了pmos, n管那个则填了nmos. 建议你把/user1/BaseArea/sample/model/spectre/demo.scs下载下来，看看这个库对pmos和nmos这两个模型名称定义了什么？其实，都是bisim3的mos管模型。

Dc分析，除了包含器件参数的仿真外，还可以进行温度仿真，设计变量仿真和器件模型参数仿真。有兴趣的化可以自己摸索一下。

(2)AC分析

不论你是进行DC还是AC分析，模型库的设置都是必须的，所以，从图2.1.0到图2.1.4的步骤是必须的。AC分析与dc分析在图2.1.5那里开始不同。

我们必须先明确一下ac分析的目的，所谓的ac分析，就是在一定的静态工作点上，施加一个小信号，然后分析输出的的交流信号，可以看出放大系数，频率响应等的特性。我们现在来看看这种结构的反相器，放大系数可以达到多少。

认真观察一下图2.1.8的in-out波形（点击一下该图左边的第四个工具，可以比较好地定位，并且能够从下面地状态条中读取当前的坐标），我们可以看到，当输入(横轴)为1.28伏特时，曲线的斜率比较大。In-out曲线的斜率大意味着什么呢？其实，就是表明输入的微小变化，可以导致输出比较大的变化，即dV o/dVi，其实，这个就是系统的小信号电压放大系数。那我们就把V1的直流值设置成1.28v，也就是说把静态工作点设置在这里。V1的交流幅值设置为1，初始相位为0。

图2.1.9 设置交流分析的静态工作点

可能有人会奇怪，如果交流幅值为1v的话，可能会严重影响静态工作点，因为这个”小”信号太大了。没关系，不论你设置成1uv 还是100v，系统都只会给出线性的结果。为了方便查看结果，我们就设置成1v。现在我重新调出图2.1.5的窗口，这次，我们选择AC分析。

图2.1.10 ac分析设置

设置频率从1变到10G。注意下面的Enable，如果我们不希望dc和ac分析同时进行的话，

就要把dc分析设置那里的enable的勾打掉。Ok，然run:

图2.1.11 ac输出波形

Ac输出是12v，我们的输入小信号是1v，那就表明放大系数是12。我们把pmos和nmos 的宽长比都改成3u/0.7u ,再把V1的直流电压改成1.32v，看看曲线有何变化（W=3u L=0.7u 别设反了）：

图 2.1.12 ac分析改善

实际上，放大系数和带宽都有所改善。这主要是因为mos管的放大系数与W/L成正比,而栅极电容的减小，改善了频率特性。那么为什么要把V1改成1.32v呢？有兴趣者，自己试试，在ac分析(图2.1.10)那里，把frequency分析改成Component parameter 分析，把V1的dc值设置成分析变量，分析频率为1k，你就可以找到能够让放大系数达到最大的静态工作点，事实上，在dc分析的曲线上，那一点的斜率将会是最大的，想明白这两者的联系，我们就可以把“大信号”与“小信号”联系起来，对模拟设计师来说是非常重要的。

下面，介绍一个对放大器设计非常有用的曲线分析方法，如果你目前不设计运放，而且，也不关系电路的幅频特性，可以先不用看，如果有一天你要设计运放，那么这种分析将是必不可少的。

从spectre的result菜单中选择Direct plot->AC magnitude & phase.

然后会自动切换到schematic窗口，从这里点击output那条连线，致其变色。然后，再回到spectre窗口，从output菜单选择to be plot->select on the schematic.然后，手动切换到波形窗口，我们将看到有两条曲线，一条是以db形式出现的幅频图另外一条是相频图。点击一下左边工具条中的倒数第二个，可以把两条曲线分开。现在，有没有让你想起模电书上的波特图呢？对于模拟设计者来说，频特性是非常重要的，这两条曲线的意义，也将会在以后的运放设计中得到体现。

(3)瞬态分析

(4)小结

Spectre提供了相当丰富的功能，以上只是一些最简单的应用。有没有注意到图2.1.5以及图2.1.10中的sweep variable当中有个选项是Design Variables，这个有什么用呢？举个例子，我们可以把V1的dc值设置成V1DC，然后在spectre的variables菜单中，增加一个变量名称是V1DC，并把它的值设置成1.32，这就等效于直接在schematic中设置V1的dc 值为 1.32。把一个器件的参数设置成为变量有什么好处呢？第一，这样的话，你就可以从spectre的界面中改变这个值，而不用再到schematic中去改了，run的时候，也可以直接run 而不用重新netlist。第二，也是更重要的，设置成了变量之后，就可以和spectre中的Tools->parametric analysis功能结合起来使用。实现类似于mos管特征曲线的分析。即，有两个或者更多的量在变化是的分析曲线，如图我们希望得到不同Vgs时,Ids随Vds的变化，就可以把Vgs设置成Design Variable,然后放到Parametric analysis种。

图2.1.13 mos管特征曲线

四、layout

下面我们就进入Layout。Layout也是一种cellview, 所谓的view可以理解为表现形式，一个单元电路（cell），可以用schematic方式或者layout方式表达出来，用在不同的场合。画layout就是给电路建立版图的表达方式，图3 中从左边的列表选中testinv 然后File菜单->new->cellview:

Cadence(allegro)中文教程

Cadence Allegro 中文简易手册－ｈｔｔｐ：／／ｗｗｗ．２１ｓｐａｃｅｔｉｍｅ．ｃｏｍ收藏整理 Cadence Allegro简易手册Allegro PCB Layout System Lab Manual. CHAPTER 1 熟悉环境 在开始前请将范例复制到您的工作路径下如: <在安装路径下>\share\pcb\selfstudy\user1 ? c:\allegroclass\user1 启动程序 开始?程序集?Cadence?PCB system?Allegro(电路板工具) 开始?程序集?Cadence?PCB system?Pad Designer(焊点编辑)

开启旧档 选 FILE/OPEN 请开启 C:\AllegroClass\User1\Cds_Routed.brd档如果选了Change Dir 则会将现有路径C:\AllegroClass\User1变成你的内定工作路径 认识你的工作窗口 有指令区menu bar图标区icon ribbon控制盘control panel工作区design window状态区status window命令区console window. 若想自定窗口位置customize 则选View-Customization / Display可设左侧control panel 所放的新位置为浮动式undocked贴左侧Docked_left贴右侧 Docked_right(系统值) View / customization / toolbar 则设定控制图标区显示效果项目…

显示缩放 Zoom by Point ?显示框选区以左键框二点 Zoom fit ?显示资料全区 Zoom in ?放大比例 Zoom out ?缩小比例 Zoom world ?显示整个工作区 Zoom center ?光标点为下个屏幕中心 按Ctrl键配合按着的鼠标右键画w即可Zoom fit.若画Z即可Zoom in 画面平移PAN 1.利用方向键可平移 2.三键鼠标则按中间键即可动态平移.若为二键鼠标则为右键+shift 显示项目控制 在右侧的控制盘中有visibility 项目来控制显出的对象打勾者代表要显示 详细的设定则用指令Setup-color/Visibility 而这些对象分成群组 Group级Class次级 Subclass

cadence入门教程_修改版

Introduction to Cadence Customer IC Design Environment 熊三星徐太龙编写 安徽大学电子信息工程学院微电子学系

目录 1. Linux 常用命令 (3) 2. 软件的启动 (5) 3. 建立工程 (7) 4. 画原理图 (9) 5. 原理图仿真 (17) 6. 生成symbol (25) 7. 版图 (30) 8. DRC检查 (50) 9. LVS检查 (54) 10. PEX参数提取 (58) 11. 后仿真 (61)

1.Linux 常用命令 目前，电子设计自动化（Electronic Design Automation, EDA）工具多数都基于Linux操作系统，因此在学习使用EDA之前，有必要掌握一些Linux操作系统的基本命令。 1.mkdir mkdir命令让用户在有写权限的文件夹（目录）下建立一个或多个文件夹（目录）。其基本格式如下： mkdir dirname1 dirname2 ... （dirname 为文件夹或者目录的名字） 2.cd cd命令让用户进入一个有权限的文件夹（目录）。其基本格式如下： cd Filename （Filename为文件夹或者目录的名字） cd .. （.. 表示上一层文件夹或者目录） 3.ls ls命令用以显示一个文件夹（目录）中包含的文件夹（目录）或者文件。其基本格式如下： ls Filename （Filename为文件夹或者目录的名字） 如果ls命令后没有跟文件夹（目录）名字，显示当前文件夹（目录）的内容。 ls 命令可以带一些参数，给予用户更多相关的信息： -a : 在UNIX/Linux中若一个文件夹（目录）或文件名字的第一个字元为"." ，该文件为隐藏文件，使用ls 将不会显示出这个文件夹（目录）或文件的名字。如cshell 的初始化文件.cshrc，如果我们要察看这类文件，则必须加上参数-a。格式如下：ls –a Filename -l : 这个参数代表使用ls 的长(long)格式，可以显示更多的信息，如文件存取权，文件拥有者(owner)，文件大小，文件更新日期，或者文件链接到的文件、文件夹。 4.cp cp命令用于文件夹（目录）或文件的复制。其基本格式如下： cp source target 将名为source的文件复制一份为名为target的文件。如果target 文件不存在，则产生文件名为target 的文件，如果target 文件存在，缺省时自动覆盖该文件。 cp file1 file2…dir 将文件file1 file2 ... 都以相同的文件名复制一份放到目录dir 里面。

Allegro中文教程

Allegro培训教材 目录 第一章 焊盘制作-------------------------------------------------------2 1.1 用Pad Designer 制作焊盘---------------------------------------2 1.2 制作圆形热风焊盘----------------------------------------------7 第二章 建立封装------------------------------------------------------10 2.1 新建封装文件-------------------------------------------------10 2.2 设置库路径---------------------------------------------------11 2.3 画元件封装---------------------------------------------------12 第三章 元器件布局----------------------------------------------------22 3.1 建立电路板(PCB)----------------------------------------------22 3.2 导入网络表---------------------------------------------------23 3.3 摆放元器件---------------------------------------------------26 第四章 PCB布线------------------------------------------------------31 4.1 PCB 层叠结构-------------------------------------------------31 4.2 布线规则设置-------------------------------------------------34 4.2.1 对象(object)--------------------------------------------35 4.2.2 建立差分对----------------------------------------------37 4.2.3 差分对规则设置------------------------------------------38 4.2.4 CPU与DDR内存芯片走线约束规则--------------------------40 4.2.5 设置物理线宽和过孔--------------------------------------46 4.2.6 设置间距约束规则----------------------------------------52 4.2.7 设置相同网络间距规则------------------------------------56 4.3 Allegro PCB布线----------------------------------------------56 4.3.1 手工拉线------------------------------------------------56 4.3.2 应用区域规则--------------------------------------------60 4.3.3 扇出布线------------------------------------------------61 4.3.4 差分布线------------------------------------------------63 4.3.5 等长绕线------------------------------------------------65 4.3.6 分割平面------------------------------------------------66 第五章 光绘文件输出--------------------------------------------------69 5.1 Artwork 参数设置---------------------------------------------69 5.2 生成钻孔文件-------------------------------------------------75 5.3 输出底片文件-------------------------------------------------79

cadence入门教程

本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。 打开终端，进入文件夹目录，输入icfb&启动软件，主要中间有个空格。 启动后出现下图： 点击Tools的Library Manager，出现如下： 上面显示的是文件管理窗口，可以看到文件存放的结构，其中Library就是文件夹，Cell就是一个单元，View就是Cell的不同表现形式，比如一个mos管是一个Cell，但是mos管有原理图模型，有版图模型，有hspice参数模型，有spectre参数模型等，这就列举了Cell的4个View。他们之间是树状的关系，即，Library里面有多个Cell，一个Cell里面有多个View。应该保持一个好习惯就是每个工程都应该建立一个Library，Cell和View之间的管理将在后面介绍。

现在建立工程，新建一个Library，如下左图，出现的对话框如下有图： 在上右图中选择合适的目录，并敲入名字，这里取的是inv，这就是新建的文件夹的名字，以后的各种文件都在这个文件夹下。OK后出现下面对话框 这个对话框是选择是否链接techfile，如果只是原理图仿真而不用画版图，就选择Dont need a techfile，这里我们要画版图，而且有工艺库，选择Attach to an existing techfile，OK 后出现下面对话框：

在technology Library选择tsmc18rf，我们使用的是这个工艺库。Inv的文件夹就建好了，在Library Manager就有它了，如下图： 文件夹建好了后，我们要建立原理图，在inv的Library里面新建Cell如下：

Cadence_SPB16.3入门教程——元器件布局 .doc

Cadence_SPB16.3入门教程——元器件布局 2012-03-07 13:50:28| 分类：cadence | 标签： |字号大中小订阅 在摆放元件的时候可以与OrCAD Capture交互来完成。在OrCAD Capture中打开原理图，选择菜单 Options->Perferences，如图3.11所示。 图3.11 OrCAD Capture交互 弹出Preferences对话框，如图3.12所示。 图3.12 Preferences 对话框 点击Miscellaneous标签，将Enable Intertool Communication复选框选中。点击确定关闭对话框。 之后在allegro中打开Placement 对话框的状态下，首先在原理图中点击需要放置的元件使之处于选中状态下，然后切换到allegro中，把鼠标移到作图区域内，就会发现该元件跟随着鼠标一起移动了，在想要放置的位置单击鼠标左键即可将该元件放置在PCB中，cadence的这个交互功能非常的好用，不仅在布局的时候可以这样，在布线仿真的时候都能使用该功能来提高效率。 PCB布局是一个很重要很细心的工作，直接影响到电路信号的质量。布局也是一个反复调整的过 程。一般高速PCB布局可以考虑以下几点： ·CPU或者关键的IC应尽量放在PCB的中间，以便有足够的空间从CPU引线出来。

·CPU与内存之间的走线一般都要做等长匹配，所以内存芯片的放置要考虑走线长度也要考虑间隔是 否够绕线。 ·CPU的时钟芯片应尽量靠近CPU，并且要远离其它敏感的信号。 ·CPU的复位电路应尽量远离时钟信号以及其它的高速信号。 ·去耦电容应尽量靠近CPU电源的引脚，并且放置在CPU芯片的反面。 ·电源部分应放在板子的四周，并且要远离一些高速敏感的信号。 ·接插件应放置在板子的边上，发热大的元器件应放在置在通风条件好的位置，如机箱风扇的方向。 ·一些测试点以及用来选择的元件应放在顶层，方便调试。 ·同一功能模块的元件应尽量放在同一区域内。 在布局的过程中，如果某一元件的位置暂时固定了，可以将其锁住，防止不小心移动以提高效率。Allegro提供了这个功能。点击工具栏的图标按钮，然后点击一下元件，右键选择Done，然后该元件就 再也无法选中了，如果要对已经锁定的元件解锁，可以点击工具栏的图标按钮，然后点击右键Done。 也可以点击该按钮后在PCB画图区域点击右键，选择Unfix All选项来解锁所有的元件。 摆放元件的时候，如果需要将元件放置在对面那一层，可以选中元件后单击右键选择菜单Mirror这时 候该元件就被放置到相反的那一层。 在完成元件的布局后，还要重新画板框以及禁止布线层与禁止摆放层。可以参考上面的画板框方法来 完成这些工作，这里就不重复了。

cadence入门教程

Cadence 系列软件从schematic到layout入门 一．客户端软件使用及icfb启动 要使用工作站上的软件，我们必须在PC中使用xwinpro等工具连接到工作站上。从开始菜单中，运行xwinpro的xSettings,按照下图设置： 点击上图的Settings在出现的窗口中按如下设置（connect host选择为192.168.1.137）：

设置完后，从开始菜单中运行xwinpro的xsessions,应该就可以进入登陆界面，用户名为user1,密码为root。 二、Schematic Cadence系列软件包含了电路图工具Schematic，晶体管级电路仿真工具Spectre，以及版图工具Virtuoso等。一般来说，我们先用Schematic画好电路原理图然后进行仿真，最后用Virtuoso手动画版图或者直接进行版图综合，最后对版图进行L VS,DRC等验证。 在登陆进工作站后，点击鼠标右键，选择tools——>terminal，在弹出的terminal窗口中敲入命令icfb&就可以启动cadence了。 图1 icfb的主界面 我们以建立一个反相器电路为例子： 在icfb中，任何一个电路，不论是已经存在的可以引用的库，还是用户新建立的一个电路，都是一个library. 一个library一般有若干个Cell(单元电路)，每个cell有若干个

schematic(电路原理)和若干个layout（版图）。所以，我们要做的第一步，就是先创建一个自己的“库”，File菜单->new->library 图2 新建一个库的界面 从这个新建一个library的界面，我们必须输入新建立的库的名称，并且选择好这个库应该存放的目录，然后注意看右边的三个选项，关于新建立的库是否需要链接到Technology File 的问题。首先，这个Technology File一般是指工艺库，由Foundry提供。如果最终做的电路是需要画出Layout(版图)的，就必须要有工艺库，如果不需要画Layout，那就可以不需要工艺库。由于我们需要演示这一步，所以就选择Attach to an existing techfile。(也可以在建立之后，再Attach to an existing techfile)。 输入name: testinv, （大家在做的时候自己起一个名字）。 现在，我们就已经建立好了一个新的“库”，为了给这个库增加schematic(电路图)和Layout(版图)我们就必须对这个库进行“管理”，从icfb的主菜单(图1)中的Tools菜单->Library Manager.

cadence基础学习

教程实例： DSP最小系统 教程内容： 1、利用Capture CIS[原理图设计]进行原理图设计 2、利用Cadence PCB Editor[PCB编辑器]布局布线 3、光绘文件（Artwork）制作，生成Gerber 文件 1mil=0.0254mm

一原理图 放大I 缩小O 图纸右下角标注：Design Template[设计模板] 1、创建新工程文件库文件 2、参考datasheet在库文件中添加新元件： Place pin（画管脚编辑属性，power型visible）、Place pin array（管脚阵列）全部元件在Spreadsheet表中编辑（全选右键单击edit properties）可以在新建元件时选New Part Creation Spreadsheet 通过表格创建多引脚元件 常用选项：Option-part properties / package properties[属性] 画不规则元件：Preference[优先权]中取消Pointer snap to Grid[指针对齐网格]，随意划线，画完再改回去

3、分裂原件：homogeneous（完全相同）、heterogeneous（多个功能模块不同）以NE5532 为例 Tools-Annotate：给元件编号原理图中多个heterogeneous分裂原件的分组问题：库文件中选中分裂原件，在part properties 中新建new property（name如package不可为group，value为组号123等），分裂原件的多个部分都要执行上一操作；打开原理图，双击分裂原件在property editor 中将package属性设置为相同则为同一组分裂原件；要给之编号还需在annotate[注释]菜单physical packaging栏中将最后一项改为上文中name名 大型元件的分割：参考《cadence电路设计案例精析》P18 4、在工程中添加元件库（自建库、系统库）电容电阻电感变压在discrete库中不知道元件在哪个库可以搜索 “放置元件”的意思是：place part 5、元件的连接：直接连、用网络别名

60分钟学会OrCAD中文教程(SIG007版)

于博士信号完整性研究网 https://www.sodocs.net/doc/517754069.html, 60分钟学会OrCAD Capture CIS 作者：于争 博士 2009年4月28日

目录 1 建立工程及设置......................................................................................................................- 1 - 2 工程管理器..............................................................................................................................- 4 - 3 原理图页相关操作..................................................................................................................- 5 - 4 创建元件库..............................................................................................................................- 6 - 5 元件库编辑一些知识技巧......................................................................................................- 9 - 6 如何创建不规则图形元件....................................................................................................- 10 - 7 分裂元件................................................................................................................................- 15 - 8 把一个元件分多个部分画出来............................................................................................- 16 - 8.1 Homogeneous类型元件画法......................................................................................- 16 - 8.2 Heterogeneous类型元件画法..................................................................................- 17 - 8.3 分裂元件使用方法.....................................................................................................- 19 - 9 加入元件库放置元件............................................................................................................- 21 - 9.1普通元件放置方法......................................................................................................- 21 - 9.2 电源和地的放置方法.................................................................................................- 23 - 10 同一个页面内建立互连......................................................................................................- 24 - 11 不同页面间建立互联的方法..............................................................................................- 26 - 12 使用总线..............................................................................................................................- 27 - 12.1 如何创建总线...........................................................................................................- 27 - 12.2 放置非90度转角总线.............................................................................................- 28 - 12.3 总线命名...................................................................................................................- 28 - 12.4 总线与信号线连接...................................................................................................- 28 - 13 浏览工程及使用技巧..........................................................................................................- 29 - 13.1 浏览parts................................................................................................................- 30 - 13.2 浏览nets..................................................................................................................- 31 - 14 原理图中搜索......................................................................................................................- 32 - 14.1 搜索元件...................................................................................................................- 33 - 14.2 查找网络 flat nets...............................................................................................- 34 - 15 元件替换与更新..................................................................................................................- 35 - 15.1 批量替换 replace cache.......................................................................................- 35 - 15.2 批量更新 update cache.........................................................................................- 36 - 15.3 两个命令的区别.......................................................................................................- 36 - 16 一些基本操作......................................................................................................................- 36 - 16.1选择元件....................................................................................................................- 36 - 16.2 移动元件...................................................................................................................- 37 - 16.3 元件的旋转...............................................................................................................- 37 - 16.4 元件的镜像翻转.......................................................................................................- 37 - 16.5 修改元件属性放置文本...........................................................................................- 37 - 17 添加footprint属性..............................................................................................................- 38 - 17.1 单个元件添加Footprint属性...............................................................................- 38 - 17.2 批量添加Footprint属性.......................................................................................- 41 - 18 生成Netlist..........................................................................................................................- 44 - 19 生成元件清单......................................................................................................................- 47 - 20 打印原理图..........................................................................................................................- 51 -

(完整版)cadence PCB 画图(傻瓜教程快速入门)

cadence 画 PCB 板傻瓜教程（转帖） 复制于某网站,谢谢。拿出来分享吧,希望对初学者能有帮助,可以很快了解 Cadence 的使用，谢谢共享者。 一．原理图 1.建立工程 与其他绘图软件一样，OrCAD 以Project 来管理各种设计文件。点击开始菜单，然后依次是所有程序—打开 cadence 软件—》一般选用 Design Entry CIS，点 击Ok 进入Capture CIS。接下来是 File--New--Project，在弹出的对话框中填入工程名、路径等等，点击 Ok 进入设计界面。 2.绘制原理图 新建工程后打开的是默认的原理图文件 SCHEMATIC1 PAGE1，右侧有工具栏，用 于放置元件、画线和添加网络等等，用法和 Protel 类似。点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管 理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库 等等。 1）修改原理图纸张大小： 双击 SCHEMATIC1 文件夹，右键点击 PAGE1，选择 Schematic1 Page Properties，在 Page Size 中可以选择单位、大小等； 2） 添加原理图库： File--New--Library，可以看到在 Library 文件夹中多了一个 library1.olb 的原理图库文件，右键单击该文件，选择 Save，改名存盘；（注意：在自己话原 理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过， 没法对齐，连不上线！） 3）添加新元件： 常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或 者用别人做好的元件。右键单击刚才新建的 olb 库文件，选 New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片 Datasheet 中的引脚描述表格中直接拷贝、粘贴即可（pdf 格式的 Datasheet 按住Alt 键可以按列选择），可以批量添加管脚，方便快捷。 4）生成网络表（Net List）： 在画板 PCB 的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下 的工作就是查缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn 文件，然后选 To ol s--A n n o t a te，在弹出的对话框中选定一些编号规则，根据需求进行修改 或用默认设置即可。进行 DRC 检测也是在生成网络表之前的一项重

教学EN_cadence+spectre+使用手册

CS/EE 5720/6720 – Analog IC Design Tutorial for Schematic Design and Analysis using Spectre Introduction to Cadence EDA: The Cadence toolset is a complete microchip EDA (Electronic Design Automation) system, which is intended to develop professional, full-scale, mixed-signal microchips. The modules included in the toolset are for schematic entry, design simulation, data analysis, physical layout, and final verification. The Cadence tools at our university are the same as those at most every professional mixed-signal microelectronics company in the United States. The strength of the Cadence tools is in its analog design/simulation/layout and mixed-signal verification and is often used in tandem with other tools for digital design/simulation/layout, where complete top-level verification is done in the Cadence tools. An important concept is that the Cadence tools only provide a framework for doing design. Without a foundry-provided design kit, no design can be done. The design rules used by Cadence set up in this class is based for AMI’s C5N process (0.5 micron 3 metal 2 poly process). So, how is Cadence set up? Broadly, there are three sets of files that need to be in place in order to use Cadence. 1)The Cadence tools These are the design tools provided by the Cadence company. These tools are located in the /home/cadence directory. They are capable of VLSI integration, project management, circuit simulation, design rule verification, and many other things (most of which we won't use). 2)The foundry-based design kit As mentioned before, the Cadence tools have to be supported by a foundry-based design kit. In this class, we use Cadence design kit developed by the North Carolina State University (NCSU CDK). NCSU CDK provides an environment that has been customized with several technology files and a fair amount of custom SKILL code. These files contain information useful for analog/full- custom digital CMOS IC design via the MOSIS IC fabrication service (https://www.sodocs.net/doc/517754069.html,). This information includes layer definitions (e.g. colors, patterns, etc.), parasitic capacitances, layout cells, SPICE simulation parameters, Diva rules for Design Rule Check (DRC), extraction, and Layout Versus Schematic (LVS) verification, with various GUI enhancements. For more information on the capability of the NCSU CDK, go to https://www.sodocs.net/doc/517754069.html,/CDKoverview.html

Cadence 快速入门教程

Cadence SPB15.7 快速入门视频教程目录 第1讲课程介绍，学习方法，了解CADENCE软件 第2讲创建工程，创建元件库 第3讲分裂元件的制作方法 区别（Ctrl+B、Ctrl+N切换Part） 点击View，点击Package可以显示所有的元件Part 1、homogeneous 和heterogeneous 2、创建homogeneous类型元件 3、创建heterogeneous类型元件 第4讲正确使用heterogeneous类型的元件 增加packeg属性。点击Option，选择Part Properties，选择new，增加属性。用于在原理图中确定同一块的元件。 1、可能出现的错误 2、出现错误的原因 3、正确的处理方法 第5讲加入元件库，放置元件 1、如何在原理图中加入元件库 2、如何删除元件库 3、如何在元件库中搜索元件 4、放置元件 5、放置电源和地 第6讲同一个页面内建立电气互连（设置索引编号，Tools里面，Annotate来设置） 1、放置wire，90度转角，任意转角(画线时按住Shift) 2、wire的连接方式 3、十字交叉wire加入连接点方法，删除连接点方法（快捷键J） 4、放置net alias方法（快捷键n） 5、没有任何电气连接管脚处理方法（工具栏Place no Conection） 6、建立电气连接的注意事项 第7讲总线的使用方法 1、放置总线（快捷键B） 2、放置任意转角的总线（按住Shift键） 3、总线命名规则（LED[0:31]，不能数字结尾） 4、把信号连接到总线（工具栏Place Bus entry 或者E） 5、重复放置与总线连接的信号线（按住Ctrl向下拖） 6、总线使用中的注意事项 7、在不同页面之间建立电气连接(工具栏Place off-page connector) 第8讲browse命令的使用技巧(选中dsn文件，选择Edit中的browse) 1、浏览所有parts，使用技巧（浏览元件<编号，值，库中的名字，库的来源>，双击元件可在原理图上找到元件） 2、浏览所有nets，使用技巧（浏览网络） 3、浏览所有offpage connector，使用技巧（页面间的连接网络，一般一个网络至少会在两个页面中出现） 4、浏览所有DRC makers，使用技巧（DRC检测）