allegro 遇到的问题汇总 避免忘记

allegro 遇到的问题汇总避免忘记

1、更新封装

封装修改后，在allegro下palce--update symbols。在package symbol下选择要更新的封装。

注意勾选update symbol padstacks

Ignore FIXED property。

2、如何批量放置VIA？

比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观

Copy

Find勾選Via

Option填寫數量，間距。。。

别人整理的还不错原文地址

https://www.sodocs.net/doc/5c11408587.html,/BLOG_ARTICLE_3006536.HTM

1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是什么地方需要设置，哪位大虾告诉哈我？

答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。

2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？

答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。

3. 如何更改Highlight高亮默认颜色？

答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。

4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer 那样？

答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer即可。

5. 快速切换层快捷键

答：可以按数字区里的“-”或“+”来换层。

6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight错误等？

答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad 选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro 中要先Highlight某元件，在Orcad中变会选中该元件。

1.ORcad :首先打开orcad和allegro分别占1/2的窗口界面。然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出网表的路径。然后确定导出网表。

2.Allegro:Files/Import/Logic/ 最底下的Import directory中设置刚才导出网表的路径。然后导入即可，只要不出现error即可。

3.操作互动：首先在allegro中选中高亮display/Highlight，然后到orcad中选中一个元件或者引脚哪么对应的allegro中旧高亮显示了。当然了选中Dehighlight就可以不高亮显示了。

7. 关于盲孔及埋孔B/B Via的制作方法？

答：可先制作通孔Thru via，然后Setup->B/B via definitions->Define B/B via，如下图，完成后，再在Constraint Manager->Physical->all layers->vias里添加B/B Via即可。

8. 在用Router Editor做BGA自动扇出时，遇到提示无法找到xxx解决方法？

答：路径里不能有中文或者空格。

9. 在制作封装时,如何修改封装引脚的PIN Number？

答：Edit->Text，然后选中PIN Number修改即可。

10. 对于一些机械安装孔，为什么选了pin后，选中老是删除不了？

答：因为这些Mechanical Pin属于某个Symbol的，在Find里选中Symbols，再右键该机械孔，点Unplace Component即可。

11. 在OrCAD里用Off Page Connector为什么没起到电气连接的作用？

答：先科普下：

1.off_page connector确实是用在不同页间比较合适，同一页中可以选择用连线，总线或者Place net alias来连通管脚，没有见过在同一页中用off_page connector的。

2.off_page connector在电气特性上是没有方向性的，但是在制图时，为了人看方便，所以使用的双向信号和单向信号的符号还是不同的，这是为了让人知道它是输入还是输出。电气特性的连接是在芯片做原理图封装时，对管脚定义时形成的。

原因分析：Off Page Connector用于平坦式电路图中多页面原理图电气连接（这些原理图必须从属于同一个Parent Sheet Symbol）。如下图所示才算同一个Parent sheet symbol。

12. 如何将两块电路板合成一块？

答：先将电路板A导出成Sub-drawing，然后电路板B再导入该Sub-drawing，同时原理图也合成一个原理图，完后创建网表Netlist，电路板B再导入该Netlist，此时电路板B存在一些未名的器件和已名的器件，因为导入Sub-drawing元件布局跟连线都跟原来的保持一致，但是去掉了电路板A中元件的网表信息的，而导入该Netlist则导入了网表信息，为了利用原来的元件布局，可用

Swap->Component命令来交换元件网表信息而保持原来的布局不变。

13. 元件封装中的机械安装孔Mechanical Symbol？

答：使用Allegro PCB Design XL的Package symbol模板建立一个元件封装，对于有电气连接性的pin将其按照实际元件的引脚编号。而对于机械安装孔

的pin，将其pin number删除掉，表明它是一个非电气连接性的引脚，大多数指安装孔。比如DB9、RJ45等接插件都具有两个（或者以上）的机械孔。

14. Mechanical Symbol已经存在库中，但Place->Manually在Mechanical Symbols里见不到？

答：在Placement里的Advance Settings选项卡中选中Library即可。

15. ORCAD画原理图时，off page connector 后加上页码的方法？

答：用ORCAD画原理图，很多ORCAD的SCH中，大多在offpage connector 加上一个页码。方法很简单：Tools->annotate->action->add intersheet reference 即可。

16. 布线时，添加到约束中的所有的通孔和盲孔都可以显示，但是所有埋孔都不能显示，不知道为什么。比如，L1—L2，L1--L3，L1--L8（8层板）都可以显示，但是L2——L7，L3--L6都无法显示？

答：在pad制作时需要把microvia点上即可。

17. Allegro Region区域规则设置？

答：setup - constraints - constraint manager或者快捷菜单中带cm标记的，Cmgr图标启动constraints manager图表窗体，在窗体中选择

object-->create-->region，此后就在表中设置一下物理或者间距规则，只不过在设置通孔时可以双击弹出选择过孔窗体，非常方便。最后设置完了点击OK，此后在allegro pcb的菜单中shape下有利用Rectangular建立一个矩形，然后在option中的active class 选择Constraint Region，subclass选择all.assgin to region选择你刚刚在规则管理中建立的区域规则名称，如果没有说明你没有保存好，重新操作一遍以上的规则建立过程。

18. 与某个Symbol的引脚相连的Clins和Vias删除不了？

答：可能该Symbol为fix，Unfix该Symbol即可。

19. Allegro使用Fanout by pick功能时老是扇不出，而且停到一半卡死？

答：可能待扇出Symbol所在区域中存在Etch层的Shape，要删掉这些Shape才行。

20. 将某个网络设置成电源网络，并设置其电压、线宽等属性？

答：选中该Net，然后Edit->Properties，按下图修改其属性即可。或者也可以依次点击Tools->Setup Advisor->Next->Next->Identify DC Nets->填入网络

的Voltage即可。

21. 为什么器件bound相互重叠了，也不显示DRC错误呢？是不是哪里设置要打开以下？

3 、答：有两种，一个是pin到pin的距离约束，主要是防止短路，需要在constrain中设置smd pin 到smd pin的距离，然后在setup——constrain——modes中的spacing modes中勾选smd pin to smd pin。

另外一个是检查两个器件是否重叠，需要用到place bound top/bottom，至于是顶层还是底层，要更具你的器件而定，这个规则只要是两个器件的place bound层相互重叠就会报警，同样需要打开检查开关，在setup——constrain——modes中的design modes（package）中勾选package to package为on（其中on为实时监测，只要触犯规则就报警，batch为只有点

击update drc才监测报警，off是不监测，违反规则不报警）。当然，Color/Visibility 中Stack-UP中相应层中的DRC显示也要开启。

22. 拖动时为什么不显示鼠线？移动铺铜或元件时，原来与之相连的过孔和线都消失了，怎么解决？

答：Move时要选中Ripup Etch。选中Ripup Etch时将去掉跟该Symbol引脚相连的Clines，同时显示Rats，选中Stretch Etch时用Clines代替Rats，而什么都不选时则保留Clines同时显示Rats。所以移动铺铜或元件为保留原来的过孔和线，则不能选中Ripup Etch。

另外：定制Allegro环境

Find（选取）

Design Object Find Filter选项：

Groups(将1个或多个元件设定为同一组群)

Comps（带有元件序号的Allegro元件）

Symbols（所有电路板中的Allegro元件）

Functions（一组元件中的一个元件）

Nets（一条导线）

Pins(元件的管脚)

Vias（过孔或贯穿孔）

Clines（具有电气特性的线段：导线到导线；导线到过孔；过孔到过孔）Lines（具有电气特性的线段：如元件外框）

Shapes（任意多边形）

Voids（任意多边形的挖空部分）

Cline Segs(在clines中一条没有拐弯的导线)

Other Segs(在line中一条没有拐弯的导线)

Figures（图形符号）

DRC errors（违反设计规则的位置及相关信息）

Text（文字）

Ratsnets（飞线）

Rat Ts（T型飞线）

文件类型：

.brd(普通的电路板文件)

.dra(Symbols或Pad的可编辑保存文件)

.pad（Padstack文件，在做symbol时可以直接调用）

.psm（Library文件，保存一般元件）

.osm(Library文件，保存由图框及图文件说明组成的元件)

.bsm(Library文件，保存由板外框及螺丝孔组成的元件)

.fsm(Library文件，保存特殊图形元件，仅用于建立Padstack的Thermal Relief)

.ssm(Library文件，保存特殊外形元件，仅用于建立特殊外形的Padstack) .mdd(Library文件，保存module definition)

.tap(输出的包含NC drill数据的文件)

.scr（Script和macro文件）

.art(输出底片文件)

.log（输出的一些临时信息文件）

.color(view层面切换文件)

.jrl(记录操作Allegro的事件的文件)

设定Drawing Size（setup\Drawing size....）

设定Drawing Options(setup\Drawing option....)

status:on-line DRC(随时执行DRC)

Default symbol height

Display：

Enhanced Display Mode:

Display drill holes:显示钻孔的实际大小

Filled pads：将via 和pin由中空改为填满

Cline endcaps：导线拐弯处的平滑

Thermal pads：显示Negative Layer的pin/via的散热十字孔设定Text Size（setup\Text Size....）

设定格子（setup \grids...）

Grids on:显示格子

Non-Etch:非走线层

All Etch:走线层

Top：顶层

Bottom：底层

设定Subclasses选项（setup\subclasses...）

添加\删除Layer

New Subclass..

设定B/Bvia(setup\Vias\Define B/Bvia...)

Ripup etch：移动时显示飞线

Stretch etch：移动时不显示飞线

信号线的基本操作：

更改信号线的宽度（Edit\Change\Find\Clines）option\linewidth

删除信号线（Edit\Delete）

改变信号线的拐角（Edit\Vertex）

删除信号线的拐角（Edit\Delete Vertex）

23. 如何修改某个Shape或Polygon的网络属性以及边界？

答：Shape->Select Shape or void->单击选中该Shape->在右边Option栏Assign net name中将Dummy Net修改成自己想要的网络，当鼠标光标停留在边界时可以拖动光标修改边界。

24. 如何只删除某一层里的东西?

答:很简单，Display->Color/Visibility->单独显示要想删除的那一层，OK后删除即可。

25. 如何替换某个过孔？如何不在布线状态下快速添加过孔？

答：Tools->PadStack->Replace，然后必须选上Single via replace mode，最后选上要想替换的过孔即可；利用copy来快速添加大量过孔即可。

26. 如何在allegro中取消Thermal relief花焊盘(十字焊盘)

答:set up->design parameter ->shape->edit global dynamic shape parameters->Thermal relief connects ->Thru pins ,Smd pins -> full contact

27. 在等长走线时，如何更改target目标线？

答：绕等长有两种：一种是设在一定范围内绕没有基准，就是说在一组BUS 里必须绕到这个范围内才会变绿，这个我一般不用，因为BUS里少绕一根不到这个范围就不会变绿。另一种就是设在一定范围内有基准的，也许就是你表达的这种，ElectricalConstraint Set--＞Net--＞Routing--＞Relative Propagation--＞

relative Delay--＞Delta:Tolerance下你想设做基准的Net,点鼠标右键，在下拉菜单选择set as target。

28. 如何分割电源层？

答：使用Anti Etch来分割平面

使用Add->line命令，并且设置Active Class为Anti Etch，设置好线宽，并且在外框画好RoutKeepin，然后在已经建立Shape的平面上，画出想要分隔的范围，再用Edit->Split Plane->Create。

29. 画了line型线，如何修改？

答：Edit->Vertex（顶点）命令来修改。

30. 通孔式焊盘做得比较大,且排列的较密集,怕连锡怎么办?

答:焊盘间画丝印做隔离。

31. allegro对齐的问题

答:1.首先右键application mode切换到模式placement edit；

2.框选需要对齐的元件；

3.关键的一步，在你要对齐的基准元件上右键，选择align components；OK

4.allegro只能实现这个中心点对齐，至于更高级的要使用skill了

32. 修改了元器件封装,如何更新到PCB?

答：Place->Update Symbols->Package Symbols->找到该封装->点击Refresh即可。

33. Allegro如何添加机械孔？

答：孔径为NPTH(None Plated Through Hole),焊盘为NULL,THERMAL RELIEF和ANTI PAD需比孔径大20MIL左右.然后把它当做via来用就可以了，当然也可以做成Symbol来添加。

34. 画封装时如何将元件参考点设在中间?

答:画好封装后,Setup->designer parameters->Move Orign即可。

35. 在Allegro中如何更改字体和大小（丝印，位号等）

配置字体:

allegro 15.2:

setup->text sizes

text blk:字体编号

photo width: 配置线宽

width,height:配置字体大小

改变字体大小：edit->change，然后在右边控制面板find tab里只选text（只改变字体）

然后在右边控制面板options tab里line width添线的宽度和text block里选字体的大小。

最后选你准备改变的TEXT。

框住要修改的所有TEXT可以批量修改

allegro 16.0: setup->design->parameter->text->setup text size

text blk:字体编号

photo width: 配置线宽

width,height:配置字体大小

改变字体大小：

edit->change，然后在右边控制面板find tab里只选text（只改变字体）

然后在右边控制面板options tab里line width添线的宽度和text block里选字体

的大小。

class->ref des->new sub class->silkscreen_top

最后选你准备改变的TEXT,框住要修改的所有TEXT可以批量修改,

注意：

如果修改顶层丝印要先关掉底部丝印层,silkscreen_bottom和display_bottom --------------------------------------------------------------------

在建封装的时候可以设定

36. Allegro静态铺铜时，当用Shape void Element来手动避让时，有些区域明明很宽但老是进不去以致导致出现孤岛？

答：在用Shape Void Element命令时，选中Shape，右键Parameter，Void Controls->Creat Pin voids，将In-Line改为Individually即可。

37. 重叠元件，如何切换选中它们？

答：选中该最上面元件，按Tab逐层切换选中。

38. 画封装的时候,明明已经在某些层上有定义,如Rout Keepout等，但是调用元件到板上却老是找不到该层？

答：可能有两个原因：1、PCB板上没显示该层；2、画封装的时候，如Top 层定义成“Top_Cond”，但PCB上却定义成“TOP”，所以显示不出来。

39. 动态铺铜时，Update to Smooth但还是存在Out of date shapes，什么原因？

答：可能存在一些dummy net 的shapes，可以通过在Report里运行Shape dynamic state来找到这些shapes，又因为dummy net的shapes可能不会就这样显示出来，可以stack-up里boundary那栏打开，用shape select来选中它来删除。

40. Package Geometry 里的Silkscreen画的是封装的外框，Component Geometry里的Silkscreen是器件的编号文本如R1等。

41. allegro导出库时，no library dependencies选项有什么用？

答：选中该选项，导出库时会连同焊盘一起导出去。

43. Constraints manager里无法建立pin pair？

答：有可能是虽然已经给电阻、电容等器件建立Espice模型了，但是IC的pin脚IO属性没定义。可以编辑pin脚的属性，找到pinuse项，在里面更改即可。

Allegro16.5教程 实用学习笔记

目录 一、常用操作 (3) 1、Extents选项无法改小 (3) 2、没有自己的Pad (3) 3、命令放入焊盘 (3) 4、命令坐标、增量 (4) 5、表贴元件几个Class、Subclass (4) 6、Create Symbol (4) 7、倒角 (4) 8、设置Keepin (4) 9、设置圆滑连线 (5) 10 z-copy命令 (5) 11 放置元件到Bottm (5) 12 设置带端接的等长line (6) 13 设置差分对 (6) 14 群组走线 (6) 15 区域特殊规则设置 (7) 16 Application Mode切换方便布件走线 (8) 17 对齐摆放元件 (9) 18 光绘层信息 (9) 19 Gerber 钻孔 (10) 20 导出坐标信息 (13) 21 Dimension信息 (13) 二笔记 (15) 2.1导线自感估算 (15) 2.2 PCB板基本外框 (15) 三常见错误解决办法 (16)

3.1 No product licenses found... .. (16)

一、常用操作 1、Extents选项无法改小 Extents选项无法改小时，逐步改小， 如500,400,300.100.50.10.6…可修改 成功。 2、没有自己的Pad 自己画的Pad文件目录没有被识别，放到 原Pad同一目录。 3、命令放入焊 盘 x 0 0回车 格式：x空格0 空格 0 空格

4、命令坐标、增量 x 0 0 表示坐标（0,0） ix 1.8 表示坐标x方向增量1.8 iy 2 表示坐标y方向增量2。 可用来制定坐标放置元件、制定坐标或增量画线。 5、表贴元件几个Class、Subclass Stack-Up: Top、Soldermask_Top、Pastemask_Top Package Geometry: Assembly_Top、Place_Bound_Top、Silkscreen_Top。6、Create Symbol Create Symbol 才可以保存成.ssm 文件。Ssm文件加载到Pad Designer制作焊盘。制作成ssm后Pad Designer中没有该焊盘需设置Setup User Preferences Editor Paths Library padpath 双击添加ssm文件路径。 7、倒角 Manufacture 》Drafting 》Fillet 弧角，Chamfer 45度角。依次单击要倒角的两个临边。使PCB边框直角变为弧角或45度角。防止划伤其他物品。 8、设置Keepin Setup 》Area 》Keepin

超实用的一份文档--关于Cadence virtuoso的一些实用技巧

Cadence Virtuoso实用技巧 目录 Cadence Virtuoso实用技巧 (1) 一.关于版图一些实用的快捷键 (2) 二.使用reference window (4) 三.关于Path stitching (6) 四.Placing Pin Arrays(bus pins) (10) 五.在已存在的两个path交错的地方自动打孔 (12) 六.关于Tap的使用 (13) 七.Reshape Objects (15) 八.关于部分选择及相关的操作 (16) 九.关于图形的对齐 (17) 十.Yanking & Pasting图形（即复制-粘贴） (19) 十一.生成Multipart Paths (20) 十二.Search and replace的应用 (24) 十三.提高软件速度的一些环境变量的优化 (25) 十四.快速定义Multipart path的template (26) 十五.用Multipart path生成Tap的skill程序 (32)

一.关于版图一些实用的快捷键 F3：显示Option form F4：Full/Partial 选择切换 N：改变snap model，n---diagonal, Shift+n---orthogonal, Ctrl+n---L90Xfirst Ctrl+y：当多个图形叠在一起时（点击左键默认是两个图形间切换），可以轮流选择重叠的图形 BackSpace：当命令尚未完成时，可以撤销上一次（多次点击可撤销多次）鼠标的点击。如：画path时可撤销前面鼠标错误的点击，选择很多图形stretch，点了reference point发现有多选，可撤销点击，去掉多选图形后再stretch。 Right mouse： a. 没有命令时重复上次命令； b. move和Create instance时逆时针旋转，Shift＋Right mouse轮流关于x/y轴对

Allegro的控制台命令使用介绍,很详细的

allegro控制台命令 控制台命令 File (1) Edit (4) View (6) Add (7) Display (8) Setup (9) Layout (11) V oid (12) Shape (12) Logic (13) Place (14) Route (16) Analyze (17) Manufacture (19) Tools (21) Help (22) 如何设置allegro的快捷键 (23) File File-New new File-Open open File-Save save File-Save As save_as File-Create Symbol create symbol (in Symbol Editor only) File-Import-Logic

netin param File-Import-Artwork load photoplot File-Import-Stream load stream File-Import-IPF load plot File-Import-DXF dxf in File-Import-IDF idf in File-Import- IFF iff in File-Import-SPECCTRA specctra in File-Import-Redac redac in File-Import-Visula visula in File-Import-PADS pads in File-Import-PCAD pcad in File-Import-Sub-Drawing clppaste File-Import-Techfile techfile in File-Import-Active Times signal atimes

Cadence系统环境与基本操作

Cadence 系统环境与基本操作 1. 实验目的 熟悉Cadence 系统环境 了解CIW 窗口的功能 掌握基本操作方法 2. 实验原理 系统启动 Cadence 系统包含有许多工具（或模块），不同工具在启动时所需的License不同，故而启动方法各异。一般情况下涉及到的启动方式主要有以下几种，本实验系统可用的有icms、icfb等。 ①前端启动命令： icms s 前端模拟、混合、微波设计 icca xl 前端设计加布局规划 ②版图工具启动命令 Layout s 基本版图设计（具有交互DRC 功能） layoutPlus m 版图设计（具有自动化设计工具和交互验证功能） ③系统级启动命令 icfb 前端到后端大多数工具 CIW 窗口 Cadence 系统启动后，自动弹出“what’s New…”窗口和命令解释窗口CIW （Command Interpreter Window）。在“what’s New…”窗口中，可以看到本实验 系统采用的5.0.33 版本相对以前版本的一些优点和改进，选择File→close 关闭此 窗口。CIW 窗口如图1.1 所示。 图1.1 CIW 窗口 CIW 窗口按功能可分为主菜单、信息窗口以及命令行。窗口顶部为主菜单，底部为命令行，中间部分为信息窗口。Cadence 系统运行过程中，在信息窗口会给出一些系统信息（如出错信息，程序运行情况等），故而CIW 窗口具有实时监控功能。在命令行中通过输入由SKILL 语言编写的某些特定命令，可用于辅助设计。主菜单栏有File、Tool、Options、Technology File 等选项（不同模块下内容不同），以下

Cadence、Allegro技巧—董磊..

目录： 1.Allegro中颜色、字号等设置好以后，保存，新建的封装可以直接导入设置文件 2.相同的布局可以用copy命令。 3.allegro中器件交换、引脚交换 4.旋转多个元件技巧 5.如何将cadence原理图转换成DXP原理图 6.在allergroPCB里面如何显示某个元件的详细信息，如引脚编号等 7.如何查找原理图的某个元件？ 8.Allegro查找元件的方法 9.cadence打开时会出现StartPage页，怎样关掉？ 10.如何将strokes 文件导入到自己的Allegro里面？ 11.如何删除orCAD原理图中的警告错误标志？ 12.画出边框如何复制到Rout keepin和Pakage Keepin？ 13.orCAD库里的元件做了修改，如何更新到原理图？ 14.动态覆铜不避让过孔和走线怎么解决？ 15.如何单独增大某个焊盘和过孔与shape的间距？ 16.cadence原理图如何批量更新或替换某类元件？ 17.cadence怎样批量修改元件的属性？ 18.cadence怎样为原理图库的器件添加封装？ 19.Allegro里怎样锁定和解锁某元件？ 20.导入网表的注意事项： 21.cadence怎样隐藏所有的value？ 22.allegro如何导出DXF文件？ 23.Allegro怎样查看有没有未完成的布线？ 24.Allegro如何将某一网络Cline、shape、vias等更改颜色？ 25.Allegro怎样使用想要的颜色高亮某一条线？ 26.Allegro里增加阻焊层soldermask（露出铜皮加锡增大导通量） 1.Allegra中颜色、字号等设置好以后，保存，新建的封装可以直接导入设置文件 步骤： a)先设置好适合的颜色、字号等参数。 b)确定打开的是allegro PCB designGXL c)File->export->paramters->选中自己想要导出的，导出到指定文件夹里。

Allegro_PCB_Editor使用流程7章32页

本文档主要介绍Cadence的PCB设计软件Allegro PCB Editor的基本使用方法，其中封装库的建立不再赘述，参见“Cadence软件库操作管理文档”。 目录 一、创建电路板 (2) 1、新建电路板文件 (2) 2、设置页面尺寸 (2) 3、绘制电路板外框outline (3) 4、电路板倒角 (4) 5、添加装配孔 (5) 6、添加布局/布线允许区域（可选） (7) 二、网表导入和板层设置 (7) 1、网表导入 (7) 2、板层设置 (8) 三、布局 (9) 1、手动布局 (9) 2、布局时对元器件的基本操作 (10) 3、快速布局 (11) 4、按ROOM方式布局 (12) 5、布局复用 (15) 四、设置约束规则 (17) 1、设置走线宽度 (17) 2、设置过孔类型 (18) 3、间距规则设置 (19) 五、布线 (20) 1、设置走线格点 (20) 2、添加连接线 (20) 3、添加过孔 (21) 4、优化走线 (21) 5、删除走线 (21) 六、敷铜 (22) 1、设置敷铜参数 (22) 2、敷铜 (23) 七、PCB后处理 (25) 1、检查电路板 (25) 2、调整丝印文本 (27) 3、导出钻孔文件 (28) 4、导出光绘文件 (29)

一、创建电路板 1、新建电路板文件 原理图成功导出网表进行PCB设计之前，首先需要根据实际情况建立电路板文件（.brd），主要是设置PCB板的外框尺寸（软件中称为outline）、安装孔等基本信息。 启动Allegro PCB Editor软件： 选择“File-New”，在新建对话框中设置电路板存放路径，名称等信息： 点击“OK” 2、设置页面尺寸 这里的页面尺寸并不是电路板的实际尺寸，而是软件界面的允许范围，根据实际电路板的大小设置合理的页面尺寸。 选择“Setup-Design Parameters”

(完整版)Cadenceallegro菜单解释.doc

Cadence allegro菜单解释——file 已有320 次阅读2009-8-16 19:17 | 个人分类: | 关键词 :Cadence allegro file 菜单解释 每一款软件几乎都有File 菜单，接下来详细解释一下allegro 与其他软件不同的菜单。 new 新建 PCB文件，点 new 菜单进入对话框后， drawing type 里面包含有 9 个选项， 一般我们如果设计 PCB就选择默认第一个 board 即可。 如果我们要建封装库选 package symbol即可，其他 7 个选项一般很少用，大家可 以理解字面意思就可以知道什么意思了。 open 打开你所要设计的PCB文件，或者封装库文件。 recent designs 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 save as 另存为，重命名。 import import 菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic 导入网表，详细介绍在 allegro 基础教程连载已经有介绍，在此不再详细介 绍。 artwork 导入从其他 PCB文件导出的 .art 的文件。一般很少用词命令。 命令 IPF和 stream 很少用，略。 DXF导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF 后，在弹出的对话框选择，在DXF file里选择你要导入的DXF的路径， DXF units选择 MM ，然后勾选 use default text table 和 incremental addition ，其他默认即可。再点 edit/view layers 弹出对话框，勾选 select all，DXF layer filter 选择 all，即为导入所有层的信息，然后在下面的 class里选择 board geometry，subclass选择 assembly_notes，因为一般导入结构要素图都是导入这一层，然后 点ok，进入了点 import/DXF 后弹出的对话框，然后点 import 即可将结构要素图导入。 IDF IFF Router PCAD这四个命令也很少用，略。 PADS一般建库的时候导入焊盘。 sub-drawing 命令功能非常强大，也是我们在 PCB设计中经常用的命令，如果能 够非常合理的应用 sub-drawing 命令会提高我们设计 PCB的效率。

Allegro实用技巧

Allegro实用技巧 1. 如何移动Drill Chart 的位置？ 生成过一次Drill Legend，Allegro会记住Drill Chart的位置，如果这个位置放错了，怎么去改变呢？ Move--Group 2. 怎么把一整块器件包括走线一起旋转？ 先move 圈所有你需要旋转的器件和走线，记得要选择这个 然后左键提起器件和走线，右键选择 Rotate 3. 怎样不显示部分DRC 先Display - Waive DRCs- Blank 选中DRC，然后右键选择 Waive DRC

4. allegro 打印成pdf 文字可查询 allegro打印成PDF后，PDF文件里的文字既不能选中也不能查找，这是因为缺少相应字体的原因，你可以试着换成其他的字体，如下图所示 5. allegro底层丝印pdf打印后如何镜像，plot setup选上mirror 6. 点击菜单manufacture->drafting->fillet再分别点击角的两边就成原角 注：必须要使用add line画边框。 7.allegro导出gerber文件使用CAM350查看drill层钻孔列表显示不全

8. allegro导出gerber文件使用CAM350查看部分钻孔缺少焊盘setup->Areas->Photoplot Outline，将需要显示的页面都框进去

9. allegro如何删除XNet？ 先在find里选择Comps 然后选择Edit-->Properties，选择需要去掉Xnet属性的排阻或者电阻出现如下对话框 选择Delete Signal_Model->Apply，Xnet属性即删除。

Allegro16.3的使用总结教程

1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是什么地方需要设置，哪位大虾告诉哈我？ 答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。 2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？ 答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。 3. 如何更改Highlight高亮默认颜色？ 答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。 4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？ 答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Di m active layer即可。 5. 快速切换层快捷键 答：可以按数字区里的“-”或“+”来换层。 6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find compone nt to highlight错误等？ 答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。 1.ORcad :首先打开orcad和allegro分别占1/2的窗口界面。然后orcad中 Tools/creatn etlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出网表的路径。然后确定导出网表。 2.Allegro:Files/Import/Logic/ 最底下的Import directory中设置刚才导出网表的路径。然后导入即可，只要不出现error即可。 3.操作互动：首先在allegro中选中高亮display/Highlight，然后到orcad中选中一个元件或者引脚哪么对应的allegro中旧高亮显示了。当然了选中Dehighlight就可以不高亮显示了。 7. 关于盲孔及埋孔B/B Via的制作方法？ 答：可先制作通孔Thru via，然后Setup->B/B via definitions->Define B/B via，如下图，完成后，再在Constraint Manager->Physical->all layers->vias里添加B/B Via即可。

allegro使用技巧

为了便于大家察看pcb 版，我将Allegro 中遇到的一些细微的东西在此跟大家分享： 1、焊盘空心、实心的显示 经常每个人都有自己视觉的习惯，有些人习惯空心焊盘而有些人则习惯实心的，当面对的板子和你自己的习惯矛盾时，可以用以下的方法来改变： 在菜单中选SetupÆDrawing Options….，会弹出一个对话框：在Display 下的Filled pad 前面打勾，显示的就是实心焊盘，反之就是空心的。 在16.3中则在display菜单下参数设置，display选项卡中 2、Highlight 这个如果没有设定好的话，当我们高亮一个网络或者零件的时候，显示为虚线条，这样当放大屏幕的时候很难看清点亮的东西。没有设定好的话，当我们高亮一个网络或者零件的时候，显示为虚线条，这样当缩小屏幕的时候很难看清点亮的东西。按照如下的方法可以加以设定： 在菜单中选SetupÆUser Preferences…，点选Display，在右侧的Display_nohilitefont 前面打勾，则高亮的物体显示为实心颜色，否则为虚线。这一点实际做一下对比就可以体会到。 3、显示平面层花盘 这点跟第1 点类似，在图一中的Thermal pads 中打勾即可；另外要想显示钻孔，只需选中Display drill holes。 4、DRC 显示为填充以及改变大小 显示填充：同样在图二的对话框中，选中右侧Display_drcfill 即显示填充的drc，否则为空心。 改变大小：在参数设置中显示的对话框中点开drc 则出现对话框： 我们就可以更改drc 的大小，或者开、关drc。 5、改变光标的形状（大十字、小十字等） 用惯PowerPCB 的人可能比较习惯光标是大十字，充满整个屏幕，可以作如下设定： 在图二中，选中左侧Ui，在右侧Pcb_cursor 的下拉菜单中选不同的项，则可以实现不同的设定，其中Cross 是小光标，infinite 是大光标。 6、将整版显示为0mil 的线宽 选中右侧nolinewith 可以实现。 7、动态的显示布线长度 在图二的对话框中选中左侧的Etch，右侧选中Allegro_etch_length_on，这样在布线的时候就可以实时的显示已布线的长度，当然并不是所有时候都方便，有时候可能后觉得碍眼，看情况了。 以上是我已发现的一些东东，不对指出还往指正。这些都是很细节的问题，知道了可能会觉得很简单，不知道的话怎么找也找不着，当然还有很多没有发现的东西，如果你已经发现了，麻烦你告诉我一声，我再有什么发现的话还会继续与大家分享。 1.ALLEGRO 自动布线后,为直角调整成45度角走线： Route-Gloss-Parameters-Convert corner to arc。

Allegro操作说明(中文) Word 文档

26、非电气引脚零件的制作 1、建圆形钻孔： （1）、parameter：没有电器属性（non-plated） （2）、layer：只需要设置顶层和底层的regular pad，中间层以及阻焊层和加焊层都是null。 注意：regular pad要比drill hole大一点 27、Allegro建立电路板板框 步骤： 1、设置绘图区参数，包括单位，大小。 2、定义outline区域 3、定义route keepin区域（可使用Z-copy操作） 4、定义package keepin区域 5、添加定位孔 28、Allegro定义层叠结构 对于最简单的四层板，只需要添加电源层和底层，步骤如下： 1、Setup –> cross-section 2、添加层，电源层和地层都要设置为plane，同时还要在电气层之间加入电介质，一般为FR-4 3、指定电源层和地层都为负片（negtive） 4、设置完成可以再Visibility看到多出了两层：GND和POWER 5、铺铜（可以放到布局后再做）

6、z-copy –> find面板选shape（因为铺铜是shape）–> option面板的copy to class/subclass选择ETCH/GND（注意选择create dynamic shape）完成GND层覆铜 7、相同的方法完成POWER层覆铜 Allegro生成网表 1、重新生成索引编号：tools –> annotate 2、DRC检查：tools –> Design Rules Check，查看session log。 3、生成网表：tools –> create netlist，产生的网表会保存到allegro文件夹，可以看一下session log内容。 29、Allegro导入网表 1、file –> import –> logic –> design entry CIS（这里有一些选项可以设置导入网表对当前设计的影响） 2、选择网表路径，在allegro文件夹。 3、点击Import Cadence导入网表。 4、导入网表后可以再place –> manully –> placement list选components by refdes查看导入的元件。 5、设置栅格点，所有的非电气层用一套，所有的电气层用一套。注意手 动放置元件采用的是非电气栅格点。 6、设置drawing option，status选项会显示出没有摆放元件的数量，没有布线的网络数量

cadence入门教程

本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。 打开终端，进入文件夹目录，输入icfb&启动软件，主要中间有个空格。 启动后出现下图： 点击Tools的Library Manager，出现如下： 上面显示的是文件管理窗口，可以看到文件存放的结构，其中Library就是文件夹，Cell就是一个单元，View就是Cell的不同表现形式，比如一个mos管是一个Cell，但是mos管有原理图模型，有版图模型，有hspice参数模型，有spectre参数模型等，这就列举了Cell的4个View。他们之间是树状的关系，即，Library里面有多个Cell，一个Cell里面有多个View。应该保持一个好习惯就是每个工程都应该建立一个Library，Cell和View之间的管理将在后面介绍。

现在建立工程，新建一个Library，如下左图，出现的对话框如下有图： 在上右图中选择合适的目录，并敲入名字，这里取的是inv，这就是新建的文件夹的名字，以后的各种文件都在这个文件夹下。OK后出现下面对话框 这个对话框是选择是否链接techfile，如果只是原理图仿真而不用画版图，就选择Dont need a techfile，这里我们要画版图，而且有工艺库，选择Attach to an existing techfile，OK 后出现下面对话框：

在technology Library选择tsmc18rf，我们使用的是这个工艺库。Inv的文件夹就建好了，在Library Manager就有它了，如下图： 文件夹建好了后，我们要建立原理图，在inv的Library里面新建Cell如下：

如何设置allegro的快捷键

如何设置allegro的快捷键 (2009-08-09 15:01:58) 转载 修改变量文件，设置自定义快捷键。 Allegro可以通过修改env文件来设置快捷键，这对于从其它软件如protle或PADS迁移过来的用户来说，可以沿用以前的操作习惯，还是很有意义的。 先说一下Allegro的变量文件，一共有2个，一个是用户变量，一个是全局变量。 用户变量文件的位置，通过系统环境变量设置：系统属性-高级-环境变量，其中的Home值就是env所在目录。要注意的是，这里也有两个变量，一个是用户变量一个是系统变量，在用户变量里设置了Home之后就不需要在系统变量里再设置了，如果同时设置的话，会以用户变量的为准而忽略系统变量。比如我在用户变量里设置的Home目录为d:\temp，那么env 文件就位于d:\temp\pcbenv内。 如果没有在系统属性里设置Home变量的路径，那么对于XP，会自动在C:\documents and settings\用户文件夹\pcbenv内产生env文件。对于2000，pcbenv目录位于C盘根目录下。 全局变量的位置，固定为软件安装目录内，比如我的就是:d:\cadence\spb_15.7\share\pcb\text 内。 通常建议修改用户变量env文件，而不要修改全局变量env文件，至于为什么，我也不知道:) 另外，这2个env文件，用户变量的优先级更高，就是说如果2个文件中的设置出现冲突，那么以用户变量env文件为准。 好了，搞清楚env文件的位置后，我们就可以来修改了。 用户变量env文件，是类似于下面的格式： source $TELENV

CADENCE应用---HDL原理图+Allegro基本操作

HDL原理图+Allegro基本操作 1.启动Project Manager操作 可以通过开始菜单栏或者桌面快捷方式启动Project Manager；Project Manager用于整个工程的维护，可以打开及编辑原理图、PCB，更新网表等操作。 打开后的Project Manager见下图：layout阶段主要使用OpenProject；

2.原理图与PCB打开操作介绍 A.Project Manager默认选择下图所示版本 B．点击Project Manager界面中的OpenProject按钮，选择需要打开的工程；

C．需要选择的文件为cpm后缀的文件，见下图： D．选择cpm文件后，打开后的Project Manager界面如下图所示：

E.说明： ①工程需要完整，不能缺失文件，否则打开容易出错；客户提供文件要提供完整的工程文件夹； ②PCB需要放在physical文件夹下，这样才能方便后续的同步更新网表及PCB与原理图同步关联；physical文件夹是worklib文件夹的子文件夹；

3.更新网表操作 HDL更新第一方网表有2种操作： A．直接生成网表，然后在PCB中导入网表 不勾选update PCB…，生成的网表在packaged文件夹下； PCB中导入网表操作： 如下图，选择HDL格式，Import directory需要网表所在位置；

B．第二种方法：直接同步关联，在生成网表的同时对PCB进行更新； 在export physical时勾选下图所示“update PCB …”，PCB文件放在physical文件夹下； 其中“1”选择的为需要更新网表的PCB文件；“2”为更新网表之后的PCB；建议此处命名和“1”处做区分； 点击OK，进行网表更新，直至提示完成为止； 更新网表时，不要打开PCB文件；

orcad cadence使用技巧

orcad/allegro使用小技巧60个问题CAPTURE 一 1、 CAPTURE版本选择 CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版。 CAPTURE10.0以上版本对ALLEGRO的支持更好本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的。 操作：在原理图编辑窗口点右键，PLACE DATABASE PART再点ICA，然后搜索零件就行了。可以直接放到原理图。 2、命名 （1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。 （2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。 3、元件封装 （1）、元件封装的引脚不可重名。如GND，要命名为GND＿1，GND＿2。（2）、为了使原理图摆放更合理，使线交叉更少，经常要调整引脚位置。调整位置的时候建议不要更改库里的东东(如果库里的东东没有大问题)，只改放在原理图上的INSTANCE就行了。 操作：在元件上点右键EDIT PART。 (3)、也可以改库里的元件，但会使CACHE里的元件与库里的不一样，想让库里的元件刷新CACHE里的，或删掉CACHE里的，可进行如下操作。 点CACHE里的元件，DESIGH->Replace Cache 或Update Cache. (4)、Cadence不允许符号 . / 而Protel可以，如AXIAL0.4在CAPTURE里要改为AXIAL04或其它名称。 4、方向键使用 CAPTURE的上下左右方向键可以控制鼠标每次移动一个栅格。合理使用方向键可以大大画图效率。例如要添加总线各分支的NET，可以点一次下键，再按一下鼠标左键。 5、模块的使用 模块看起来很舒服的，它直观地表示了各个模块的连接。比只用NET表示要舒服得多，至少我这么认为。 块的原理图可用多次，借用C++的概念，定义了块相当于定义一种数据类型，并未实例化，应用才算实例化。 新建模块时，REFERENCE里写编号，只有一个Reference，Implementation Type 里选Schematic View，Implementation name里写模块所放文件夹的名称，而不是模块文件名。如果一切正确，拖出模块之后，模块的端口会自动出现。根据原理图放置位置再调一下就可以了。

allegro 使用技巧

allegro 使用技巧 1. 鼠标设定: 在ALLEGRO视窗 LAYOUT时,每执行一个指令例：Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便. 1) 控制面版＞滑鼠之移动选项中,指到预设按钮（或智慧型移动）：取消“在对话方块将滑鼠指标移到预设按钮”设置 2. Text path设置: 在ALLEGRO视窗LAYOUT时,不能执行一些指令：Show element, Tools>report… 1) 应急办法：蒐寻一个相应的log文档copy到档案同一路径即可. 2) Setup>User Preference之Design_Paths>textpath项设為： C:\cadance\PSD_14.1\share\pcb/text/views即可. 3. 不能编辑Net Logic. 1) Setup>User Perference之项选择logic_edit_enabled,点选為允许编辑Net Logic, 默认為不能编辑Net Logic. 4. 转gerber前需update DRC,应尽量将DRC排除,有些可忽略的DRC如何消除? 1) logo中文字所產生的K/L error,可另外增加一个subclass,这样该文字不用写在ETCH层,可消除K/L error. 2) 有些可忽略的P/P,P/L 的error,可给那些pin增加一个property---NO_DRC, 操 作:Edit/Properties,选择需要的pin,选NO_DRC, Apply, OK 5. 对某些PIN添加了”NO DRC”的属性可ERRO并不能消除﹐这是為什么? 1) “NO DRC”属性只争对不同的网络﹐对相同的网络要清除ERRO,可设定Same net DRC 為off. 6. 如何Add new subclass: 1) Setup>Subclass之Define Subclass窗口选Class,点add”New subclass” 通常用到的new subclass有：Geometry\Board Geometry\之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放层面。 7. 对differential pair nets 之”net space type”properties应怎样设定？ 1) 先设定对net 设定一differential pair property, 2) 再在constraints system 控制面板中选择spacing rule nets 栏的attach property nets,并在allegro 窗口control panel的find by name 下选择property, 3) 选取相应property, 4) 再对其套用spacing rule 即可. 8. Hilight时的两种不同的显示方式（实线和虚线） 1) 在setup>user preferences>display中,勾上display_nohilitefont,则以实线显示,不勾则虚线显示,实线比较容易看清 9. 怎样更新Allegro layout窗口下的tool bar和display option设定

Allegro使用技巧

Allegro使用技巧------转载 2011-10-31 14:18 1. Allegro颜色设定，保存，调入和显示 1) 采用Script文件纪录板的设定（包括各层颜色） File-->Script... script这个命令是用来记录和调入操作用的。比较多的用处是在一开始的时候调入修改板子不同部分的颜色。或者有的操作需要重复，可以记录下来，直接调用，可以方便很多。我使用比较多的是只显示一部分飞线的操作。有的时候用在两个人合作画一块板子的情况下。不过这种情况下用Sub-Drawing会比较安全和保险。 2) 用Display-->Color Property创建载入显示、不显示的颜色的设定。 这项功能可以用在只显示连线，不显示同一层的铺铜的时候。 2. 如何加入不同的via 1) 用Allegro Utilities->Pad stack工具制作 2) Setup-->constraints...-->Physical (lines/vias)rule set中的Set values...按钮Name栏输入via名Add之即可(注意顶上Constraint Set Name和Subclass) 3. 如何让Allegro显示实心焊盘 Setup-->Drawing Options... Display: Filled pads and Display drill holes 4. 如何让Allegro与Concept-HDL实现反向标注 通常的顺序是原理图（Concept-HDL）打包然后导入Allegro。不过，当我们在Allegro中改变了一些信息之后可以反向标注到原理图中。我碰到的情况是Allegro中使用的某些器件的Auto Rename之后，反向标注回原理图，使得原理图和板子能够保持一致。 具体操作如下： 1）在Allegro中File-->Export-->Logic…注意要在Export to directory中选择正确的路径。 2）在Concept-HDL中File-->Import Physical…注意要在Feedback Board中选择正确的.brd文件。 在Allegro14.2中建议在每次修改完原理图之后习惯性的执行Project Manager中的Design Sync-->Design differences... 5. 如何使用FIX FIX是个比较有用的功能，可以把Cline、Component等保护起来。 具体操作如下： Edit-->Properties，在Find-->Find By Name中选择需要保护的类型，点击More...选择需要 保护的具体内容，点击Apply选择FIX，OK. 我使用这个功能主要是在： 1）对那些decoupling capacitors进行Auto Rename之前，保护住其他电容，这样Auto Rename在反向标注回Concept-HDL的时候才不容易出错。 2）调节线长的时候，把已经修改好的信号FIX起来，防止误操作。 6. 如何使用Sub-Drawing Sub-Drawing我个人认为非常好用。目前工作中几乎每个项目layout的时候都会用到。在两个人合作项目中，有的时候使用会极大的体现其优越性。 保存Sub-Drawing的具体操作如下： File-->Export-->Sub-Drawing，然后在Find面板中选择需要提取的类别。比如Clines、Vias等。然后用鼠标左键框出所要提取的内容，在命令行中键入参考坐标。参考坐标的选择视具体情况而定，通常选用x 0 0。 调入Sub-Drawing的具体操作如下： File-->Import-->Sub-Drawing，然后输入正确的坐标即可。需要注意的是，如果要做text的Sub-Drawing，必须两个.brd文件里面相应的text的参数一样，否则调入的text的大小会按照新的.brd里面的大小改变。 7. 如何方便快捷的Placement 在placement的时候通常的做法是Place-->Manually，然后把器件一个一个调出来，一个一个的输入坐

allegro 软件常用功能操作汇总

allegro 软件常用功能操作汇总 1.在allegro中怎样移动元件的标识 edit-->move,右边find面板只选text~~~ 2.allegro 查找元件的方法 按F5然后在Find 面板，Find by name 下面选Symbol(or pin) ，接着再下面输入元件名称，按回车后，屏幕就会高亮这个元件 3.allegro 如何将元件元件到底层 edit---mirror,find栏选SYMBOL和TEXT 4.在Allegro中如何更改字体和大小（丝印，位号等） 配置字体: allegro 15.2: setup->text sizes text blk:字体编号 photo width: 配置线宽 width,height:配置字体大小 改变字体大小：edit->change，然后在右边控制面板find tab里只选text（只改变字体） 然后在右边控制面板options tab里line width添线的宽度和text block里选字体的大小。 最后选你准备改变的TEXT。 框住要修改的所有TEXT可以批量修改 allegro 16.0: setup->design->parameter->text->setup text size text blk:字体编号 photo width: 配置线宽 width,height:配置字体大小 改变字体大小： edit->change，然后在右边控制面板find tab里只选text（只改变字体） 然后在右边控制面板options tab里line width添线的宽度和text block里选字体的大小。 class->ref des->new sub class->silkscreen_top 最后选你准备改变的TEXT,框住要修改的所有TEXT可以批量修改, 注意： 如果修改顶层丝印要先关掉底部丝印层,silkscreen_bottom和display_bottom -------------------------------------------------------------------- 在建封装的时候可以设定 5.如何allegro在中取消Package to Package Spacing的DRC检测 setup -> constraint -> design constraints -> package to package ->off 6.fanout by pick 的用途 route－>fanout by pick 给bga自动的打via， 对某个器件进行fanout，通俗的说就是从pin拉出一小段表层或底层线，打个孔