高速VITERBI译码器的优化和实现
摘要：大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用，而其相应的Viterbi 译码器硬件复杂度大，限制了译码速度。分析了Viterbi译码器的结构，优化了各模块，合理地组织了存储器结构，简化了接口电路。用FPGA实现Viterbi译码器，提高了译码器速度。
关键词：卷积码Viterbi译码ACS路径度量存储FPGA实现
Viterbi算法是一种基于最大后验概率的卷积译码算法，应用广泛。CDMA的IS-95标准和WCDMA3GPP标准将卷积码作为高速实时数据传输的信道纠错编码，使Viterbi译码器成为移动通信系统的重要组成部分。
为保证纠错性能，卷积码结束度一般选择比较大的，在3GPP中规定约束度K=9。出于实时性的考虑，移动通信系统中对译码时延的要求比较高，需要高速译码器的支持。可是Viterbi译码算法的复杂度、所需存储器容量与结束长度成指数增长关系，成为限制译码器速度的瓶颈。Viterbi译码器每解码一位信息位就需对2k-1个寄存器的状态进行路径度量，并对相应的存储单元进行读写。这种情况下，可以采用状态路径存储单元分块的方法，以提高其译码性能，缺点是ACS单元与存储器之间的接口电路十分复杂，不易实现。
本文分析和优化了Viterbi译码器的结构，提出了一种FPGA实现方案，简化了接口电路，提高了速度。用这种结构实现的单片集成译码器译码速率达350kbps、时钟频率30MHz。以下先分析译碱器总体结构，然后对各模块设计和实现做详细说明。
1算法简述及译码器结构
本文采用3GPP标准规定的K=9，码率r=1/2的(753,561)卷积码，卷积编码器送出的码序列C，经过信道传输后送入译码器的序列为R。译码器根据接受序列R，按最大似然准则力图找出正确的原始码序列。
Viterbi译码过程可用状态图表示，图1表示2个状态的状态转移图。Sj,t和Sj+N/2,t 表示t时刻的两个状态。在t+1时刻，这两个状态值根据路径为0或者1，转移到状态S2j+1和S2j+1,t+1。每一种可能的状态转移都根据接收到的有噪声的序列R计算路径度量，然后选择出各个状态的最小度量路径（幸存路径）。Viterbi算法就是通过在状态图中寻找最小度量路径向前回溯L步，最后得到的即为译码输出。
本设计采用XilinxVirtex600EFPGA芯片，在ALDEC公司的Active-HDL仿真环境下，用Verilog语言完成，并用Xilinx的ISE4综合实现。Viterbi译码器系统框图如图2所示，主要由BMG(路径计算模块)、ACS(加比选模块)、TB(路径回溯模块)、MMU（路径存储模块）等部分组成。采用并行流水线结构，各个模块在控制信号统一监控下工作，减少了读取数据所需时间，充分发挥了FPGA高速计算的特性，提高了整个系统的效率。
2子模块的优化和实现
2.1ACS模块
由于采用的卷积码约束度K=9，在译码过程中，每一时刻有2k-1=256个状态，512个度
量路径值，为了获得高速率，需采用尽可能多的ACS单元。但由于实际应用中需求电路面积小、功耗低，决定了ACS单元的数目不能太多。经过实验证明，采用4个ACS单元并行处理，完成可以达到应用要求。
图3度量路径状态分组图
ACS单元用来计算选择状态的路径度量。它需要不断地读出路径度量作为操作数，然后将更新的度量写回各个状态。由于采用4个ACS单元并行处理，为不造成流水线堵塞，如何对RAM中的度量数据进行读写是关键。如前述，本文采用状态路径存储单元分块的方法。将所有状态分成4组，分别对应于4个ACS。每次运算时，4个ACS同时从各组状态值中读取数据进行操作。
由图1可知，状态Sj和Sj+2/N在状态转移中同时得到两个新状态S2J和S2j+1。因此为了ACS能够同时取出这两个状态值，Sj和Sj+2/N必须存储在不同的RAM组中。同样，两个计算出来的新状态S2j和S2j+1也应如此。遵循这种准则，则时也简化接口电路，采用如下的分组算法：假设待分配状态=Sj=Sk-2Sk-1…S1S0，所对应的RAM组为Rm，由于RAM共分成4组，则m=(Sk-2S1)S0（两位二进制数表示）。状态分组图如图3所示，从中可以看出，从状态S128开始的后续状态都有规律地交错位置存储。由此，ACS单元和状态路径存储单元的接口电路只需采用两个2×2交换器，如图4所示。每一个交换器上连着两个ACS单元和两个RAM组。这两个交换器由输入状态Sj的最高位Sk-2控制。当Sk-2=1时，交换器交叉互联，如果Sk-2为0时，各ACS和RAM直接相连。这种接口设计十分容易实现。
在Viterbi译码算法中，译码状态的转移导致度量的读出和写入地址的不同，这样用FPGA 实现时就需要两块RAM采用乒乓模式实现。本文更新路径存储采用原位运算方法，也就是找出状态转移的规律性，建立转移后的新状态和转移前的老状态际址映射关系，使度量的更新在原位上进行，使存储空间减小一半。
2.2幸存路径管理模块
幸存路径的存回溯是Viterbi算法关键的一步，最终的译码输出从对幸存的回溯中得到。由于采用基2的状态转移算法，当前时刻对应的前序时刻状态只有2个，所以在路径回溯中采用1bit指针算法。也就是说，在每个状态路径更新时，只需写1bit路径状态转移信息。幸存路径存储单元可看作一个存储器阵列，每列对应一个状态，一列中的每个单元都有一个1位的指针。在实际设计中，考虑到数据总线的带宽有限，对于8位的幸存路径数据总线，在幸存路径存中将256个状态分成32块。对应幸存路径时，先通过当前状态地址寻址的方式来选择所对应的幸存路径块。
在实际应用中，为了保证译码的准确度，幸存路径的回溯长度通常取4～5倍约束长度，本文回溯长度定为64。如图5所示，当一个解码初始信号进来后，系统把当前所有状态中的最小状态，也就是最小状态值作为当前状态值，路径回溯模块把地址值送入MMU中，从32个分组块中选取相应的幸存路径存到幸存状态值（8位），然后根据当前状态的指针从这8位数据中得到1位幸存路径比特，而下一个状态值由当前状态的低7位和这个幸存路径比特决定。当回溯了64步后，控制信号给出一个输出指示时，当前状态值的最高位即是解码输出值。
图5路径回溯模块框图
本文重点从ACS的并行处理、度量路径的存储管理和路径回溯上对Viterbi译码方法进行了讨论。从实际应用出发，考虑到硬件功耗的面积的减小，采用了4个ACS并行，路径的存储和管理都采取了分组的模式，简化了接口电路，译码达到了较高的速度，完全可以满足3GPP标准的要求。用Xilinx的Virtex600EFPGA芯片实现了K=9、码率为1/2、编码速率为350kbps、时钟频率40MHz的Viterbi译码器。表1列出了XilinxISE对本设计综合布线报告中提供的参数。
表1Viterbi译码器布线参数表
NumberofSlices:1,596outof6,19223
SliceFlipFlops:620
4inputLUTs:1,320
NumberofSlicescontaining
unrelatedlogic:0outof1,5960
NumberofbondedIOBs:30outof15319
NumberofBlockRAMs:20outof7234
Totalequivalentgatecountfordesign:474,210
数据结构哈夫曼编码译码器课程设计报告
JAVA语言实验报告 学院计算机工程学院班级计算1013 姓名佐伊伦学号 201081xxxx 成绩指导老师 xxxx 2012年09月03日
目录 目录 (1) 1 课程设计的目的和意义 (2) 2 需求分析 (3) 3 系统（项目）设计 (5) ①设计思路及方案 (5) ②模块的设计及介绍 (5) ③主要模块程序流程图 (8) 4 系统实现 (11) ①主调函数 (12) ②建立HuffmanTree (12) ③生成Huffman编码并写入文件 (15) ④电文译码 (16) 5 系统调试 (17) 参考文献 (21) 附录源程序 (22)
1 课程设计的目的和意义 在当今信息爆炸时代，如何采用有效的数据压缩技术来节省数据文件的存储空间和计算机网络的传送时间已越来越引起人们的重视。哈夫曼编码正是一种应用广泛且非常有效的数据压缩技术。 哈夫曼编码的应用很广泛，利用哈夫曼树求得的用于通信的二进制编码称为哈夫曼编码。树中从根到每个叶子都有一条路径，对路径上的各分支约定：指向左子树的分支表示“0”码，指向右子树的分支表示“1”码，取每条路径上的“0”或“1”的序列作为和各个对应的字符的编码，这就是哈夫曼编码。 通常我们把数据压缩的过程称为编码，解压缩的过程称为解码。电报通信是传递文字的二进制码形式的字符串。但在信息传递时，总希望总长度尽可能最短，即采用最短码。 作为信息管理专业的学生，我们应该很好的掌握这门技术。在课堂上，我们能过学到许多的理论知识，但我们很少有过自己动手实践的机会！课程设计就是为解决这个问题提供了一个平台。 在课程设计过程中，我们每个人选择一个课题，认真研究，根据课堂讲授内容，借助书本，自己动手实践。这样不但有助于我们消化课堂所讲解的内容，还可以增强我们的独立思考能力和动手能力；通过编写实验代码和调试运行，我们可以逐步积累调试C程序的经验并逐渐培养我们的编程能力、用计算机解决实际问题的能力。 在课程设计过程中，我们不但有自己的独立思考，还借助各种参考文献来帮助我们完成系统。更为重要的是，我们同学之间加强了交流，在对问题的认识方面可以交换不同的意见。同时，师生之间的互动也随之改善，我们可以通过具体的实例来从老师那学到更多的实用的知识。 数据结构课程具有比较强的理论性，同时也具有较强的可应用性和实践性。课程设计是一个重要的教学环节。我们在一般情况下都能够重视实验环节，但是容易忽略实验的总结，忽略实验报告的撰写。通过这次实验让我们明白：作为一名大学生必须严格训练分析总结能力、书面表达能力。需要逐步培养书写科学实验报告以及科技论文的能力。只有这样，我们的综合素质才会有好的提高。
施工方案优化案例3篇
施工方案优化案例3篇 （878字） 中铁十一局一公司沉湖汉江特大桥节约成本1500万元本报湖北汉川4月11日讯（通讯员高仕红）中铁十一局一公司在国家重点工程汉（口）宜（昌）铁路沉湖汉江特大桥深水基础施工中，针对主墩墩位处均为硬塑状淤泥粉质黏土这一地质状况，优化施工方案，展开科技攻关，采用钢板桩围堰施工，不仅比计划提前工期近3个月，抢在雨季来临之前完成主墩承台和墩身0#块的施工，而且比其它施工方案节约成本1500多万元，同时获得沪汉蓉铁路湖北有限公司的表彰奖励。 该公司担负的汉宜铁路沉湖汉江特大桥是汉宜铁路全线重点控制性工程，于XX年9月进场施工，为确保大桥基础在今年4月底雨季来临之前抢出水面，该公司广大技术干部计划在承台施工时拟定了两套施工方案：一套为双壁钢套箱方案，一套为钢板桩方案。在主墩96#墩钻孔灌注桩施工全部完成后，他们已探了整个主墩墩位处均为硬塑状淤泥粉质黏土的地质情况，经过反复的讨论、比选，考虑到该地质情况，钢套箱无法抽泥下沉，同时考虑平台的承台内部分拆除后，又要重新在钢护筒上搭设拼组钢套箱及下沉钢结构平台、拼组龙门吊机，这样耗时费力而且还很不经济，最终决定了钢板桩围堰这套该公司在沪（上海）宁（南京）城际铁
路有成功经验可资借鉴的施工方案。为汛期来临之前完成主墩承台和墩身0#块提供了可靠保障。 若采用钢套箱围堰方案，就必须先拆除围堰的平台，再利用钢护筒搭设钢套箱拼装的平台，这部分工作完成至少需要一个多月的时间，然后组拼钢套箱抽泥、下沉，再封底，在这种硬塑状粘土地层的情况下，完成至少需要45天的时间，主墩至少要在今年5月中旬方能完成，95#墩在5月底方能完成。而采用钢板桩围堰方案3月16日就完成了96#墩的承台，3月27日就完成了95#墩的承台，工期至少提前2个月。 同时，如果采用钢套箱方案，重新搭建拼装平台、购置、安装龙门吊机，至少需投入资金200万元。采用钢套箱需大量的钢材购置、加工费用，而且其水下的部分无法切除，而采用钢板桩围堰，钢板桩和内支撑都可周转施工，这样仅计算材料的折旧费用和人工费用，采用钢板桩围堰施工方案施工，至少可节省资金1500万左右。 篇二：优化施工方案案例（1045字） 1。背景 某施工单位通过激烈竞争，承包了一项炼钢厂建设工程项目，工程造价以1000万元为基数，降低10%为成本控制计划。公司要求项目部通过编制降低成本计划进行成本管理，节约费用60万元。项目部通过对现有成本控制计划中措施
DSP卷积码的维特比译码的分析与实现
编号： 《DSP技术与应用》课程论文卷积码的维特比译码的分析与实现 论文作者姓名：______ ______ 作者学号：___ ______ 所在学院： 所学专业：_____ ___ 导师姓名职称：__ _ 论文完成时间： _
目录 摘要： (1) 0 前言 (2) 1 理论基础 (2) 1.1信道理论基础 (2) 1.2差错控制技术 (3) 1.3纠错编码 (4) 1.4线性分组码 (5) 2 卷积码编码 (7) 2.1 卷积码概要 (7) 2.2 卷积码编码器 (8) 2.3卷积码的图解表示 (8) 2.4 卷积码的解析表示 (11) 3 卷积码的译码 (14) 3.1 维特比译码 (15) 3.2 代数译码 (17) 3.3 门限译码 (18) 4 维特比译码器实现 (18) 4.1 TMS320C54 系列DSP概述 (18) 4.2 Viterbi译码器的DSP实现 (19) 4.3 实现结果 (21) 5 结论 (21) 参考文献 (22) II
卷积码的维特比译码的分析与实现 摘要： 针对数据传输过程中的误码问题，本文论述了提高数据传输质量的一些编码及译码的实现问题。自P.Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。在与分组码同样的码率R 和设备复杂性的条件下，无论从理论上还是从实际上均己证明卷积码的性能至少不比分组码差，且实现最佳和准最佳译码也较分组码容易。目前，卷积码已广泛应用在无线通信标准中，其维特比译码则利用码树的重复性结构，对最大似然译码算法进行了简化。本文所做的主要工作： 首先对信道编码技术进行了研究，根据信道中可能出现的噪声等问题对卷积码编码方法进行了主要阐释。 其次，对卷积码维特比译码器的实现算法进行了研究，完成了译码器的软件设计。 最后，结合实例，采用DSP芯片实现卷积码的维特比译码算法的仿真和运行。 关键词： 卷积码维特比译码DSP Convolutional codes and Viterbi decoding analysis and realization Zhang Yi-Fei (School of Physics and Electronics, Henan University, Henan Kaifeng 475004, China) Abstract: Considering the error bit problem during data transmission,this thesis discussed some codings and decoders,aiming at enhancing transmission performance. From P.Elias first gave the concept of convolutional code, it has show its’ great advantage. Under the same condition and the same rate of block code, the performance of convolutional code is better than block code, and it’s easier to implement the best decoding.Convolutional codes have been widely used in wireless communication standards, the V iterbi decoding using the repetitive structure of the code tree, the maximum likelihood decoding algorithm has been simplified. Major work done in this article: First, the channel coding techniques have been studied, the main interpretation of the convolutional code encoding method according to the channel may be noise and other issues. Secondly, the convolutional code V iterbi decoder algorithm has been studied, the software design of the decoder. Finally, with examples, simulation and operation of the DSP chip convolutional codes, Viterbi decoding algorithm. 1
译码器实验报告
译码器实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成 组合电路的方法。4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板1块 2、74hc138 3-8线译码器2片 3、74hc20 双4输入与非 门1片 三、实验原理 1、中规模集成译码器74hc138 74hc138是集成3线－8线译码器，
在数字系统中应用比较广泛。图3－1是其引脚排列。其中a2 、a1 、a0 为地址输入端，0y～7y为译码输出端，s1、2s 、3s 为使能端。74hc138真值表如下：74hc138引脚图为：74hc138工作原理为：当s1=1，s2+s3=0时，电路完成译码功能，输出低电平有效。其 中： 2、译码器应用 因为74hc138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74hc138 逻辑功能测试（1）控制端功能测试测试电路如图：按上表所示条件输入开关状态。观察并记录译码器输出状态。led指示灯亮为0，灯不 亮为1。
（2）逻辑功能测试 将译码器使能端s1、2s 、3s 及地址端a2、a1、a0 分别接至逻辑电平开关输出口，八个输出端y7 ?????y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按 下表逐项测试74hc138的逻辑功能。 2、用74hc138实现逻辑函数y=ab+bc+ca 如果设a2=a，a1=b，a0=c，则函数y 的逻辑图如上所示。用74hc138和74hc20各一块 在实验箱上连接下图线路。并将测试结果下面的记录表中。 3、用两个3线-8线译码器构成4线-16线译码器。利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如下图所示。 五、实验结果记录：2、74hc138实现逻辑函数y=ab+bc+ca，实验结果记录： 六、实验注意事项
工程项目技术方案优化案例分析 (视频) (13年版)测试题
14、工程项目技术方案优化案例分析（视频）（13年版） 一、单选题 1、优化方案应切实可行，一切从实际出发，目的是要保证（），降低施工成本。 A. 工期、质量、安全 B. 工期、质量、安全、环境 C. 工期、质量、环境 D. 质量、安全、环境 2、课程中某大剧院工程基坑降水施工方案优化，勘察期间初见水位埋深为（） A. 9.00-10.00m B. 10.00-11.00m C. 11.00-12.00m D. 12.00-13.00m 3、大体积混凝土分层浇筑，当采用泵送混凝土时，分层连续浇筑厚度不大于（），以方便于振捣和保证砼浇筑质量。 A. 200mm B. 500mm C. 600mm D. 700mm 4、大体积混凝土浇筑体里表温差、降温速率、环境温度及温度应变的测试，在混凝土浇筑后7天内，每昼夜可不少于（）次； A. 7 B. 12 C. 24 D. 36 5、在砼浇筑完毕后，及时在表面覆盖一层塑料薄膜两层毡片。保温养护的持续时间根据温度应力（包括砼收缩产生的应力）控制确定，不得少于（）天。 A. 3 B. 7 C. 14 D. 28 6、关于传统支撑加固法与荷载逐层折减法的说法错误的是（） A. 传统支撑加固法相对后者支撑费用大、二次加固施工困难 B. 传统支撑加固法相对后者可靠度有保障、方便各层施工、成本低 C. 荷载逐层折减法相对后者来说方案论证复杂 D. 传统支撑加固法，不考虑转换层以下各层楼层自身承载能力，原模板支撑体系不拆除，一直贯穿到地下三层底板，再根据各层支撑体系设置情况进行稳定计算，必要时加固补充加密、支撑立杆 7、课程中某大剧院工程基坑降水施工方案优化，根据《华北地区区域地层表》，该区地层位居华北地层区华北平原分区之冀中小区（）地区交界地带。
实验一 七段数码显示译码器
实验一七段数码显示译码器 一、实验目的 1.学会的破解quartusII方法并破解机房电脑。 2.掌握七段数码管显示的工作原理并能够用verilog语言编程。 3.初步了解quartusII建立程序编译、仿真及下载的操作流程并学会七段数码显示译码器的 Verilog硬件设计。 二、实验原理 7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能做十进制BCD译码，然而数字系统中的处理和运算都是二进制，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。本实验中的7段译码管输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右 三、实验内容 1、实现BCD/七段显示译码器的“ Verilog ”语言设计。 说明：7段显示译码器的输入为：IN0…IN3共4根， 7段译码器的逻辑表，同学自行设计，要求实现功能为：输入“ 0…15 ”（二进制）输出“ 0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。 2、使用工具为译码器建立一个元件符号 3、设计仿真文件，进行验证。 4、编程下载并在实验箱上进行验证。 四、实验步骤 第一步破解quartusII 1.在安装目录找到本机中关于quartusII的证书文件 2.运行未破解的quartusII，在【tools】>【license setup】路径下的倒数第三行中找到本机 网卡号并复制； 3.以记事本方式打开证书文件，在编辑替换中将证书文件中host id后面的号码替换为上一 步复制的内容,保存退出； 4.在quartusII中打开【tools】>【license setup】中找到证书所在路径并打开单击ok即完成 破解。 证书所在目录license setup选项
Viterbi译码的Matlab实现
2010年12月（上） Viterbi 译码的Matlab 实现 张慧 （盐城卫生职业技术学院，江苏盐城 224006） ［摘要］本文主要介绍了Viterbi 译码是一种最大似然译码算法，是卷积编码的最佳译码算法。本文主要是以（2，1，2）卷积码为例，介 绍了Viterbi 译码的原理和过程，并用Matlab 进行仿真。［关键词］卷积码；Viterbi 译码 1卷积码的类型 卷积码的译码基本上可划分为两大类型：代数译码和概率译码，其中概率译码是实际中最常采用的卷积码译码方法。 2Viterbi 译码 Viterbi 译码是由Viterbi 在1967年提出的一种概率译码，其实质是最大似然译码，是卷积码的最佳译码算法。它利用编码网格图的特殊结构，降低了计算的复杂性。该算法考虑的是，去除不可能成为最大似然选择对象的网格图上的路径，即，如果有两条路径到达同一状态，则具有最佳量度的路径被选中，称为幸存路径（ surviving path ）。对所有状态都将进行这样的选路操作，译码器不断在网格图上深入，通过去除可能性最小的路径实现判决。较早地抛弃不可能的路径降低了译码器的复杂性。 为了更具体的理解Viterbi 译码的过程，我们以（2，1，2）卷积码为例，为简化讨论，假设信道为BSC 信道。译码过程的前几步如下：假定输入数据序列m ，码字U ，接收序列Z ，如图1所示，并假设译码器确知网格图的初始状态。 图１ 时刻t 1接收到的码元是11，从状态00出发只有两种状态转移方向，00和10，如图a 所示。状态转换的分支量度是2；状态转换的分支径量度是0。时刻t 2从每个状态出发都有两种可能的分支，如图b 所示。这些分支的累积量度标识为状态量度┎a ，┎b ，┎c ，┎d ，与各自的结束状态相对应。同样地，图c 中时刻t 3从每个状态出发都有两个分支，因此，时刻时到达每个状态的路径都有两条，这两条路径中，累积路径量度较大的将被舍弃。如果这两条路径的路径量度恰好相等，则任意舍弃其中一条路径。到各个状态的幸存路径如图d 所示。译码过程进行到此时，时刻t 1和t 2之间仅有一条幸存路径，称为公共支（com-mon stem ）。因此这时译码器可以判决时刻t 1和t 2之间的状态转移是00→10；因为这个状态转移是由输入比特1产生的，所以译码器输出1作为第一位译码比特。由此可以看出，用实线表示输入比特0，虚线表示输入比特1，可以为幸存路径译码带来很大的便利。注意，只有当路径量度计算进行到网格图较深处时，才产生第一位译码比特。在典型的译码器实现中，这代表了大约是约束长度5倍的译码延迟。 图２幸存路径选择 在译码过程的每—步，到达每个状态的可能路径总有两条，通过比较路径量度舍弃其中一条。图e 给出了译码过程的下一步：在时刻t 5到达各个状态的路径都有两条，其中一条被舍弃；图f 是时刻t 5的幸存路径。注意，此例中尚不能对第二位输入数据比特做出判决，因为在时刻t 2离开状态10的路径仍为两条。图g 中的时刻t 6同样有路径合并，图h 是时刻t 6的幸存路径，可见编码器输出的第二位译码比特是1，对应了时刻t 2和t 3之间的幸存路径。译码器在网格图上继续上述过程，通过不断舍弃路径直至仅剩一条，来对输入数据比特做出判决。 网格图的删减（通过路径的合并）确保了路径数不会超过状态数。对于此例的情况，可证明在图b 、d 、f 、h 中，每次删减后都只有4条路径。而对于未使用维特比算法的最大似然序列彻底比较法，其可能路径数（代表可能序列数）是序列长度的指数函数。对于分支字长为L 的二进制码字序列，共有2L 种可能的序列。下面我们用Matlab 函数viterbi （G,k,channel_output ）来产生输入序列经Viterbi 译码器得到的输出序列，并将结果与输入卷积码编码器的信息序列进行比较。在这里，G ＝g ，k=k0，channel_output=output 。用Matlab 函数得到的译码输出为10011100110000111，这与我们经过理论分析得出的结果是一致的。 我们用subplot 函数将译码器最终的输出结果与（下转第261页） 250
卷积码编码和维特比译码
卷积码编码维特比译码实验设计报告 SUN 一、实验目的 掌握卷积码编码和维特比译码的基本原理，利用了卷积码的特性, 运用网格图和回溯以得到译码输出。 二、实验原理 1.卷积码是由连续输入的信息序列得到连续输出的已编码序列。其编码器将k个信息码元编为n个码元时，这n个码元不仅与当前段的k个信息有关，而且与前面的（m-1）段信息有关（m为编码的约束长度）。 2.一般地，最小距离d表明了卷积码在连续m段以内的距离特性，该码可以在m个连续码流内纠正(d-1)/2个错误。卷积码的纠错能力不仅与约束长度有关，还与采用的译码方式有关。 3. 维特比译码算法基本原理是将接收到的信号序列和所有可能的发送信号序列比较，选择其中汉明距离最小的序列认为是当前发送序列。卷积码的Viterbi 译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程,找到最佳路径即完成了译码过程,并可以纠正接收码字中的错误比特。 4.所谓“最佳”, 是指最大后验条件概率:P( C/ R) = max [ P ( Cj/ R) ] , 一般来说, 信道模型并不使用后验条件概率,因此利用Beyes 公式、根据信道特性出结论:max[ P ( Cj/ R) ]与max[ P ( R/ Cj) ]等价。考虑到在系统实现中往往采用对数形式的运算,以求降低运算量,并且为求运算值为整数加入了修正因子a1 、a2 。令M ( R/ Cj) = log[ P ( R/ Cj) ] =Σa1 (log[ P( Rm/ Cmj ) ] + a2) 。其中, M 是组成序列的码字的个数。因此寻找最佳路径, 就变成寻找最大M( R/ Cj) , M( R/ Cj) 称为Cj 的分支路径量度,含义为发送Cj 而接收码元为R的似然度。 5.卷积码的viterbi译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程，找到最佳路径即完成了译码过程并可以纠正接收码字中的错误比特。 三、实验代码 #include<> #include "" #define N 7 #include "" #include <> #include<> #define randomize() srand((unsigned)time(NULL)) encode( unsigned int *symbols, /*编码输出*/ unsigned int *data, /*编码输入*/ unsigned int nbytes, /*nbytes=n/16,n为实际输入码字的数目*/ unsigned int startstate /*定义初始化状态*/
3-8译码器课程设计报告
EDA技术实验报告 —3-8译码器的设计 一．实验目的 1.通过一个简单的3-8译码器的设计，掌握组合逻辑电路的设 计方法。 2.掌握组合逻辑电路的静态测试方法。 3.初步了解QUARTUSⅡ软件的基本操作和应用。 4.初步了解可编程逻辑器件的设计全过程。 二．实验原理 3-8译码器的三输入，八输出。输入信号N用二进制表示，对应的输出信号N输出高电平时表示有信号产生，而其它则为 低电平表示无信号产生。其真值表如下图所示：
当使能端指示输入信号无效或不用对当前的信号进行译码时，输出端全为高电平，表示任何信号无效。 三．实验内容 用三个拨动开关来表示三八译码器的三个输入(A,B,C),用八个LED来表示三八译码器的八个输出（D0-D7）。通过与实验箱的FPGA接口相连，来验证真值表中的内容。 表1-2拨动开关与FPGA管脚连接表 表1-3LED 灯与FPGA管脚连接表 (当FPGA与其对应的接口为高电平时，LED会发亮)
LED1 LED3 G14 从FPGA的G14至 LED1 LED4 H12 从FPGA的H12至 LED1 LED5 H11 从FPGA的H11至 LED1 LED6 J10 从FPGA的J10至LED1 LED7 L9 从FPGA的L9至LED1 LED8 H1O 从FPGA的H10至 LED1 四．实验歩骤 1.建立工程文件
2．建立图形设计软件 （1）将要选择的器件符号放置在图形编辑器的工作区域，用正
交节点工具将原件安装起来，然后定义端口的名称。结果如下图： 3.编 译 前 设 置 （1）选 择 目标芯片 （2）选择目标芯片的引脚状态 4.对设计文件进行编译
机械优化设计方案三个案例
机械优化设计案例1 1. 题目 对一对单级圆柱齿轮减速器，以体积最小为目标进行优化设计。 2.已知条件 已知数输入功p=58kw，输入转速n=1000r/min，齿数比1?]=550Mpa，许用弯用应力[曲应力u=5，齿轮的许H?]=400Mpa。[ F3.建立优化模型 3.1问题分析及设计变量的确定 由已知条件得求在满足零件刚度和强度条件下，使减速器体积最小的各项设计参数。由于齿轮和轴的尺寸（即壳体内的零件）是决定减速器体积的依据，故可按它们的体积之和最小的原则建立目标函数。 单机圆柱齿轮减速器的齿轮和轴的体积可近似的表示为： 222222??)?0.25(b?c)(.25Db(d?d?dv?0.25)b(d??d)?02gzz1g122222222????d?)?0.257l(d8?dddc?2112 zzzz022222222??)10m(mzu?d?b.25?[m0zb?d.b?m8zbub0?1112zz12222]3228dd6d)?d?l?05bd.?005 b(mzu?10m?1..2 2zz2zz2z121式中符号意义由结构图给出，其计算公式为 d?mz,d?mz2112D?umz?10m12g d?1.6d,d?0.25(umz?10m?1.6d)2z2g210z c?0.2b 由上式知，齿数比给定之后，体积取决于b、z、m、l、d 和z11 d 六个参数，则设计变量可取为z2TT]ddbzmxxxxx]l?[xx?[23145z61z213.2目标函数为222222f(x)?0.785398(4.75xxx?85xxx?85xx?0.92xx?xx?5231116233112222220.8xxxx?1.6xxx?xx?xx?28x ?32x)?min6646213316545约束条件的建立3.3． zz?17?，得1）为避免发生根切，应有min0??17?xg(x)21b???????maxmin d的最大值为齿宽系数2 )齿宽应满足和，dmaxmin??，，得和最小值，一般取 =1.4=0.9maxmin g(x)?0.9?x(xx)?03212g(x)?x(xx)?1.4?031323）动力传递的齿轮模数应大于2mm，得 g(x)?2?x?0344）为了限制大齿轮的直径不至过大，小齿轮的直径不能大于d，得max1g(x)?xx?300?0352d?d?d5）齿轮轴直径的范围：得 maxzminzz0?100?xxg()?560?x150?g(x)?570?x?g(x)?130680200?x)?x?g(69l按结构关系，应距离满足条件：撑6）轴的支?b?2??0.5d?l=20），得（可取2zminmin g(x)?x?0.5x?x?40?041610）齿轮的接触应力和弯曲应力应不大于许用值，得7． 0550?xxx)?1468250g(x)?(1231170980?x)??400g(42??2212)x?0.854?10xxxx(0.169?0.6666?102223170 980g(x??400?)4?22213)x?10?0.?xxx(0.2824?0.17710394x23221??][ 8）齿轮轴的最大挠度，得不大于许用值max440?.003xxx(xx)?0g(x)?117.04 4521443??][ 9）齿轮轴的弯曲应力，得不大于许用值 ww6x?102.8512124?5.5?2.4?100g(x)?()?153xxx3526x1085?12.2124?5.5?10?0?g(x)()?6163xxx3624.优化方法的选择 由于该问题有6个设计变量，16个约束条件的优化设计问题，采用传统的优化设计方法比较繁琐，比较复杂，所以选用Matlab优化工具箱中的fmincon函数
七段译码器显示电路
数字显示译码器 在数字系统中，常需要将数字、文字或符号等直观地显示出来。能够显示数字、文字或符号的器件称为显示器。数字电路中的数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器为数字显示译码器。 数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管（LED）显示器、荧光显示器、液晶显示器、气体放电管显示器等。目前应用较广泛的是由发光二极管构成的七段数字显示器。 ①七段数字显示器 图6-53为发光二极管构成的七段数字显示器。它是将七个发光二极管（小数点也是一个发光二极管，共八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。 （a）（b） 图6-53 七段数字显示器 （a）数字显示器（b）显示的数字 根据七个发光二极管的连接形式不同，七段数字显示器分为共阴极和共阳极接法两种。 （a）（b） 图6-54 七段数字显示器的内部接法 （a）共阳极（b）共阴极 图6-54（a）是共阳极接法，它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。 图6-54（b）所示是共阴极接法，它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。 改变限流电阻的阻值，可改变发光二极管电流的大小，从而控制显示器的发
Viterbi译码的MATLAB仿真研究
BUPT 卷积码编码及Viterbi译码 班级：07114 学号：070422 姓名：吴希龙 指导老师：彭岳星 邮箱：FusionBupt@https://www.sodocs.net/doc/682990378.html,
1. 序言 卷积码最早于1955年由Elias 提出，稍后，1957年Wozencraft 提出了一种有效地译码方法即序列译码。1963年Massey 提出了一种性能稍差但是比较实用的门限译码方法，使得卷积码开始走向实用化。而后1967年Viterbi 提出了最大似然译码算法，它对存储级数较小的卷积码很容易实现，被称作Viterbi 译码算法，广泛的应用于现代通信中。 2. 卷积码编码及译码原理 2.1 卷积码编码原理 卷积码是一种性能优越的信道编码，它的编码器和解码器都比较易于实现，同时还具有较强的纠错能力，这使得它的使用越来越广泛。卷积码一般表示为(n,k,K)的形式，即将k 各信息比特编码为n 个比特的码组，K 为编码约束长度，说明编码过程中相互约束的码段个数。卷积码编码后的n 各码元不经与当前组的k 个信息比特有关，还与前K-1个输入组的信息比特有关。编码过程中相互关联的码元有K*n 个。R=k/n 是编码效率。编码效率和约束长度是衡量卷积码的两个重要参数。典型的卷积码一般选n,k 较小，但K 值可取较大(>10)，以获得简单而高性能的卷积码。 卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。 2.1.1 卷积码解析表示法 卷积码的解析表示发大致可以分为离散卷积法，生成矩阵法，码多项式法。下面以离散卷积为例进行说明。 卷积码的编码器一般比较简单，为一个具有k 个输入端，n 个输出端，m 级移位寄存器的有限状态有记忆系统。下图所示为(2,1,7)卷积码的编码器。 若输入序列为u =(u 0u 1u 2u 3……), 则对应两个码字序列c ①=(c 0①c 1①c 2①c 3①……)和c ②=(c 0②c 1②c 2②c 3② ……) 相应的编码方程可写为c ①=u ?g ①，c ②=u ?g ②，c=(c ①,c ②)。 “?” 符号表示卷积运算，g ①，g ②表示编码器的两个冲激响应，即编码器的输出可以由输入序列和编码器的两个冲击响应卷积而得到，故称为卷积码。这里的冲激响应指：当输入为[1 0 0 0 0 … … ]序列时，所观察到的两个输出序列值。由于上图K 值为7，故冲激响应至
哈夫曼编译码器课程设计报告完整版
XXX学院本科 数据结构课程设计总结报告 设计题目：实验一、哈夫曼编/译码器 学生姓名：XXX 系别：XXX 专业：XXX 班级：XXX 学号：XXX 指导教师：XXX XXX 2012年6 月21日 xxx学院 课程设计任务书 题目一、赫夫曼编译码器 专业、班级xxx 学号xxx 姓名xxx 主要内容、基本要求、主要参考资料等： 1. 主要内容 利用哈夫曼编码进行信息通信可大大提高信道利用率，缩短信息传输时间，降低传输成本。要求在发送端通过一个编码系统对待传数据预先编码；在接收端将传来的数据进行译码（复原）。对于双工信道（既可以双向传输信息的信道），每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼的编/译码系统。 2. 基本要求 系统应具有以下功能： （1）C：编码（Coding）。对文件tobetrans中的正文进行编码，然后将结果存入文件codefile中，将以此建好的哈夫曼树存入文件HuffmanTree中
（2）D：解码（Decoding）。利用已建好的哈夫曼树将文件codefile中的代码进行译码，结果存入textfile中。 （3）P：打印代码文件（Print）。将文件codefile以紧凑格式显示在终端上，每行50个代码。同时将此字符形式的编码文件写入文件codeprint中。 （4）T：打印哈夫曼树（Tree Printing）。将已在内存中的哈夫曼树以直观的方式（树或凹入表形式）显示在终端上，同时将此字符形式的哈夫曼树写入文件treeprint中。 3. 参考资料：数据结构（C语言版）严蔚敏、吴伟民编着； 数据结构标准教程胡超、闫宝玉编着 完成期限：2012年6月21 日 指导教师签名： 课程负责人签名： 2012年 6月 21 日 一、设计题目（任选其一） 实验一、哈夫曼编/译码器 二、实验目的 1巩固和加深对数据结构的理解，提高综合运用本课程所学知识的能力； 2 深化对算法课程中基本概念、理论和方法的理解； 3 巩固构造赫夫曼树的算法； 4 设计试验用程序实验赫夫曼树的构造。 三、运行环境（软、硬件环境） Windows xp sp3，Visual C++ 英文版 四、算法设计的思想 （1）初始化赫夫曼树，输入文件中各字符及其权值，并保存于文件中 （2）编码（Coding）。对文件tobetrans中的正文进行编码，然后将结果存入文件codefile 中 （3）D：解码（Decoding）。利用已建好的哈夫曼树将文件codefile中的代码进行译码，结果存入textfile中。 （4）P：打印代码文件（Print）。将文件codefile以紧凑格式显示在终端上，每行50个代码。同时将此字符形式的编码文件写入文件codeprint中。
Viterbi译码器研究目的意义及现状
Viterbi译码器研究目的意义及现状Viterbi译码器研究目的意义及现状 1研究的目的和意义 由于卷积码的优良性能，被广泛的应用于深空通信，卫星通信和2G及3G移动通信中，卷积码有三种译码方法:门限译码，门限译码,概率译码和Viterbi 算法,其中Viterbi算法是一种基于网格图的最大似然译码算法,是卷积码的最佳译码方式,具有效率高、速度快等优点。Viterbi译码充分发挥了卷积码的特点，使译码错误概率达到最小，在码的约束度较小时，它具有译码算法效率高，速度快，译码器也简单的特点。 FPGA(Field,Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 同时在FPGA的基础上实现Viterbi译码器，迎合了当前FPGA迅猛发展的趋势。把相对成熟的技术应用到某些特定领域如通讯，视频，信息处理等等开发出满足行业需要并能被行业客户接受的产品这方面主要是FPGA技术和专业技术的结合问题，另外还有就是与专业客户的界面问题产品设计还包括专业工具类产品及民用产品，前者重点在性能，后者对价格敏感产品设计以实现产品功能为主要目的，FPGA技术是一个实现手段在这个领域，FPGA因为具备接口，控制，功能IP，内嵌CPU等特点有条件实现一个构造简单，固化程度高，功能全面的系统产品设计将是FPGA技术应用最广大的市场，具有极大的爆发性的需求空间产品设计对技术人员的要求比较高，路途也比较漫长不过现在整个行业正处在组建“首发团队”的状态，只要加入，前途光明产品设计是一种职业发展方向定位，不是简单的爱好就能
哈夫曼编码译码器---课程设计报告
目录 目录 (2) 1课程设计的目的和意义 (3) 2需求分析 (4) 3概要设计 (4) 4详细设计 (8) ￥ 5调试分析和测试结果 (11) 6总结 (12) 7致谢 (13) 8附录 (13) 参考文献 (20) .
| ; 1 课程设计目的与意义 在当今信息爆炸时代，如何采用有效的数据压缩技术来节省数据文件的存储空间和计算机网络的传送时间已越来越引起人们的重视。哈夫曼编码正是一种应用广泛且非常有效的数据压缩技术。 哈夫曼编码的应用很广泛，利用哈夫曼树求得的用于通信的二进制编码称为哈夫曼编码。树中从根到每个叶子都有一条路径，对路径上的各分支约定：指向左子树的分支表示“0”码，指向右子树的分支表示“1”码，取每条路径上的“0”或“1”的序列作为和各个对应的字符的编码，这就是哈夫曼编码。 通常我们把数据压缩的过程称为编码，解压缩的过程称为解码。电报通信是传递文字的二进制码形式的字符串。但在信息传递时，总希望总长度尽可能最短，即采用最短码。 作为计算机专业的学生，我们应该很好的掌握这门技术。在课堂上，我们能过学到许多的理论知识，但我们很少有过自己动手实践的机会！课程设计就是为解决这个问题提供了一个平台。 （ 在课程设计过程中，我们每个人选择一个课题，认真研究，根据课堂讲授内容，借助书本，自己动手实践。这样不但有助于我们消化课堂所讲解的内容，还可以增强我们的独立思考能力和动手能力；通过编写实验代码和调试运行，我们
可以逐步积累调试C程序的经验并逐渐培养我们的编程能力、用计算机解决实际问题的能力。 在课程设计过程中，我们不但有自己的独立思考，还借助各种参考文献来帮助我们完成系统。更为重要的是，我们同学之间加强了交流，在对问题的认识方面可以交换不同的意见。同时，师生之间的互动也随之改善，我们可以通过具体的实例来从老师那学到更多的实用的知识。 数据结构课程具有比较强的理论性，同时也具有较强的可应用性和实践性。课程设计是一个重要的教学环节。我们在一般情况下都能够重视实验环节，但是容易忽略实验的总结，忽略实验报告的撰写。通过这次实验让我们明白：作为一名大学生必须严格训练分析总结能力、书面表达能力。需要逐步培养书写科学实验报告以及科技论文的能力。只有这样，我们的综合素质才会有好的提高。 2 需求分析 课题：哈夫曼编码译码器 ) 问题描述：打开一篇英文文章，统计该文章中每个字符出现的次数，然后以它们作为权值，对每一个字符进行编码，编码完成后再对其编码进行译码。问题补充：1. 从硬盘的一个文件里读出一段英语文章； 2. 统计这篇文章中的每个字符出现的次数； 3. 以字符出现字数作为权值，构建哈夫曼树，并将哈夫曼树的存储 结构的初态和终态进行输出； 4. 对每个字符进行编码并将所编码写入文件然后对所编码进行破 译。 具体介绍：在本课题中，我们在硬盘中预先建立一个文档，在里面编辑一篇文章。然后运行程序，调用函数读出该文章，显示在界面；再调用函数对该文章的字符种类进行统计，并对每个字符的出现次数进行统计，并且在界面上显示；然后以每个字符出现次数作为权值，调用函数构建哈夫曼树；并调用函数将哈夫曼的存储结构的初态和终态进行输出。然后调用函数对哈夫曼树进行编码，调用函数将编码写入文件；再调用对编码进行译码，再输出至界面。至此，整个工作就完成了 3 概要设计。
企业组织结构优化方案——最经典组织结构优化案例纪实
企业组织结构优化方案——最经典组织结构优化案例纪实 引言： 随着中国经济的高速发展，不少企业也进入了迅速扩张的模式，但是，企业的业务增加，规模扩大，员工数量增多，随之而来的是企业管理层面上的问题，企业内部的组织结构逐渐变得混乱，部门之间，员工之间，上下级之间的协调和沟通都造成了不小的问题。此时，企业对自身内部的组织结构优化就显得非常重要了，那么企业该如何进行组织结构优化，在这过程中会遇到哪些问题，又该如何解决呢？这些都是企业管理人员感到非常困惑的问题。人力资源专家——华恒智信对企业组织结构优化有着多年的关注和研究，并成功的对多家企业实施了企业组织结构优化的案例。以下是华恒智信为一家化工行业的企业进行的组织结构优化案例纪实。 【客户行业】化工行业 【问题类型】组织结构优化与运营模式调整 【客户背景及现状问题】 某精细化工有限公司成立于2003年9月，位于东北某经济技术开发区农药生产基地内。该精细化工有限公司成立初期，由某化工有限公司控股，主要从事精细化学品的生产经营以及相关领域的技术开发、技术服务与咨询，2007年10月，公司改制，与化工有限公司分离，股权转让，法人变更，由中英两大有限公司共同出资购买，公司名称不变。 目前的组织结构模式是典型的直线职能制模式而非适应多项目的运营模式。其组织结构模式在核心人才培养的机制建立方面有待完善。为了实现组织运营效率更高的多项目运营模式，该公司缺乏配套的人才、流程、结构与责任安排，因此容易形成领导关注的项目效率高，
反之则很低的局面。 目前，该精细化工公司在组织结构、运营模式等方面仍存在着不少问题： 组织结构 （1）组织绩效低。目前组织结构对公司战略目标的实现需求、业务发展有一定的影响，企业决策速度慢，决策不能高效落实。存在明显过多的冲突，部门间因组织程序的相应标准不明朗，各部门目标未能有效服从于企业整体战略。 （2）组织对外界感受力差。组织结构不能创造性对外界环境变化作出适度反应。部门内主动性不足，部门间横向协调不够，工作热情易泯失在部门消耗之中。 （3）组织资源配置不合理。企业内部资源利不足，造成一定的设备及人员的阶段性闲置及工作度不饱和。而相对时间内局部设备及人员的使用紧张。 运营模式 （1）技-工-贸的传统化学工业运营模式受到多重局限。技-工-贸的运营模式需要拥有技术实力和专业能力，需要技术储备与技术能力，且在发展产业化过程中需要大量的资金支持，否则无法实现产业化和利润贡献。 （2）贸易后置不易实现利润及投资回报。贸易放在最后则公司实现利润及投资回报时间较长，资金成本高，企业经济附加价值不高。 【华恒智信分析】 为了准确发现该公司组织结构与运营模式方面的主要问题，华恒智信专家顾问们进行多次地深入调研与访谈，并结合国内外化工行业的发展现状及成功企业的管理实践经验，华恒智信专家认为该化工有限公司目前的组织结构和运营模式使企业的核心竞争力不足，主要表现在以下几个方面：