分享allegro调管脚连线的一个思路

不管是net logic还是swap pin均适用

1.不管哪种方法首先规划好要调管脚的一组线走到哪些层哪一部分

2.两边同时引出线（线长短因人而异可引出线头示意一下即可，也可接近完全连上不易出

错）。

小技巧：且线数量一致可用show element然后find只勾选clines两边各框一下，会有信息栏跳出，第一行LISTING: X element(s)，X即代表线的数量。

3.注意此时两端线是不能很方便的连到一起的因为两端都有网络且不相同，所以现在要做

的事去掉一段的网络，这里思路做一个转变，其实打断其中一端即可，这里有人想到了删线（删顶层短线），这里我建议move，把短线移动出来，现在下面一端就是无网络了，然后两端互联

4.然后移回顶层线

5.只开顶层线连接关系显而易见，netlogic、swap pin调整网络即可

https://www.sodocs.net/doc/613283551.html,plete

常用电子管管脚接线图

常用电子管管脚接线图（1） 管脚图例管子型号管子型号(1) 管子型号(2) A6AQ8ECC85 A6BQ7A ECC180 A6BZ7A A6CG7 A6FQ7（第9脚为NC） A6DJ8ECC88 A6922E88CC A7308E188CC A8223E288CC A Cca A6N16н1п A6N26н2п A6N66н6п A6N116н23пA6240G(第9脚为IC) A6н30пA12C51 A15670 A16N36н3п 常用电子管管脚接线图（2）

管脚图例管子型号管子型号(1)管子型号(2) B12AT7ECC81 B12AU7ECC82 B12AX7ECC83 B12BH7 B5751 B5814A B6201E81CC B6189E82CC B6681E83CC B7025 B12AY76н4п B ECC99 B E80CC B6N4 B6N10 B2025 B15687 B17119E182CC 常用电子管管脚接线图（3）

管脚图例管子型号管子型号(1)管子型号(2) C6SL7GT C5691 C6SN7GT C5692 C6N8P6н8сC6N9P6н9с C ECC33 C6AS7G C6080 C6N5P6н5сC6N13P6н13сC6BX7GT C6BL7GTA D6BQ5EL84 D7189 D6P146п14п 常用电子管管脚接线图（4）

管脚图例管子型号管子型号(1)管子型号(2) E6F6GT E6L6G E6L6GC E6V6GT E5881 E6550A E KT88（第1脚为BC） E KT66 E1614 E7581A E6P3P6п3сE6P6P6п6сE6G-B8 F2A3 F2c4c F45 F50 F300B F4300B 常用电子管管脚接线图（5）

常用集成电路管脚图

12345 6 78 9 10 11 12 13 14 74LS00 1A 1B 1Y 2A 2B 2Y GND 3Y 3A 4Y 4B 4A Vcc 3B 2输入四与非门 74LS00 1 2 3 4 5678 9 10 11 12 13 14 74LS02 1A 1B 1Y 2A 2B 2Y GND 3Y 3A 4Y 4B 4A Vcc 3B 二输入四或非门 74LS02 六反相器 74LS04 1 2 3 4 5678 9 10 11 12 13 14 74LS10 1B 1Y 1A 2A 3B 2B GND 2Y 2C 3Y 3C 3A Vcc 1C 三输入三与非门 74LS10 1 2 3 4 5678 9 10 11 12 13 14 74LS20 1B 2C 1A NC 2B 1C GND 1Y 1D 2Y NC 2A Vcc 2D 四输入二与非门 74LS20 4线-10线译码器 74LS42 1234 5 6789 10 11 12 13 14 15 16 74LS48 B C LT BI/RBO RBI D A GND e d c b a g f Vcc BCD-七段译码器/驱动器 74LS48 12 345678 9 10 11 12 13 14 74LS74 1CLR 1D 1CLK 1PR 1Q GND 2Q 2PR 2CLK 2D 2CLR Vcc 2Q 正沿触发双D 型触发器 74LS74 双J-K 触发器 74LS76 二输入四异或门 74LS86 常用集成电路管脚图（一） 4位移位寄存器 74LS95 负沿触发双J-K 触发器 74LS112

Cadence-Menu--cadence软件菜单中英文对照图知识讲解

第一部分Concept HDL第二部分Allegro 菜单栏 文件、编辑、察看、器件、连线、文本、模块、组、显示、PSpice、工具、窗口、帮助1．文件菜单 原菜单中文菜单说明 新建 打开 关闭 保存 另存为 保存所有 保存层 转换 恢复 移动 编辑页和符号下一层菜单见下表 编辑层同上 返回 改变组件设置启动的工具 察看搜索栈 物理输出进行封装并输出 物理输入从Allegro导入 IFF输入导入IFF文件 打印设置 打印预览 打印输出可输出原理图 退出 注：若菜单中的说明项为空，则表示不不需要说明或说明项与中文菜单相似。以下相 下一页 前一页 转向 加入新页 下一层 上一层

撤销 重做 移动 复制 复制所有 重复复制 排列 删除 颜色 分割 镜像 翻转 旋转 模块顺序 画弧 画圆 3．察看菜单 放大矩形范围 放大到满屏 放大 缩小 按比例放大 上移 下移 左移 右移 预览 网格设定 状态条 错误信息条 控制窗口 数据栏 工具栏

添加器件 替换器件 改变版本可改变器件符号的显示类 型 修改 部分可设置器件在封装中的位 置 交换针脚 删除 5．连线菜单 连线需要从一点画到另一点 连线点击两点自动连线 添加信号名 添加总线名 连结总线 设定总线参数 画点 连线加粗 连线减细 设置连线的图案 6．文本菜单 特性设置 习惯设置 器件赋值可对电阻电容等进行赋值 理性文本 设置端点的名称 添加注释 打开文本文档 设置字体大小 放大 缩小 交换 重新连结 特性显示下一层菜单如下

显示名称 显示值 两样都显示 不可见 7．模块菜单 添加 重命名 扩展 连线 连线 添加针脚 重命名针 删除针脚 移动针脚 输入针脚 输出针脚 双向针脚 8．组菜单 创建组下一层菜单在下表 设定当前组 显示组的内容 移动 复制 复制全部 设置复制个数 设置文字大小 改变注释 删除 设定颜色 激活 器件 特性显示 矩形框内创建为一组 多边形框内创建为一组 用表达式创建 下一个

Allegro PCB设计

第八章Allegro PCB设计 本章主要讲解如何使用Cadence公司的PCB Editor软件来进行印制电路板（PCB）的设计。由于前面已经讲述了焊盘以及PCB封装的制作，本章主要讲解如何创建PCB外形框图符号、PCB Editor的使用、PCB设计的规则设置以及PCB设计的布局、布线等几个方面。 对于一个项目的设计，如果把原理图的设计看作设计的前端，那么PCB设计就是这个项目的后端，PCB设计是由原理图设计来约束、决定的，一个项目的PCB设计是从原理图输出到PCB设计环境开始的。 一、PCB Editor软件介绍 1、PCB Editor软件的打开 在前面的学习过程当中，我们一直是从项目界面中点击“Layout”按钮来启动PCB Editor软件，另一种方法就是直接启动“开始菜单/程序/Allegro SPB 15.5.1/PCB Editor”。 2、Allegro界面 Allegro是Cadence公司的PCB设计工具，提供了一个完整、易操作的PCB 设计环境，其用户界面包括、标题栏、菜单栏、工具栏、编辑窗口、控制面板、状态栏、命令栏及视窗栏组成，如图8_1所示。 8_1

下面详细介绍一下各栏： 1）标题栏 标题栏是显示当前打开的界面的位置及所选的模块信息。 2）菜单栏 Allegro的菜单栏共由File（文件类）、Edit（编辑类）、View（查看类）、Add （添加类）、Display（显示类）、Setup（设置类）、Shape（敷铜类）、Logic（逻辑类）、Place（布局类）、Route（布线类）、Analyze（分析类）、Manufacture（制造类）、Tools（工具类）以及Help（在线帮助）等14个下拉菜单组成。 （1）File 文件类的下拉菜单中的命令主要包括：新建、打开、查看最近的设计及保存文件，输入、输出一些文件信息，查看一些临时文件，打印设置、打印预览、打印、设定文件属性、更改产品模块，录制scr文件及退出命令。 （2）Edit 编辑栏的下拉菜单中主要包括：移动、复制、镜像、选装、更改、删除、敷铜（Z-copy）、负片层处理、调整线、编辑字符、编辑组、编辑属性、编辑网名的属性、前进及返回上一步命令。 （3）View 查看栏的下拉菜单主要是有关界面的操作，如放大显示、缩小、适中显示、颜色的设置、更新及用户自定义界面等命令。 （4）Add 添加栏的下拉菜单主要包括：添加一条线、添加一个圆弧、添加一个圆、添加矩形、添加字符等命令。 （5）Display 显示栏的下拉菜单中包括：各条目颜色的设置、查看信息、测量、查看各属性、高亮显示、取消高亮显示、显示特定的飞线、不显示飞线等命令。 （6）Setup 设置栏的下拉菜单主要是对Allegro的属性进行设置，如制图参数设置、制图状态设置、字号的设置、设置子层、设置叠层结构及材料、设置过孔、设置规则、定义属性、定义列表、设置特定的区域、设置边框及用户自定义的设置等命令。 （7）Shape 敷铜栏的下拉菜单主要是有关正片敷铜的一些命令，这里的敷铜不仅仅是信号层的敷铜，也包括一些区域和禁止布线区域等。此下拉菜单主要包括：敷铜、选中一个敷铜或避让、手动避让、编辑敷铜的边界、删除孤立的铜、改变敷铜的类型、合并敷铜、检查及动态敷铜的设置等。 （8）Logic 逻辑栏的下拉菜单主要是有关逻辑类的操作，如更改网名、定义网络拓扑、定义差分对、定义直流变量、更改位号、定义分部分、终端分配等命令。 （9）Place 布局栏的下拉菜单基本上都是与布局相关的操作，如手动添加元件、自动添加元件、自动布局、调整引脚映射、更新库、更新设置文件等。 （10）Route

常用电子器件管脚排列图

常用电子器件管脚排列图 附录1 逻辑符号对照示例 附录表1.1 逻辑非、逻辑极性符号对照示例（以反相器为例） 附录表1.2 几种常用逻辑门的逻辑符号比较示例 附录表1.3 逻辑符号、框图、管脚排列比较示列（以74HC390为例）

附录2 集成电路 1. 集成电路命名方法 集成电路命名方法见附录表2.1 附录表2.1 国产半导体集成电路型号命名法（GB3430-82） 2．集成电路介绍 集成电路IC 是封在单个封装件中的一组互连电路。装在陶瓷衬底上的分立元件或电路有时还和单个集成电路连在一起，称为混合集成电路。把全部元件和电路成型在单片晶体硅材料上称单片集成电路。单片集成电路现在已成为最普及的集成电路形式，它可以封装成各种类型的固态器件，也可以封装成特殊的集成电路。 通用集成电路分为模拟(线性)和数字两大类。模拟电路根据输入的各种电平，在输出端产生各种相应的电平；而数字电路是开关器件，以规定的电平响应导通和截止。有时候集成电路标有LM (线性类型) 或DM(数字类型)符号。 集成电路都有二或三个电源接线端：用CC V 、DD V 、SS V 、V +、V -或GND 来表示。这是一般应用所需要的。 双列直插式是集成电路最通用的封装形式。 其引脚标记有半圆形豁口、标志线、标志圆点 等，一般由半圆形豁口就可以确定各引脚的位置。 双列直插式的引脚排列图如附录图2.1所示。 3．使用TFL 集成电路与CMOS 集成电路的注意事项 (1) 使用TYL 集成电路注意事项 ① TYL 集成电路的电源电压不能高于V 5.5+。 使用时，不能将电源与地颠倒错接，否则将会因为过大电流而造成器件损坏。 附录图 2.1双列直插式集成电路的引脚排列

常用电子管管脚接线图教案资料

常用电子管管脚接线 图

常用电子管管脚接线图（1） 管脚图例管子型号管子型号(1) 管子型号(2) A 6AQ8 ECC85 A 6BQ7A ECC180 A 6BZ7A A 6CG7 A 6FQ7（第9脚为NC） A 6DJ8 ECC88 A 6922 E88CC A 7308 E188CC A 8223 E288CC A Cca A 6N1 6н1п A 6N2 6н2п A 6N6 6н6п A 6N11 6н23п A 6240G(第9脚为IC) A 6н30п A1 2C51 A1 5670 A1 6N3 6н3п 常用电子管管脚接线图（2） 管脚图例管子型号管子型号(1) 管子型号(2) B 12AT7 ECC81 B 12AU7 ECC82 B 12AX7 ECC83 B 12BH7 B 5751 B 5814A B 6201 E81CC B 6189 E82CC B 6681 E83CC B 7025 B 12AY7 6н4п B ECC99 B E80CC B 6N4 B 6N10 B 2025 B1 5687 B1 7119 E182CC

常用电子管管脚接线图（3） 管脚图例管子型号管子型号(1) 管子型号(2) C 6SL7GT C 5691 C 6SN7GT C 5692 C 6N8P 6н8с C 6N9P 6н9с C ECC33 C 6AS7G C 6080 C 6N5P 6н5с C 6N13P 6н13с C 6BX7GT C 6BL7GTA D 6BQ5 EL84 D 7189 D 6P14 6п14п 常用电子管管脚接线图（4） 管脚图例管子型号管子型号(1) 管子型号(2) E 6F6GT E 6L6G E 6L6GC E 6V6GT E 5881 E 6550A E KT88（第1脚为BC） E KT66 E 1614 E 7581A E 6P3P 6п3с E 6P6P 6п6с E 6G-B8 F 2A3 F 2c4c F 45 F 50 F 300B F 4300B 常用电子管管脚接线图（5） 管脚图例管子型号管子型号(1) 管子型号(2) G 211

(完整版)Cadenceallegro菜单解释.doc

Cadence allegro菜单解释——file 已有320 次阅读2009-8-16 19:17 | 个人分类: | 关键词 :Cadence allegro file 菜单解释 每一款软件几乎都有File 菜单，接下来详细解释一下allegro 与其他软件不同的菜单。 new 新建 PCB文件，点 new 菜单进入对话框后， drawing type 里面包含有 9 个选项， 一般我们如果设计 PCB就选择默认第一个 board 即可。 如果我们要建封装库选 package symbol即可，其他 7 个选项一般很少用，大家可 以理解字面意思就可以知道什么意思了。 open 打开你所要设计的PCB文件，或者封装库文件。 recent designs 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 save as 另存为，重命名。 import import 菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic 导入网表，详细介绍在 allegro 基础教程连载已经有介绍，在此不再详细介 绍。 artwork 导入从其他 PCB文件导出的 .art 的文件。一般很少用词命令。 命令 IPF和 stream 很少用，略。 DXF导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF 后，在弹出的对话框选择，在DXF file里选择你要导入的DXF的路径， DXF units选择 MM ，然后勾选 use default text table 和 incremental addition ，其他默认即可。再点 edit/view layers 弹出对话框，勾选 select all，DXF layer filter 选择 all，即为导入所有层的信息，然后在下面的 class里选择 board geometry，subclass选择 assembly_notes，因为一般导入结构要素图都是导入这一层，然后 点ok，进入了点 import/DXF 后弹出的对话框，然后点 import 即可将结构要素图导入。 IDF IFF Router PCAD这四个命令也很少用，略。 PADS一般建库的时候导入焊盘。 sub-drawing 命令功能非常强大，也是我们在 PCB设计中经常用的命令，如果能 够非常合理的应用 sub-drawing 命令会提高我们设计 PCB的效率。

5款较常用的电子管前级制作电路图

5款较常用的电子管前级制作电路图 第一款介绍为1/2 6DJ8电子管作一级共阴极放大，见图①。由於是实验关系，只求了解各线路的特性及优缺点，也为求简单易制成功，除此机外，全不设稳压线路，特别是高压，相信在一般聆听环境，区别不会太显著，当然是设稳压电路更好。零件方面，除交连电容用较佳品种如VitaminQ、Rel Cap、Wima外；电阻除了6DJ8SRPP用东京光音外，其他均用0．5元一只货色；整流管用Mur1100E；电源变压器分别高低压各用一只，每只约10到20元，效果也算好。另外，以下各比试结论均只以300B单端电子管后级及KEF IS 3／5A为配搭器材，结论当然有其局限性。本线路简单易制，不失为初学者入门之选，成功率极高，也可尝试校声乐趣，即改变输出电容数值，改变负载电阻数值或加设负反馈等。交连电容牌子方面，曾以300B后级最后交连至强放电子管的位置作试听，试用了Mitppmfx、RelCappp、Kimber及Vitamin Q，结果是Mit音质细微通透，但却欠了动态；Rel Cap声厚而有力；Kimber音色通透高贵；SpragueVita-rain Q则醇厚顺滑兼备，泛音丰富，而动态也最好，表现最全面。笔者喜用一些旧的Vitamin0，因不用煲而数值也十分准确。音效方面，此机背景聆静，音质通透，分析力高，全频表现算平均，力度及控制力一般，但却少了厚度及顺滑音色，声底偏向干及清。曾试用1．8mA及4．5mA作偏流，高偏流时声音较细致。笔者未试过加入负反馈，读者可自行尝试，听声选择合乎自己的音色。要注意反馈电阻要接到栅极而不是阴极，因一级共阴极放大输出波形是反相的，如接人阴极，便会使阴极电位下降，相对地是栅极电位提高了而形成正反馈，这区别於两极共阴极放大电路把反馈电阻接回第一级阴极。 6DJ8一级共阴极放大，输出电容并了多只Wima 电容 6SN7 SRPP线路 第二款是6SN7SRPP线路，相信不少读者试制过此线路，见图②。名为分路调节推挽线(Shunt regulated push-pull)，一般人相信该线路有下列优点：失真率低、线性度优良、放大率高、过荷量宽及输出阻抗低等。原理是下级电子管为共阴极，其增益取决於屏极阻抗，大部分发生於上级电子管身上，上级电子管为一恒流源，作为下级电子管的有源负载，另外，也作为一阴极跟随器，信号由下级电子管屏极输送至上级电子管栅极。R1及R2均为同值。但上级电子管绝对不是能达到百分百的恒流目的，故后

集成块的管脚认识

集成块的管脚认识 在电子技术高速发展的今天，集成电路的使用已经相当普遍。我们在使用集成块时，首先遇到的一个问题就是如何正确识别集成电路的各管脚，使之与电路图中所标的管脚相对应，这是使用者必须熟练掌握的一项基本技能。 半导体集成电路的品种、规格繁多，但就其管脚的排列情况常见的有以下 3 种形式：一是按圆周分布，即所有管脚分布在同一个圆周上；二是双列分布，即管脚分两行排列；三是单列分布，即管脚单行排列。 为了便于使用者识别集成电路的管脚排列顺序，各种集成电路一般都标有一定的标记，现把常见的几种标记及管脚顺序的识别方法分述如下： 1 ．管键标记：使用这种识别标记的集成电路，用圆柱形金属外壳封装，其管脚按圆周分布，外形如图① 所示。它的管脚排列顺序是：从管顶往下看，自管键开始沿逆时针方向依次是第 1 、 2 、3…… 脚（见图① ）。5G1555 、 AN374 等的管脚就是这样排列的。 2 ．弧形凹口标记：这种识别标记多用在双列直插型集成电路上。弧形凹口位于集成电路的一个端部，其外形如图② 所示。管脚排列顺序的识别方法是，正视集成块外壳上所标的型号，弧形凹口下方左起第 1 脚为该集成电路的第 1 脚，以这个管脚开始沿逆时针方向依次是第2 、 3 、4…… 脚（见图② ）。 TA7614AP 、μPC1353C 等就是使用这种识别标记的。

3 ．圆形凹坑、小圆圈、色条标记：双列直插型和单列直插型的集成电路多采用这种识别标记，其外形如图③ 所示。这种集成电路的管脚识别标记和型号都标在外壳的同一平面上。它的管脚排列顺序是，正视集成块的型号，圆形凹坑（或小圆圈、色条）的下方左起第一脚为集成电路的第 1 脚。对于双列直插型的集成块，从第 1 脚开始沿逆时针方向，依次是第 2 、 3 、4…… 脚；对于单列直插型的集成块，从第 1 脚开始其后依次是第 2 、 3 、4…… 脚（见图③ ）。 LA4422 、 NE555P 、 CD4017BCN 等都是使用这种识别标记。 4 ．斜切角标记：这种标记一般用在单列直插型集成电路上，其外形如图④ 所示。其管脚的排列顺序是，从斜切角的这一端开始，依次是第 1 、2 、3…… 脚（见图④ ）。 AN5710 、 LA4140 等都是使用这种识别标记。 应当指出有不少集成电路同时使用两种识别标记，如μPC1366 ，既使用弧形凹口标记，又使用小圆圈标记。但两种标记对集成电路的管脚排列顺序的识别效果是统一的（见图⑤ 所示）。也有少数的集成电路，外壳上没有以上所介绍的各种标记，而只有该集成电路的型号，对于这种集成电路管脚序号的识别，应把集成块上印有型号的一面朝上，正视型号，其左下方的第 1 脚为集成电路的第 1 脚位置，然后沿逆时针方向计数，依

常用集成电路管脚图

1 / 2 勿用作商业用途 12345 6 78 9 10 11 12 13 14 74LS00 1A 1B 1Y 2A 2B 2Y GND 3Y 3A 4Y 4B 4A Vcc 3B 2输入四与非门 74LS00 1 2 3 4 5678 9 10 11 12 13 14 74LS02 1A 1B 1Y 2A 2B 2Y GND 3Y 3A 4Y 4B 4A Vcc 3B 二输入四或非门 74LS02 六反相器 74LS04 1 2 3 4 5678 9 10 11 12 13 14 74LS10 1B 1Y 1A 2A 3B 2B GND 2Y 2C 3Y 3C 3A Vcc 1C 三输入三与非门 74LS10 1 2 3 4 5678 9 10 11 12 13 14 74LS20 1B 2C 1A NC 2B 1C GND 1Y 1D 2Y NC 2A Vcc 2D 四输入二与非门 74LS20 4线-10线译码器 74LS42 1234 5 6789 10 11 12 13 14 15 16 74LS48 B C LT BI/RBO RBI D A GND e d c b a g f Vcc BCD-七段译码器/驱动器 74LS48 12 345678 9 10 11 12 13 14 74LS74 1CLR 1D 1CLK 1PR 1Q GND 2Q 2PR 2CLK 2D 2CLR Vcc 2Q 正沿触发双D 型触发器 74LS74 双J-K 触发器 74LS76 二输入四异或门 74LS86 常用集成电路管脚图（一） 4位移位寄存器 74LS95 负沿触发双J-K 触发器 74LS112 常用集成电路管脚图（二）

Cadenceallegro菜单解释

C a d e n c e a l l e g r o菜单解释——f i l e 已有320次阅读2009-8-1619:17|个人分类:|关键词:Cadenceallegrofile菜单解释每一款软件几乎都有File菜单，接下来详细解释一下allegro与其他软件 不同的菜单。 new 新建PCB文件，点new菜单进入对话框后，drawingtype里面包含有9 个选项，一般我们如果设计PCB就选择默认第一个board即可。 如果我们要建封装库选packagesymbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。 open 打开你所要设计的PCB文件，或者封装库文件。 recentdesigns 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 saveas 另存为，重命名。 import import菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不 再详细介绍。

artwork导入从其他PCB文件导出的.art的文件。一般很少用词命令。 命令IPF和stream很少用，略。 DXF导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF后，在弹出的对话框选择，在DXFfile里选择你要导入的DXF的路径，DXFunits选择MM，然后勾选usedefaulttexttable和incrementaladdition，其他默认即可。再点edit/viewlayers弹出对话框， 勾选selectall，DXFlayerfilter选择all，即为导入所有层的信息，然后在 下面的class里选择boardgeometry，subclass选择assembly_notes，因 为一般导入结构要素图都是导入这一层，然后点ok，进入了点 import/DXF后弹出的对话框，然后点import即可将结构要素图导入。IDFIFFRouterPCAD这四个命令也很少用，略。 PADS一般建库的时候导入焊盘。 sub-drawing命令功能非常强大，也是我们在PCB设计中经常用的命令，如果能够非常合理的应用sub-drawing命令会提高我们设计PCB的效率。导入sub-drawing命令一般是将我们所导出sub-drawing的组建导入，包 括线孔等等。例如我们在合作的过程中，将其他人画的线导入你所设计 的PCB中，一般导入和导出的文件都是相同的PCB文件，也就是说板框outline和相对坐标零点时一样的，这样我们无论在导入还是导出的的时

常用电子管管脚接线图

常用电子管管脚接线图

管脚图例管子型号管子型号(1) 管子型号(2) A 6AQ8 ECC85 A 6BQ7A ECC180 A 6BZ7A A 6CG7 A 6FQ7（第9脚为NC） A 6DJ8 ECC88 A 6922 E88CC A 7308 E188CC A 8223 E288CC A Cca A 6N1 6н1п A 6N2 6н2п A 6N6 6н6п A 6N11 6н23п A 6240G(第9脚为IC) A 6н30п A1 2C51 A1 5670 A1 6N3 6н3п

管脚图例管子型号管子型号(1) 管子型号(2) B 12AT7 ECC81 B 12AU7 ECC82 B 12AX7 ECC83 B 12BH7 B 5751 B 5814A B 6201 E81CC B 6189 E82CC B 6681 E83CC B 7025 B 12AY7 6н4п B ECC99 B E80CC B 6N4 B 6N10 B 2025 B1 5687 B1 7119 E182CC 常用电子管管脚接线图（3）

管脚图例管子型号管子型号(1) 管子型号(2) C 6SL7GT C 5691 C 6SN7GT C 5692 C 6N8P 6н8с C 6N9P 6н9с C ECC33 C 6AS7G C 6080 C 6N5P 6н5с C 6N13P 6н13с C 6BX7GT C 6BL7GTA D 6BQ5 EL84 D 7189 D 6P14 6п14п 常用电子管管脚接线图（4）

管脚图例管子型号管子型号(1) 管子型号(2) E 6F6GT E 6L6G E 6L6GC E 6V6GT E 5881 E 6550A E KT88（第1脚为BC） E KT66 E 1614 E 7581A E 6P3P 6п3с E 6P6P 6п6с E 6G-B8 F 2A3 F 2c4c F 45 F 50 F 300B F 4300B 常用电子管管脚接线图（5）

各种集成电路引脚识别方法

集成电路引脚的识别方法 集成电路的引脚较多，如何正确识别集成电路的引脚则是使用中的首要问题。下面介绍几种常用集成电路引脚的排列形成。 集成电路的引脚较多，如何正确识别集成电路的引脚则是使用中的首要问题。下面介绍几种常用集成电路引脚的排列形成。 圆形结构的集成电路和金属壳封装的半导体三极管差不多，只不过体积大、电极引脚多。这种集成电路引脚排列方式为：从识别标记开始，沿顺时针方向依次为l、2、3……如图18-2(a)所示。单列直插型集成电路的识别标记，有的用切角，有的用凹坑。这类集成电路引脚的排列方式也是从标记开始，从左向右依次为1、2、3……如图18-2(b)、(c)所示。 扁平型封装的集成电路多为双列型，这种集成电路为了识别管脚，一般在端面一侧有一个类似引脚的小金属片，或者在封装表面上有一色标或凹口作为标记。其引脚排列方式是：从标记开始，沿逆时针方向依次为1、2、3……如图18-2(d)所示。但应注意，有少量的扁平封装集成电路的引脚是顺时针排列的。 双列直插式集成电路的识别标记多为半圆形凹口，有的用金属封装标记或凹坑标记。这类集成电路引脚排列方式也是从标记开始，沿逆时针方向依次为1、2、3……如图18-2(e)、(f)。 集成电路引出脚排列顺序的标志一般有色点、凹槽及封装时压出的圆形标志。对于双列直插集成块，引脚识别方法是将集成电路水平放置，引脚向下，标志朝左边，左下角为第一个引脚，然后按逆时针方向数，依次为2，3，4，等等。对于单列直插集成板，让引脚向下，标志朝左边，从左下角第一个引脚到最后一个引脚，依次为1，2，3，等等。如图8所示。

各种集成电路引脚识别方法 集成电路通常有扁平、双列直插、单列直插等几种封装形式。不论是哪种集成电路的外壳上都有供识别管脚排序定位（或称第一脚）的标记。对于扁平封装者，一般在器件正面的一端标上小圆点（或小圆圈、色点）作标记。塑封双列直插式集成电路的定位标记通常是弧形凹口、圆形凹坑或小圆圈。进口ＩＣ的标记花样更多，有色线、黑点、方形色环、双色环等等。图１（ａ）、（ｂ）示出了数字集成电路采用扁平封装与双列直插式塑料封装常见的管脚定位标记。图１（ｃ）是采用陶瓷封装的双列直插式数字集成电路，它采用金属片与色点双重标记。 识别数字ＩＣ管脚的方法是：将ＩＣ正面的字母、代号对着自己，使定位标记朝左下方，则处于最左下方的管脚是第１脚，再按逆时针方向依次数管脚，便是第２脚、第３脚等等。图２（ａ）、（ｂ）是模拟ＩＣ的定位标记及管脚排序，情况与数字ＩＣ相似。模拟ＩＣ有少部分管脚排序较特殊，如图２（ｃ）、（ｄ）所示。

Allegro笔记分解

1.平移：按住鼠标滚轮拖动。 2.缩放：滚轮向上放大，滚轮向下缩小；按下滚轮，出现双圈，向左上或右上移动鼠标， 出线矩形框，再按下滚轮，放大到矩形区域；按下滚轮，出现双圈，向下移动鼠标，出线矩形框，再按下滚轮，缩小到矩形区域。 3.光标处定为中心点：按下滚轮，出现双圈，再按下滚轮或左键。 4.层叠结构与特征阻抗设置：Setup—>Cross Section（横截面）或Setup—>Subclasses（子 类）—>Etch（蚀刻）；或点工具栏上的图标，三种方法都可以打开。 5.颜色管理：点工具栏上的图标。 6.PLANE用正片还是负片：单打独斗，无专人负责管理封装库的，用正片；团队作战， 有专人管理封装库的，用负片。刘佰川做的库只能用正片。 7.常用快捷键： F2 全屏显示 F9 取消命令，也可右键菜单-》Cancel SF8 高亮（先按shift+F8，然后点需高亮的对象；另一种方法是输入文字SF8回车，然后点需高亮的对象） SF7 取消高亮 SF4 测量间距，也可点工具栏上的图标，测量命令下，右键菜单可选择Snap元素类型 8.过滤：右键菜单-》Super filter 9.看线宽：过滤选Off，点某线段，右键-》show element 10.看焊盘或过孔尺寸：过滤选Off，点某焊盘或过孔，右键-》Modify design padstack-》Single instance 11.过孔定义：Constraint Manager-->Physical -->Physical Constraint Set-->All layers，点 击Vias列的单元格可编辑所需使用的过孔种类。 新增过孔：tools-》padstack-》modify library padstack，选择一种编辑，编辑完了另存一个名字。 12.查找器件：菜单Display—>element 或Display—>Highlight，然后窗口右侧，FIND，find by name选symbol（or pin），按回车键。 13.显示设置：setup-》design parameters-》display-》enhanced display modes上面六个全选 上。另外，在颜色管理里面，display-》global transparency拉到100%，shadow mode 设为on，brightness拉到100%，dim active layer方框选上。 14.看布局：窗口右侧，Visibility-》Views下拉列表选Film：A或Film：B。 如果Visibility-》Views下拉列表里什么都没有怎么办？ 点菜单manufacture-》artwork，点OK就有了。 15.正片电源层铺铜技巧：先行用ANTI ETCH将区域画好，然后自动铺铜，铺好后再把 ANTI ETCH删除掉。（另一种说法：先在电源层和地层整体铺一块大铜皮，然后用Anti ETCH, 把这些平面分割开来。因为用的是正片，所以分割好之后需把Anti ETCH删除。）16.为什么右键菜单super filter菜单里没有line、shape等元素? 如下图所示，左上角工具栏有3个绿色的按钮，分别为generaledit、etchedit、

常用数字集成电路管脚图

实验室提供的常用TTL 器件如下： 附录：常用数字集成电路管脚排列及逻辑符号 1A 1B 1Y 2A 2B 2Y 4A 4B 4Y 3A 3B 3Y GND V 图D-1 74LS00四2输入与非门 图D-2 74LS01四2输入与非门（OC ） 8 9 10 11 1 2 12 13 3 14 4 5 6 7 4Y GND 4A 5Y 6A 6Y 5A V CC 1A 1Y 2A 2Y 3A 3Y 。 1。 1 。 1 。 1 。 1 。 1 图D-3 74LS02四2输入或非门 图D-4 74LS04六反相器 8 910 11 121213 314 4567GND & & & & 1A 1B 1Y 2A 2B 2Y 4A 4B 4Y 3A 3B 3Y V CC 8 9 10 11 1212 13 314 4567 1C 1Y 3C 3B 3A 3Y 1A 1B 2A 2B 2C 2Y GND Vcc 。&&&。。 图D-5 74LS08四2输入与门 图D-6 74LS10三3输入与非门 8 9 10 11 1111 2 2 3 3 4 4 5 6 7 Vcc 2D 2C 2B 2A 2Y 1A 1B 1C 1D 1Y GND 。 &。 & N N 1A 1B 2Y 2A 2B 3Y 3A 3B 4Y 4A 4B GND V CC 8 9 10 11 1111 2 2 3 3 4 4 5 6 7 1Y 1 1 1 1 ≥≥≥≥ 图D-7 74LS20双4输入与非门 图D-8 74LS32四2输入或门

8 9 10 11 1212 13 314 45 6 7 ≥1 。 A C D E F N GND N N B H G Y V CC D R S D Q 2D R 1 1D 1CP 1 1Q 1 S D Q GND D Q CP 8 9 10 11 1111 2 2 3 3 4 4567 Q O O D Q CP Q O O D R D S D D R S Vcc 2 2D 2CP 2 2Q 图D-9 74LS54 4路2-2-2-2输入与或非门 图D-10 74LS74双上升沿D 型触发器 1A 1B 2Y 2A 2B 3Y 3A 3B 4Y 4A 4B GND V CC 8 9 10 11 1111 2 2 3 3 4 4 5 6 7 1Y =1 =1 =1 =1 9 10 11 1111 2 2 3 3 4 45678 115 6 Vcc D 2R D 22K 21J 22Q 1R CP CP 1K 1J S D 11Q 1Q 2Q GND K J CP D D Q Q R S S D 。 。 。。。 。 K CP J D R D S Q Q 图D-11 74LS86四2输入异或门 图D-12 74LS112双下降沿J-K 触发器 8 9 10 11 1 2 12 13 3 14 4 5 6 7 GND 1E 1A 1Y 2E 2A 2Y 4E 4A 4Y 3E 3A 3Y V CC EN 1EN 1 EN 1 EN 1 9 10 11 111122 3 3 4 4 5 6 7 8 115 6 Y 0 Vcc Y Y Y Y Y Y 1 2 3 4 5 6 S S Y GND 3 2 1 S A A A 012 7Y 0 Y Y Y Y Y 1 2 3 45 S S Y S A A 12 71 3 2 A 0 Y 6。 。 。 。 。 。 。 。 。 。 图D-13 74LS126四总线缓冲器 图D-14 74LS138 3线-8线译码器 9 10 11 1212 13 314 4567815 16 I 4。I 0 GND V CC I 5I 6I 7I 0 I 1 I 2 I 3 Y 0 Y 1Y 2Y S Y EX S I 1 I 2 I 3 I 4 I 5 I 6 I 7 Y 0 Y 1 Y 2 Y S Y EX S(E)。。。。。。 。。。。。。。 9 10 11 111122 3 3 4 4 5 6 7 8 115 6D 4V C C D D D A A A 56 7 1 2 GND D D D 321D 4D D D A A 56701D W D D 2 1 D 3A 2S ( E ) W S (E )D 0W W 。 。 图D-15 74LS148 8线-3线优先编码器 图D-16 74LS151 8选1数据选择器 9 10 11 1 2 12 13 314 45678 15 16 1D 3GND V CC 1D 21D 11D 0A 0 A 11W 2S 2D 3 2D 2 2D 1 2D 0 2W . . 。 。 A 0 2S 2D 32D 2 2D 1 2D 02W 1D 3 1D 2 1D 1 1D 0 A 11W A 0A 1 1S 9 10 11 12 13 123 14 45678 16 15 GND CR LD CP ENT O O Q CC Q 0Q 1Q 2 Q 3 D 0D 1 D 2D 3ENP D 0D 1D 2D 3ENP V CC Q CC Q 0 Q 1 Q 2 Q 3 ENT LD CP CR 图D-17 74LS153双4选1数据选择器 图D-18 74LS161 4位二进制同步计数器 9 10 11 1212 13 314 45678 15 16 CR GND V CC D SR M 1 CP Q 4 Q 3 M 0 D L D 4Q 1 Q 2 D 3D 2D 1CR Q Q Q Q CP 1 2 3 4 S 1 S 0 D SR D D D D D L 。 1 2 3 4 8 9 10 11 111122 3 34 45 6 7 CT/LD Qc C A QA V CC Q D D B Q B Cr QD Q B QB Qc C A QA CPB GND C r CP A CP B CT /LD CP A 。 。 。 图D-19 74LS194 4位双向移位寄存器 图D-20 74LS196二-五-十进制计数器

Cadenceallegro菜单解释

Cade nceallegro 菜单解释一一file 已有320次阅读2009-8-1619:17 |个人分类：|关键词:Cadenceallegrofile 菜单解释每一款软件几乎都有File菜单，接下来详细解释一下allegro与其他软件不同的菜单。 new 新建PCB文件，点n ew菜单进入对话框后，draw in gtype里面包含有9 个选项，一般我们如果设计PCB就选择默认第一个board即可。 如果我们要建封装库选packagesymbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。 ope n 打开你所要设计的PCB文件，或者封装库文件。 rece ntdesig ns 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 saveas 另存为，重命名。 import import菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不再详细介绍。

artwork导入从其他PCB文件导出的.art的文件。一般很少用词命令。 命令IPF和stream很少用，略。 DXF导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF后，在弹出的对话框选择，在DXFfile里选择你要导入的 DXF的路径，DXFunits选择MM，然后勾选usedefaulttexttable 和 in creme ntaladditi on，其他默认即可。再点edit/viewlayers弹出对话框，勾选selectall，DXFlayerfilter选择all，即为导入所有层的信息，然后在下面的class 里选择boardgeometry，subclass选择assembly.notes,因为一般导入结构要素图都是导入这一层，然后点ok，进入了点 import/DXF后弹出的对话框，然后点import即可将结构要素图导入。IDFIFFRouterPCA这四个命令也很少用，略。 PADS —般建库的时候导入焊盘。 sub-drawing命令功能非常强大，也是我们在PCB设计中经常用的命令， 如果能够非常合理的应用sub-drawing命令会提高我们设计PCB的效率。导入sub-drawing命令一般是将我们所导出sub-drawing的组建导入，包括线孔等等。例如我们在合作的过程中，将其他人画的线导入你所设计的PCB中，一般导入和导出的文件都是相同的PCB文件，也就是说板框outline和相对坐标零点时一样的，这样我们无论在导入还是导出的的时候总会输

芯片引脚图及引脚描述

555芯片引脚图及引脚描述 555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。 1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。 当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平； 2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。 4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。 5脚是控制端。 7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。 555集成电路管脚,工作原理,特点及典型应用电路介绍. 1555集成电路的框图及工作原理 555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。 2.555芯片管脚介绍 555集成电路是8脚封装，双列直插型，如图2(A)所示，按输入输出的排列可看成如图2(B)所示。其中6脚称阈值端(TH)，是上比较器的输入；2脚称触发端(TR)，是下比较器的输入；3脚是输出端(Vo)，它有O和1两种状态，由输入端所加的电平决定；7脚是放电端(DIS)，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；4脚是复位端(MR)，加上低电平时可使输出为低电平；5脚是控制电压端(Vc),可用它改变上下触发电平值；8脚是电源端，1脚是地端。图2555集成电路封装图 我们也可以把555电路等效成一个带放电开关的R-S触发器，如图3(A)所示，这个特殊的触发器有两个输入端：阈值端(TH)可看成是置零端R，要求高电平，触发端(TR)可看成是置位端S，要求低电平，有一个输出端Vo，Vo可等效成触发器的Q端，放电端(DIS)可看成是由内部放电开关控制的一个接点，由触发器的Q端控制：Q=1时DIS端接地，Q=0时DIS端悬空。另外还有复位端MR，控制电压端Vc，电源端VDD和