采用 FPGA 及ASIC时需要考虑的电源管理问题

采用 FPGA 及ASIC时需要考虑的电源管理问题

作者：美国国家半导体应用技术工程师 David Baba

图 1：能满足现场FPGA及ASIC供电需要的典型电源管理系统

目前的电子产品市场竞争非常激烈，厂商都希望能在最短时间内将新产品推出市场，以致子系统的设计周期越缩越短。在这个发展过程中，FPGA及ASIC 的重要性越来越受到重视，例如新系统的很多重要功能往往需要由这些电路执行。对于采用FPGA 芯片的系统来说，电源管理是尤其需要慎重考虑的关键问题之一。若要为FPGA芯片提供稳定的供电，我们需要全面审视系统的整体供电需要。这个取态也适用于特殊应用集成电路芯片。

由于系统的起始条件较为复杂，加上需要考虑的其他因素，例如瞬态行为、开关规格、以及许多其他的因素，因此电源供应系统必须符合一定的要求，这一点极为重要。若按照有关芯片的应用要求，供电干线必须绕过芯片或去除与芯片的耦合关系，那么处理旁路或去耦的问题时便需要特别小心。图 1 所示的是能够满足FPGA芯片供电需要的典型电源管理系统。一般来说，FPGA芯片最低限度需要两个电压为其提供供电。一个是专为“核心”提供供电的电压 (1.0 伏 (V) 至 2.5 伏 [典型值])，而另一个是专为输入/输出提供供电的电压 (3.3 伏 [典型值])。许多FPGA芯片更另外需要第三个低噪音、低纹波的电压，以便为辅助电路提供供电。FPGA芯片所需的典型供电电压是 2.5 伏或 3.3 伏，但不同系列的FPGA芯片各有不同的电压需要。

非同步降压稳压器

功能：降压 (输出电压小于输入电压)

应用条件：一般来说，当输入电压是输出电压的 3 倍至 5 倍则输出电流介于 0.5A 至5A 之间

特色：若输入电压/输出电压/输出电流的典型值一如以上所提供的数值，设计这款电路便变得非常容易，而且有关设计更可发挥极高的效率

应用范围：所有降压稳压器及控制器

同步降压稳压器

功能：降压 (输出电压小于输入电压)

应用条件：当有高效率的系统要求输出较高的电流 (5A 以上)，或占空比较低 (输入电压比输出电压大 5 倍以上及/或输出电流不超过 0.5A)

特色：采用基本的降压稳压器电路布局，其特点是以第二个开关取代二极管，有助减少上述操作情况下的损耗

应用范围：任何“同步整流”降压稳压器或控制器

线性稳压器

功能：降压 (输出电压小于输入电压)

应用条件：一般来说，有关应用的输出电流不能超过 1A，压降与噪音也必须很低特色：最适用于固定输出电压、低电流及低压降的系统，而且非常容易设计。

应用范围：任何低压降线性稳压器

建议：最适合微功率系统采用

图 2：降压稳压器的配置

操作时上述电路的每一电压并非输出恒定的电流，事实上电流大小取决于许多与实际应用有关的因素，例如FPGA芯片的速度及使用率等。操作电流可以低至 100mA，也可高至 20A。以这些系统来说，输入电压通常比FPGA芯片所获得的任何供电电压都要高，因此需要降低其电压并加以稳压。图 2 所示的是适合FPGA芯片采用的三款最常用的降压稳压器配置。这三款芯片分别是同步降压稳压器、非同步降压稳压器及线性稳压器。为系统选用稳压器时，必须详细考虑系统的规格要求及稳压器的操作情况，以便作出配合。若要确保系统设计能顺利运作，我们也需要一并考虑以下的问题。

输入电压 (V IN)

FPGA芯片的供电全部由银盒、底板或中间供电干线提供。输入电压一般介于 3 伏至 15 伏之间，部分工业应用系统的输入电压甚至会高达 30 伏。输入电压可能不会为某一零件提供供电，因为稳压器的输入电压管脚已设定最高的额定供电量，只可为集成电路提供这一数量的供电。

输出电压 (V OUT) 及输出电流 (I OUT)

稳压器的主要作用是稳定电压，换言之，无论输入电压及负载电流如何波动，稳压器都可将输出电压稳定在某一水平上。正如先前所说，操作电流可以在低至 100mA 与高至 20A 之间的范围内波动。输入电压、输出电压及输出电流等数值一经确定后，便可知道应该选用什么类型的稳压器。以下是可供工程师参考的一些前人的经验：

? 假如功耗不超过 1W，应采用线性稳压器

? 假如输入/输出电压比小于 2:1，而输出电流不超过 3A，应采用非同步降压稳压器

? 假如输入/输出电压比大于 2:1，而输出电流又超过 5A，应采用同步降压稳压器

稳压器将参考电压与出现在反馈管脚上的极小部分输出电压加以比较，然后根据反馈的电压稳定输出电压。参考电压通常规定输出电压不能超过某一水平。

部分控制器规定启动时间不能超过某一时限。由于这个时限上的规定，稳压器无法调低太大量的输入电压。控制器的启动时间最低时限 (T ON min.) 也为输出电压设定限幅，限定某一频率下的输出电压不能超过某一水平。例如，启动时间若超过其最低的时限，输出电压便会升越规定的水平。

输入电压 (V IN) = 12V

输出电压 (V OUT) = 1.2V

1.2V

D = ------------- = 0.1

12V

开关频率 (F S) = 300kHz

1

启动时间最低时限 (T ON min) = 0.1 x ----------- = 333ns

300kHz

降低开关频率有助提升降压比。

开关稳压器的操作频率

开关频率的高低对多个重要的参数有决定性的影响，受影响的参数包括电感器和电容器的大小、效率、纹波电压以至解决方案的大小。对于较高的开关频率，系统设计工程师便可选用较小型的电感器以及较低的输出电容，以便减低纹波电压。高开关频率的另一优点是工程师可以设计高带宽的系统。此外，系统设计工程师也可能需要为设计作出特别的安排，让系统工作于特定的频率，以避免寄生干扰。采用可调节频率的降压稳压器有助提高系统设计的灵活性。

效率

效率是输入功率与输出功率之间的百分比，效率的高低可以视为一个指标，藉以显示功耗的大小。但系统设计工程师很多时并不十分明白效率的真正意义。若输入电流无限制或电池寿命的长短不那么重要，功耗和效率也就不再成为最需关注的因素。系统耗散的热能会令系统元件受热，而温度的上升幅度与功耗的大小有直接的关系。受影响的元件包括集成电路、金属氧化半导体场效应晶体管 (MOSFET)、电容器以及电感器。某一面积范围究竟会耗散多少功率？这一点也很重要。一般来说，1W 的功率若通过一平方吋的铜质表面耗散掉，加上在没有气流的影响下，温度会因受热而上升 40°C。

例如，假设：

输出电压 (V OUT) = 1.5V

输出电流 (I OUT) = 15A

效率 = 90%

功耗 = 2.5W

这一水平的功率若通过一平方吋的铜质面积耗散掉，会令温度上升 100°C。

以下是另一可供参考的例子：

输出电压 (V OUT) = 1.5V

输出电流 (I OUT) = 1.5A

效率 = 81%

功耗 = 0.53W

若与前一例子中的 90% 效率比较，这个效率数字看来不大理想。但以这个例子来说，一平方吋面积所耗散的功耗只有 0.53W，令温度只上升 20°C，相比之下，前一例子的温度则上升 100°C。

以上例子证明功耗比效率显得更为重要。系统设计工程师若明白这个道理，便可为所设计的系统选择最理想的效率，以及降低系统的整体成本。

体积

系统设计所规定的芯片面积或高度如果缩小，不但会增加系统的成本，而且效率也会受到影响。例如，小型电感器的有效串联电阻 (ESR) 通常都比大型电感器高，而且体积小巧的电感器或小型电解电容器一般都较为昂贵。采用多层式电路板可以缩小体积，但一般来说会增加整体的成本。

正如上文所说，部分系统设计工程师可能会刻意提高开关频率，以便缩小元件体积，但提高开关频率会增加功率损耗。若果没有必要而免强缩小电路板，不但会增加成本，而且会将功率损耗降低至不必要的低水平。

系统成本

为FPGA芯片提供最具成本效益的供电一直是系统设计工程师的努力方向，但将供电成本尽量降低并不表示要采用最廉价的稳压器。例如，由于内置场效应晶体管的稳压器较为昂贵，因此系统设计工程师很多时不加思索便拒绝采用这类稳压器，但在某些应用情况下，这类稳压器比设有外置式金属氧化半导体场效应晶体管的稳压器更具成本效益。

此外，设有外置式场效应晶体管的稳压器更易受来自电路板的噪音影响。设计简单而又内置金属氧化半导体场效应晶体管的高集成度开关稳压器便不易受噪音的影响，解决了大部分因为灵敏度过高而产生的噪音问题。此外，我们也应放弃采用双通道降压转换器取代两个单通道开关转换器这个念头。由于无需采用多个输入电容器，因此可以大幅节省成本，而且由于按照设计该两个相位可以异相操作，因此输入电容器的均方根 (RMS) 纹波电流可以大幅降低。采用双相位控制器可以避免拍频频率的出现，若采用多个非同步开关稳压器而它们都以稍微不同的频率操作，那就必定会产生拍频频率。我们不要忘记，真正的成本是系统物料清单上所开列的成本，并不是只计算个别元件的成本。采用FPGA的系统除了要符合这些规定之外，可能还要符合下列任何一项或多项的特别要求：

瞬态响应

FPGA芯片的核心电压会产生极高转换率的电流。为此，控制器必须一方面提供较大的阶梯级负载电流，而另一方面又必须将输出电压所承受的干扰减至最低。控制

器因应这些负载作出响应的能力也因此称为瞬态响应。瞬态响应、输出电容及其有效串联电阻一旦确定后，会将操作带宽限定在某一范围之内。

排序及跟踪

系统启动时，可能要先启动某一电源供应，然后才陆续启动其他的电源供应。若不按照规定的次序启动电源供应，电源供应便会“锁定”起来，而FPGA芯片可能会因此而受损或无法执行正常功能。部分FPGA芯片必须在输入/输出及核心电压之间设有排序及/或跟踪功能。(如欲了解多种不同的排序及跟踪系统设计方案，可参看图 3。) 若稳压器已设有供电正常 (power good)、允许 (enable)、软启动及跟踪等功能，便可轻易添加排序及跟踪功能，或者以后可以随时添加这两个功能，令设计更具灵活性。若没有这两个功能，便需加设外接电路以确保可以按照正确次序启动电源供应。

图3：排序及跟踪系统的设计方案

启动的要求

我们若要为FPGA芯片设定电压上升率，可以利用软启动电容器加以设定。此外，启动时的上升电压一般都必须是单调的，而不是下降的。若电源供应的输出电容较小，启动时的电压会受其影响而下跌。容量够大的电容器可以储存足够的电荷，以便为FPGA芯片提供启动负载瞬态电压。

同步操作

同步操作功能的作用是确保两个或以上的稳压器可以一同锁定在某一频率，以免出现拍频频率。没有这个同步操作功能的系统都会出现拍频的现象。

总结

由于不同的系统有不同的要求，加上FPGA芯片或特殊应用集成电路各有程度不同的复杂设计，而且使用率也不尽相同，因此电源供应器的配置必须因应不同的要求而作出不同的安排。除了输入电压、输出电压及输出电流之外，我们也要考虑其他

的特别要求如排序、跟踪及启动等条件。此外，我们设计系统时也需要顾及功耗、体积及成本对系统的影响。

电气自动化专业笔试面试最常见的16个问题

电气自动化专业面试最常见的16个问题 电气自动化 1. 硅材料与锗材料的二极管导通后的压降各为多少？在温度升高后，二极管的正向压降，反向电流各会起什么变化？试说出二极管用途（举3个例子即可） 硅材料二极管:导通电压约0.5~0.7V,温度升高后正向压降降低,反向电流增加. 锗材料二极管:导通电压约0.1~0.3V,温度升高后正向压降降低,反向电流增加. 二极管主要功能是其单向导通.有高低频之分,还有快恢复与慢恢复之分,特殊的:娈容二极管,稳压二极管,隧道二极管，发光二极管，激光二极管，光电接收二极管，金属二极管（肖特基），，，用途：检波，整流，限幅，吸收（继电器驱动电路），逆程二极管（电视行输出中）． 2. 如何用万用表测试二极管的好坏？在选用整流二极管型号时，应满足主要参数有哪些？如何确定？ 3. 在发光二极管LED电路中，已知LED正向压降UF=1.4V，正向电流IF=10mA，电源电压5V，试问如何确定限流电阻。 4. 三极管运用于放大工作状态时，对NPN管型的，各极电位要求是：c极b极，b极e极，而对PNP管型，是c极b

极，b极e极。 5. 场效应管是型控制器件，是由极电压，控制极电流，对P沟道及N沟道场效应管，漏极电压的极性如何？ 6. 集成运算放大器作为线性放大时，信号从同相端输入，试画出其电路图，并说明相应电阻如何取？ 7. 说出一个你熟悉的运算放大器的型号，指出输入失调电压的意义。 8. 试画出用运算放大器组成比例积分电路的电路图，说明各元件参数的选择。 9. 某电子线路需要一组5V，1A的直流稳压电源，请设计一个电源线路，并说明所需元件的大致选择。 10. 在一台电子设备中需要±15V两组电源，负载电流200mA，主用三端集成稳压器，1、画出电路图，2、试确定变压器二次侧电压有效值及容量。 11. TTL电路和CMOS电路是数字电子电路中最常用的，试说出TTL电路和CMOS电路主要特点及常用系列型号。 12. 什么是拉电流？什么是灌电流？TTL带动负载的能力约为多少？是拉电流还是灌电流？ 13. 在51系列单片机中，PO□，P1□、P2□、P3□引脚功能各是什么？ 14. 单片机有哪些中断源？中断处理的过程有哪些？中断服务程序的入口地址是由用户决定，对吗？

各大公司笔试题-数电

1、同步电路和异步电路的区别是什么（仕兰微电子） 2、什么是同步逻辑和异步逻辑（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc 门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability 的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微电子） 9、什么是竞争与冒险现象怎样判断如何消除（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 10、你知道那些常用逻辑电平TTL与COMS电平可以直接互连吗（汉王笔试） 常用逻辑电平：12V，5V，；TTL和CMOS不可以直接互连，由于TTL是在之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 11、如何解决亚稳态。（飞利浦－大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与异步复位的区别。（南山之桥） 13、MOORE 与 MEELEY状态机的特征。（南山之桥） 14、多时域设计中,如何处理信号跨时域。（南山之桥） 15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）Delay < period - setup – hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延

VIA笔试经历文档

VIA笔试经历文档 Via written test experience document

VIA笔试经历文档 前言：个人简历是求职者给招聘单位发的一份简要介绍，包括个人的基本信息、过往实习工作经验以及求职目标对应聘工作的简要理解，在编写简历时，要强调工作目标和重点，语言精简，避免可能会使你被淘汰的不相关信息。写出一份出色的个人简历不光是对找工作很有用处，更是让陌生人对本人第一步了解和拉进关系的线。本文档根据个人简历内容要求和特点展开说明，具有实践指导意义，便于学习和使用，本文下载后内容可随意调整修改及打印。 刚才去参加via的笔试，这是我的第一次笔试经历，我应聘的是硬件架构设计部（graphics/videoalgorithums engineer/graphics architect）。liuqingwei也参加这次笔试，只是他应聘的是software engineer。各个部门的题目都不相同，所以这里我只贴一下我的题目 有六道大题，回答要求是英文的，由于题目是英文的，并且有很多问题我不了解，所以可能有表述不正确的地方 一、五个小题 1、似乎是关于3维曲线拟和的问题及数据的过滤 2、关于win api中的opengl函数

3、说出固定小数表示和浮点小数表示的优缺点 4、说出显卡可以优化哪些mpeg中的计算 5、说出bezier和b-spline曲线的区别 我只做了5，其他的都不知道 二、写个函数判断一个数是不是2的次方。这个题目还算简单，可能是我作的最好的一道了 三、用c++写一个函数求三个输入中最大的一个，要求用template （sigh，关于template已经忘记了） 四、题目告诉你ieee 16和32浮点数表示的规范要求将-0.25分别用ieee 16和32表示，并写一个c++函数将输入的ieee 16表示转化为ieee 32的表示。这道题应该也作的还可以，因为对ieee的浮点数表示本来就知道一些 五、用c写一个函数f（x） = x * 0.5要求只能用整数操作，并且似乎对函数的调用有特别的要求。也就是说函数的输入参数和输出的格式需特别注意。这道题目有明显的错误，所以没有作。监考的是hr部门的，问了也是白问，呵呵 六、两道证明题，选作一题 1、关于一个2维向量关于另一个向量作镜面反射的

IC设计面试笔试题目

IC设计面试笔试题目集合分类 笔试/面试题目集合分类--IC设计基础 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目） 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求绘制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器。当RC<16、有源滤波器和无源滤波器的原理及区别?（新太硬件） 17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。（未知） 18、选择电阻时要考虑什么？（东信笔试题） 19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管 还是N管，为什么？（仕兰微电子） 20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题) 21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。（仕兰微电子） 22、画电流偏置的产生电路，并解释。（凹凸） 23、史密斯特电路,求回差电压。（华为面试题） 24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （华为面试题） 25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子） 26、VCO是什么,什么参数(压控振荡器?) （华为面试题） 27、锁相环有哪几部分组成？（仕兰微电子） 28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知） 29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）

数字电路公司笔试试题

数字电路公司笔试试题 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和非同步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而非同步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于非同步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模组性、可组合和可复用性--因此近年来对非同步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用非同步电路设计。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 5、setup和holdup时间,区别.（南山之桥） 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以

电子工程师招聘笔试题及详细解析(不看后悔)分析

一、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置， b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V， CMOS电路的电源电压为3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入低电平；在CMOS门电路的 输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系数。 10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、贴片电阻上的103代表10kΩ。 12、USB支持控制传输、同步传输、中断传输和批量传输等四种传输模式。 13、一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻 的阻值是220kΩ±10%。 14、MOV A，40H 指令对于源超作数的寻址方式是直接寻址。 指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址 15、8051系列单片机的ALE信号的作用是地址锁存控制信号。 Address lock enable ：地址锁存允许端 15、MCS-8051系列单片机字长是______位。 16、一个10位地址码、8位输出的ROM，其存储容量为。 17、队列和栈的区别是_________。 18、do……while和while……do的区别是_______。 19、在计算机中，一个字节所包含二进制位的个数是______。

电子信息笔试题

电子信息工程、通信工程、电气类等专业面试将会遇到试题大全来源：王琴的日志 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点 ，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<< period - setup ? hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件.（华为） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入,使得输出依赖于关键路径。（未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知） 22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation

数字IC类笔试面试题

威盛logic design engineer考题 1。一个二路选择器，构成一个4路选择器，满足真值表要求、 2。已知A,B,C三个信号的波形，构造一个逻辑结构，使得从AB可以得到C，并且说明如何避免毛刺 3。一段英文对信号波形的描述，理解后画出波形，并采用verilog实现。 4。169.6875转化成2进制和16进制 5。阐述中断的概念，有多少种中断，为什么要有中断，举例 6。这道比较搞，iq题，5名车手开5种颜色的车跑出了5个耗油量（milespergallon)，然后就说什么颜色的车比什么车手的耗油量多什么的，判断人，车，好油量的排序ft致死，看了一堆FSM和数字电路没啥用，结果基本的冬冬把自己搞死了。 不过mixedsignal里的数字部分到是很全的考察了数字的冬冬（转） 几道威盛电子的FPGA工程师试题 7、解释setup和hold time violation,画图说明,并说明解决办法. 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素,同时给出表达式. 18、说说静态、动态时序模拟的优缺点. 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing 22、卡诺图写出逻辑表达使. 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和 28Please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input h as faster response for output rising edge.(less delaytime). 30、画出CMOS的图,画出tow-to-one mux gate. 45、用逻辑们画出D触发器46、画出DFF的结构图,用verilog实现之. 68、一个状态机的题目用verilog实现73、画出可以检测10010串的状态图,并verilog实现之. 80、 Please draw schematic of a common SRAM cell with 6 transistors,point outwhich nodes can store data and which node is word line control? (威盛笔试circuit design)（转） VIA数字IC笔试试题 1。解释setup和hold time violation，画图说明，并说明解决办法。 2。说说静态、动态时序模拟的优缺点。 3。用一种编程语言写n!的算法。 4。画出CMOS的图，画出tow-to-one mux gate。 5。说出你的最大弱点及改进方法。 6。说出你的理想。说出你想达到的目标。

电子行业招聘笔试题分享

电子行业招聘笔试题分享 1、请描述一下国内的工艺现状。(仕兰微面试题目) 2、半导体工艺中，掺杂有哪几种方式?(仕兰微面试题目) 3、描述你对集成电路工艺的认识。(仕兰微面试题目) 4、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目) 5、描述cmos电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目) 6、解释latch-up现象和antenna effect和其预防措施.() 7、什么叫latchup?(科广试题) 8、什么叫窄沟效应? (科广试题) 9、什么是nmos、pmos、cmos?什么是增强型、耗尽型?什么是pnp、npn?他们有什么差别?(仕兰微面试题目) 10、硅栅coms工艺中n阱中做的是p管还是n管，n阱的阱电位的连接有什么要求?(仕兰微面试题目) 11、画出cmos晶体管的cross-over图(应该是纵剖面图)，给出所有可能的传输特性和转移特性。(infineon笔试试题) 12、以interver为例,写出n阱cmos的process流程,并画出剖面图。(科广试题) 13、please explain how we describe the resistance in

semiconductor. compare the resistance of a metal,poly and diffusion in tranditional cmos process.(威盛笔试题circuit design-beijing-03.11.09) 14、说明mos一半工作在什么区。(凹凸的题目和面试) 15、画p-bulk 的nmos截面图。(凹凸的题目和面试) 16、写schematic note(?)，越多越好。(凹凸的题目和面试) 17、寄生效应在ic设计中怎样加以克服和利用。() 18、unix 命令cp -r, rm,uname。(扬智电子笔试) 19、太底层的mos管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。ic设计的话需要熟悉的软件: cadence,synopsys, avant，unix当然也要大概会操作。

各大公司数字电路笔试试题

1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟

数字电路笔试题

数字电路 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不

网上常见的笔试题

网上常见的笔试题 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。(仕兰微电子) 13、用运算放大器组成一个10倍的放大器。(未知) 14、给出一个简单电路，让你分析输出电压的特性(就是个积分电路)，并求输出端某点 的rise/fall时间。(Infineon试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电

压，要求绘制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器。当RC 16、有源滤波器和无源滤波器的原理及区别?(新太硬件) 17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、 带通、高通滤波器后的信号表示方式。(未知) 18、选择电阻时要考虑什么?(东信)

19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管 还是N管，为什么?(仕兰微电子) 20、给出多个mos管组成的电路求5个点的电压。(Infineon 笔试试题) 21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 其优缺点。(仕兰微电子) 22、画电流偏置的产生电路，并解释。(凹凸)

23、史密斯特电路,求回差电压。(华为题) 24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) (华为面试题) 25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。(仕兰微电子) 26、VCO是什么,什么参数(压控振荡器?) (华为面试题) 27、锁相环有哪几部分组成?(仕兰微电子) 28、锁相环电路组成，振荡器(比如用D触发器如何搭)。(未知)

威盛ASIC笔试题及心得文档

威盛ASIC笔试题及心得文档 Written test questions and experience documents of via ASIC

威盛ASIC笔试题及心得文档 前言：个人简历是求职者给招聘单位发的一份简要介绍，包括个人的基本信息、过往实习工作经验以及求职目标对应聘工作的简要理解，在编写简历时，要强调工作目标和重点，语言精简，避免可能会使你被淘汰的不相关信息。写出一份出色的个人简历不光是对找工作很有用处，更是让陌生人对本人第一步了解和拉进关系的线。本文档根据个人简历内容要求和特点展开说明，具有实践指导意义，便于学习和使用，本文下载后内容可随意调整修改及打印。 1、用给出的一些门电路，搭出表达式output=en_try? ennomask : en这一表达式 entry，en,nomask是输入 2、给出电路，将时钟域1的脉冲传到时钟域2，两个时钟域的关系未知 3、给出三分频的电路 4、用pmos和nmos表示f＝ab＋cd（表达式与原题有点出入，记不清了，大概就这个意思） 5、两段verilog程序，判断哪一段会产生latch，并修改 6、给出了电路图，问在做dft测试时可能产生什么问题，并修改

7、给了张电路图，是功放与d触发器相连，问如何减少功耗（这个我一点都不懂） 8、触发器s 1、组合电路c1、触发器s 2、组合电路c2依次相连，问的是时延、时钟等之间的 关系（是不是要考虑hold，setup时间呢？） 9、这个实在想不出了：（ 10、用方块表示cpu，硬盘，显卡，南桥（iobridge），北桥（memory bridge），usb控制 器，键盘，内存，画出计算机的结构。 11、关于计算机内存页面管理的东西，画图示意虚拟地址与物理地址的关系，简单介绍块 表 可怜我都不会做贴贴题目积攒一下rp，祝xdjm们好运 先说说题目吧 第一题：给你一堆逻辑门再给你一个逻辑表达式，让你用这些门实现这个表达式 第二题：关于时钟域的，要求把一个时钟域中的信号传递到另外一个时钟域中 第三题：画出三分频1：1的电路图 第四题：用pmos和nmos搭出一个表达式，表达式中只

MCU、硬件工程师笔试面试题

单片机笔试面试题 2007-12-18 17:20 1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流流向.简述单片机应用系统的设计原则.(仕兰微面试题目) 2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和 P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若 有蛐闯雒科?716的重叠地址范围.(仕兰微面试题目) 3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试 题目) 4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目) 5、中断的概念?简述中断的过程.(仕兰微面试题目) 6、如单片机中断几个/类型,编中断程序注意什么问题;(未知) 7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八 个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八 位二进制数N),要求占空比为N/256. (仕兰微面试题目) 下面程序用计数法来实现这一功能,请将空余部分添完整. MOV P1,#0FFH LOOP1 :MOV R4,#0FFH -------- MOV R3,#00H LOOP2 :MOV A,P1 -------- SUBB A,R3 JNZ SKP1 -------- SKP1:MOV C,70H MOV P3.4,C ACALL DELAY :此延时子程序略 -------- -------- AJMP LOOP1 8、单片机上电后没有运转,首先要检查什么?(东信笔试题) 9、What is PC Chipset? (扬智电子笔试) 芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为 北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC(键盘控制器)、R TC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级 能源管理)等的支持.其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge). 除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的

电子工程师笔试题

单片机开发工程师（只允许30分钟完成） 1.请列举出你所知道的单片机品牌？你使用过其中多少种？ 2.用你熟悉的单片机写一段10MS软件件延时程序？ 3.已知一个数组int a[N-1]里面存放的N个数是0,1,2....N这个自然数序列N+1个数里面的N个，请用最简单的算法找出缺少的是哪个数？（只要求写思路，不用写具体代码） 4.请绘图说明如何使用单片机的I/O口实现9个按键信号的输入，请简述工作原理和实现所需要注意的问题。（无需写代码） 5.请简要绘图说明NPN型三极管的IB，IC，VCE的关系，并指出截止区和饱和区。同时说明NPN 型三极管饱和导通的条件？ 6.如何使用数字电路实现4兆到1兆的分频？ 7.你在布印制板的线路时最常用的走线宽度是多少？线宽和电流关系如何，例如需要1A电流需要多宽的走线？ 8.请说明以下电路中，当L+端分别为0V，+5V，+24V时，A端和B端的输出电平。（假设三极管的直流放大倍数为200倍） 9.请简短地介绍你在以前的开发工作中所解决的一个技术问题。（要求包含以下要素：应用环境，功能需求，问题现象，解决思路，解决方法） 硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。 3、最基本的如三极管曲线特性。 4、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。 电压负反馈的特点：电路的输出电压趋向于维持恒定。 电流负反馈的特点：电路的输出电流趋向于维持恒定。 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）； 负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频模拟电路） 6、放大电路的频率补偿的目的是什么，有哪些方法？ 设计得当的放大电路中的频率补偿用于相位失真，可以用杨氏电阻，或自己设计的反馈电路进行补偿设计不得体的电路频率补偿用于频率校正。 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。 输入端频率除以输出端的频率结果等于1，这个电路就是稳定的。 可以使用滤波器改变频响曲线。滤波器种类很多很杂。 8、给出一个差分运放，如何相位补偿，并画补偿后的波型图。 没有给图，但不难看出就是一个反馈电路的添加。只要找到反馈点，和适当的反馈值就可以了 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。 无图，但是把共模分量和差模分量的意思弄明白，这个题目就解决了。简单点说，就是叠加瞬间电压和相减的瞬间电压值。

电子信息、通信、电类专业面试笔试题大全

电子信息、通信、电类专业将会遇到的面试题大全！精！看了让人大吃一惊...转的～来源：转帖 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点 ，特别是广泛采用差分结构的原因。（未知）

10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<< period - setup ? hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件.（华为） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛

理工科类笔试题

理工科类笔试题

————————————————————————————————作者: ————————————————————————————————日期：

电子信息工程、通信工程、电气类等专业面试将会遇到试题大全来源：王琴-雨木琴子的日志 模拟电路 1、基尔霍夫定理的内容是什么？(仕兰微电子) 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εＳ／4πkd）。(未知) 3、最基本的如三极管曲线特性。(未知) ４、描述反馈电路的概念，列举他们的应用。(仕兰微电子） 5、负反馈种类（电压并联反馈,电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带，自动调节作用）(未知) 6、放大电路的频率补偿的目的是什么,有哪些方法?（仕兰微电子） 7、频率响应，如:怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。（凹凸) 9、基本放大电路种类(电压放大器，电流放大器，互导放大器和互阻放大器)，优缺点 ，特别是广泛采用差分结构的原因。（未知) 1０、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知） 11、画差放的两个输入管。(凹凸) 1２、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子) １3、用运算放大器组成一个10倍的放大器。（未知） １4、给出一个简单电路，让你分析输出电压的特性(就是个积分电路），并求输出端某点 的 rｉsｅ／ｆａlｌ时间。(Infineon笔试试题） 15、电阻R和电容Ｃ串联，输入电压为R和C之间的电压，输出电压分别为Ｃ上电压和R上电压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器，何为低通滤波器。当RC<< period －seｔup ? ｈｏld １6、时钟周期为T，触发器Ｄ1的建立时间最大为T1mａx，最小为T1miｎ。组合逻辑电路最大延迟为T2maｘ,最小为T2min。问,触发器D2的建立时间T3和保持时间应满足什么条件.(华为) １７、给出某个一般时序电路的图,有Tsetuｐ，Ｔｄelａy,Ｔck->q，还有 cloｃｋ的ｄelay,写出决定最大时钟的因素,同时给出表达式。（威盛VIA2０03.1１.06 上海笔试试题) 1８、说说静态、动态时序模拟的优缺点。(威盛VＩA ２0０3.１1.０6 上海笔试试题) 19、一个四级的Mux，其中第二级信号为关键信号如何改善ｔiming。(威盛ＶＩA２003.1１.06 上海笔试试题） 2０、给出一个门级的图,又给了各个门的传输延时，问关键路径是什么，还问给出输入,使得输出依赖于关键路径。（未知) 2１、逻辑方面数字电路的卡诺图化简,时序（同步异步差异），触发器有几种（区别,优点),全加器等等。（未知) 2２、卡诺图写出逻辑表达使。（威盛ＶIA2003.１1.06 上海笔试试题) ２3、化简F（A,B,C,Ｄ)＝ｍ(1,3,4,５,10,1１,12，13,１4,1５)的和。(威盛) 2４、please shoｗthｅCＭＯS iｎｖerter ｓｃｈmatｉc,lａｙouｔandｉｔs crｏss sectionｗith P- welｌprocｅss.Ｐlot its tｒansｆer cuｒve (Vｏｕt-Vｉn) Ａnd ａlｓo ｅxplain the ｏｐeratiｏn rｅｇion of PMＯS andＮMOS for eaｃh seｇｍent of the tｒａnsｆer curve? （威盛笔试题c ircｕit desigｎ－bｅijｉnｇ-03.11.0９） 25、Ｔoｄeｓign a CMOS ｉnvertoｒwitｈbalaｎce riｓe and ｆaｌl tiｍｅ,ｐlease defiｎｅｔh e ratiｏｎｏ f cｈａnｎｅl wｉdth ｏfＰMOSａｎｄNMOS and eｘplａin? 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子) 2７、用mｏs管搭出一个二输入与非门。(扬智电子笔试） 28、ｐleaｓe dｒaｗtｈe trａnｓistor ｌeｖel ｓchematic of a ｃmｏs 2 iｎputＡNＤgate aｎd ｅｘp lａin which ｉnpｕt has faｓtｅｒｒeｓponse ｆor ouｔput rising edｇe．(lｅsｓdｅlａy tｉme)。(威盛笔试题ｃircｕit design-beijiｎg-03.11．09） ２９、画出NOT,NAND,NOR的符号，真值表,还有traｎsistoｒlｅvel的电路。（Inｆｉｎeon笔试）