数电实验报告 实验六 计数、译码、显示综合实验

武汉理工大学电工学实验报告

[电子电工实习报告] 车辆1104班 吴昊宇 2019年7月11日

目录 1.0实验目的 (3) 1.1实验原理 (4) 1.1.1原理图及原理说明 (4) 1.1.2电路装配图 (7) 1.1.3连线图 (7) 1.2实验内容 (8) 1.2.1实训过程 (8) 1.2.2元件清单 (8) 1.2.3作品展示 (22) 1.2.4实验数据分析 (23) 1.3总结 (23)

1.0实验目的 随着现代化技术的发展，电工电子技术在现代化生活中应用越来越广泛，小到家用电器，大到军事设备，在这些形形色色的种类繁多的设备中都用到了电工电子技术。很多的自动化半自动化控制的未处理系统都是以电子元件为基本单元，通过集成电路来实现的，这就要求工科学生掌握基本的电路设计、制作、检查和维修知识。 本实验的目的如下： ●强化安全用电意识，掌握基本安全用电操作方式。 ●基本掌握公共电烙铁的焊接技术，能够独立的完成简单电子产品的安装和焊接、拆卸过程，能掌握基本的电路维修维修方法。 ●基本掌握电路原理图、装配图的绘制，能独立的完成简单电子电路的设计。 ●了解常用电子器件的类别型号、规格、性能及其使用范围。 ●能够正确识别常用电子元件，并通过查阅相关手册了解其相关参数。 ●熟练的掌握万用表等仪表，并能够独立的检测电路的各种参数，且能检测出简单的电路问题。

1.1实验原理 1.1.1原理图及原理说明 图18 彩灯音乐盒电原理图 本电路以555芯片、二极管、三极管、电解电容与瓷介电容、音乐芯片、喇叭为其核心元件，LED交替发光产生明暗变化，伴随着喇叭发出事先录制的音乐。 工作原理综述：电源开关K1闭合，发光二极管LED3亮，开始由于电容C1短路，所以555芯片的2和6脚为低电平0，又4脚恒为高电位1，由555芯片的输出特性知输出端3为高电平1，LED1亮，三极管VT2截止,LED2灭，7 C1通过电阻R1,R3充电，2和6脚电位升高，最终达到高电平1、3脚输出低电平0，LED1灭，三极管VT2导通，LED2亮，7为低阻态，通过电源负开始放电致使2和6脚电位降低至0，3脚又输出高电位1，LED1亮LED2灭，循环往复。而LED3绿灯和喇叭都一直接

计数器的设计实验报告

计数器的设计实验报告 篇一：计数器实验报告 实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是

CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－ 9－1 CC40192引脚排列及逻辑符号 图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3 —计数器输入端 Q0、Q1、Q2、Q3 —数据输出端CR—清除端 CC40192的功能如表5－9－1，说明如下：表5－9－1 当清除端CR为高电平“1”时，计数

器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。 当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421 码十进制加、减计数器的状态转换表。加法计数表5－9－ 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位

电工学实验报告A2

请在左侧装订成册 大连理工大学Array本科实验报告 课程名称：电工学实验A（二）学院（系）： 专业： 班级： 学号： 学生姓名： 联系电话： 2015 年~ 2016 年第2 学期

实验项目列表 姓名：学号： 注意集成运算放大器实验的上课时间（3学时）：第一节：（1.2节课）7：30 第二节：（3.4节课）10：05 第三节：（5.6节课）13：00 第四节：（7.8节课）15：30 第五节：（9.10节课）18：00

电工学实验须知 一. 选课要求 实验选课前需确认已在教务选课系统中选择该课程。电工学实验实行网上选课，请按选课时间上课，有特殊情况需事先请假，无故选课不上者按旷课处理，不给补做，缺实验者不给成绩。 二. 预习要求 1.课前认真阅读实验教程，复习相关理论知识，学习本节实验预备知识，回答相关 问题，按要求写好预习报告，注意实验内容有必做实验和选做实验； 2.课前在实验报告中绘制电路原理图及实验数据表格（用铅笔、尺作图）； 3.课前在实验报告中列出所用实验设备及用途、注意事项（设备型号课后填写）； 4.设计性实验和综合性实验要求课前完成必要的电路设计和实验方案设计； 5.没有预习报告或预习报告不合格者不允许做实验。 三. 实验课上要求 1.每个实验均须独立完成，抄袭他人数据记0分，严禁带他人实验报告进入实验室； 2.认真完成实验操作和观测； 3.所有实验记录均需指导教师确认（盖印），否则无效； 4.请遵守《电工学实验室安全操作规则》。 四. 实验报告 1.请按要求提交预习报告； 2.所有绘图必须用坐标纸绘图，并自行粘贴在报告上； 3.实验完毕需各班统一提交实验报告，没有按要求提交报告者不给成绩；抄袭实验 报告记0分。

实验五 计数、译码、显示电路

. 实验五计数、译码、显示电路 一、实验目的 掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能，掌握共阴极七段显示器的使用方法，熟悉用示波器测试计数器输出波形的方法。 二、实验原理 计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。下面分别加以介绍。 1．计数器：计数器是一种中规模集成电路，其种类有很多。如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。 常用计数器均有典型产品，不须自 己设计，只要合理选用即可。 本实验选用四位二进制同步计数 器74LS161做计数器，该计数器外加适 当的反馈电路可以构成十六进制以内 的任意进制计数器。图5-1是它的逻辑 图。这个电路除了具有二进制加法计数 功能外，还具有预置数、清零、保持的 功能。图中LD是预置数控制端，D、C、 R是清零 B、A是预置数据输入端， D 端，EP、ET是计数器使能控制端，RCO 是进位信号输出端，它的主要功能有： ①异步清零功能 R=0(输出低电平)，则输出ＱD 若 D

ＱCＱBＱA=0000，除EP、ET信号外，与其它输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。 ②同步并行置数功能 R=1，且LD=0的条件下，当CP上升沿到来后，触发器ＱDＱCＱBＱA同时接收D、在 D C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。 ③保持功能 R=1，LD=1的条件下，EP、ET两个使能端只要有一个低电平，计数器将处于数在 D 据保持状态，与CP及D、C、B、A输入无关。 ④计数功能 R=1、LD=1、EP=1、ET=1的条件下，计数器对CP端输入脉冲进行计数，计数方在 D 式为二进制加法，状态变化在ＱDＱCＱBＱA=0000～1111间循环。74LS161的功能表详见表5-l所示。 表5-1 74LS161的功能表 本实验所需计数器是十进制计数器，必须对74LS161外加适当的反馈电路构成十进制计数器，状态变化在ＱDＱCＱBＱA=0000～1001间循环。 用反馈的方法构成十进制计数器一般有两种形式，即和反馈置数法。反馈置零法是利用R构成，即：当Q D Q C Q B Q A=1010（十进制数10）时，通过反馈线强制计数器清零，清除端 D 如图5-2(a)所示。由于该电路会出现瞬间1010状态，会引起译码电路的误动作，因此很少被采用。反馈置数法是利用预置数端LD构成，把计数器输入端D1D2D2D3全部接地，当计数

数字钟设计报告——数字电路实验报告

数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226

数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３

《电工电子学》实验报告三相交流电路实验报告

中国石油大学（华东）现代远程教育 实验报告 课程名称：电工电子学 实验名称：三相交流电路 实验形式：在线模拟+现场实践 提交形式：在线提交实验报告 学生姓名：任永胜学号：1995738000111年级专业层次：年级：1903 层次：高起专专业：机电一体化技术 学习中心：府谷奥鹏学习中心 提交时间：2019年11月1日

二、实验原理 答： 1. 对称三相电路中线、相电压和线、相电流的关系，三相电路中，负载的连接分为星形连接和三角形连接两种。一般认为电源提供的是对称三相电压。 （1）星形连接的负载如图1所示： 图1 星形连接的三相电路 A、B、C表示电源端，N为电源的中性点（简称中点），N' 为负载的中性点。无论是三线制或四线制，流过每一相负载的相电流恒等于与之相连的端线中的线电流： （下标I表示线的变量，下标p表示相的变量） 在四线制情况下，中线电流等于三个线电流的相量之和，即 端线之间的电位差（即线电压）和每一相负载的相电压之间有下列关系：

当三相电路对称时，线、相电压和线、相电流都对称，中线电流等于零，而线、相电压满足： （2）三角形连接的负载如图2所示： 其特点是相电压等于线电压： 线电流和相电流之间的关系如下： 当三相电路对称时，线、相电压和线、相电流都对称，此时线、相电流满足： 2.不对称三相电路 在三相三线制星形连接的电路中，若负载不对称，电源中点和负载中点的电位不再相等，称为中点位移，此时负载端各相电压将不对称，电流和线电压也不对称。 在三相四线制星形连接的电路中，如果中线的阻抗足够小，那么负载端各相电压基本对称，线电压也基本对称，从而可看出中线在负载不对称时起到了很重要的作用。但由于负载不对称，因此电流是不对称的三相电流，这时的中线电流将不再为零。 在三角形连接的电路中，如果负载不对称，负载的线、相电压仍然对称，但线、相电流不再对称。 如果三相电路其中一相或两相开路也属于不对称情况。 3.三相负载接线原则

数电实验报告实验六计数译码显示综合实验整理版.docx

数电实验报告 实验六 计数、译码、显示综合实验 姓名： 学号： 班级： 院系： 指导老师： 2016年

目录 实验目的： (22) 实验器件与仪器： (22) 实验原理： (33) 用同步清零端或置数端置零或置数构成N进制计数器 (33) 用同步清零端或置数端置零或置数构成N进制计数器 (33) 实验内容： (44) 实验过程： (55) 实验总结： (66) 实验： 实验目的： 1.熟悉中规模集成电路计数器的功能及应用。 2.熟悉中规模集成电路译码器的功能及应用。 3.熟悉LED数码管及显示电路的工作原理。 4.学会综合测试的方法。 实验器件与仪器： 1.实验箱、万用表、示波器。

2.74LS160、74LS48、74LS20 实验原理： 对于计数规模小的计数器，我们使用集成触发器来设计计数器，但是如果计数器的模数达到十六以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。在这种情况下，我们可以用集成计数器来构成任意进制计数器。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 用同步清零端或置数端置零或置数构成N进制计数器用这种方法的实现步骤如下： 1）写出状态S N-1的二进制代码。 2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式 3）画连线图 用同步清零端或置数端置零或置数构成N进制计数器用这种方法的实现步骤如下： 1）写出状态S N得二进制代码 2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式

3）画连线图 在集成计数器中，清零、置数均采用同步方法的有74LS163；均采用异步方法的有74LS193、74LS197、74LS192；清零采用异步方法、置数采用同步方法的有74LS161、74LS160；有的只具备异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。 实验内容： 1.用集成计数器74LS160分别组成8421码十进制和六进制计数器， 然后连接成一个60进制计数器（6进制为高位，10进制位低位）。 使用实验箱上的LED译码显示电路显示（注意高低位顺序及最高位的处理）。用函数发生器的低频连续脉冲（调节频率为1-2Hz）作为计数器的计数脉冲。通过数码管观察计数、译码、显示电路的功能是否正确。 2.设计一个时间计数器，具有分钟和秒计时功能的计数器。

数电实验报告 计数器

实验报告 实验七计数器原理测试及其设计 2.7.1 实验目的 1.掌握中规模集成计数器74LS160、74LS161、74LS163的逻辑功能及使用方法。 2.掌握同步清零与异步清零的区别及74LS160计数器的级联方法。 3.学习用中规模集成计数器设计任意进制计数器。 2.7.2 实验仪器设备与主要器件 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 74LS160，74LS161和74LS163。 2.7.3 实验原理 计数器的功能是记录输入脉冲的个数。他所能记忆的最大脉冲个数称为该计数器的模。计数器不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等。根据进位方式，可分为同步和异步两类。根据进制，可分为二进制、十进制和任意进制等。根据逻辑功能，可分为加法计数器、减法计数器和可逆计数器等。根据电路集成度，可分为小规模集成计数器和中规模集成计数器。 2.7.4 实验内容 1.分别用74LS161和74LS163设计模13计数器，采用清零法实现，并用数码管显示实验结果。 设计思路:74LS161是十六进制计数器，所以我在它计数到13（1101）清零就行了，再利用二进制数与BCD码对应关系，即利用74LS283的逻辑功能使数码管显示实验结果。计数时电路状态转换关系： 0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→0000

设计思路：74LS163接法与74LS161基本一样，只是163的清零信号是12不是13，如图： 2.设计一个用3位数码管指示的六十进制计数器，并用三只开关控制计数器的数据保持、计数及清零功能。 设计思路：用Cr=0控制计数器清零，用EP*ET=0控制计数器数据保持，用高低电平和CP脉冲进行与运算控制计数器计数功能。U1的清零信号是在计数到6时，U1清零的同时U3开始计数，这样就能实现用3位数码管指示的六十进制计数器。如图：

数据库实验报告完整

华北电力大学 实验报告 | | 实验名称数据库实验 课程名称数据库 | | 专业班级：学生姓名： 学号：成绩： 指导教师：实验日期：2015/7/9

《数据库原理课程设计》课程设计 任务书 一、目的与要求 1.本实验是为计算机各专业的学生在学习数据库原理后，为培养更好的解决问题和实际动手能力 而设置的实践环节。通过这个环节，使学生具备应用数据库原理对数据库系统进行设计的能力。 为后继课程和毕业设计打下良好基础。 2.通过该实验，培养学生在建立数据库系统过程中使用关系数据理论的能力。 3.通过对一个数据库系统的设计，培养学生对数据库需求分析、数据库方案设计、系统编码、界 面设计和软件调试等各方面的能力。是一门考查学生数据库原理、面向对象设计方法、软件工程和信息系统分析与设计等课程的综合实验。 二、主要内容 针对一个具有实际应用场景的中小型系统（见题目附录）进行数据库设计，重点分析系统涉及的实体、实体之间的联系，实现增加、删除、更新、查询数据记录等基本操作。大致分为如下步骤： 1. 理解系统的数据库需求，分析实体及实体间联系，画出E-R图： 1）分析确定实体的属性和码，完成对该实体的实体完整性、用户自定义完整性的定义。 2）设计实体之间的联系，包括联系类型和联系的属性。最后画出完整的E-R图。 2．根据设计好的E-R图及关系数据库理论知识设计数据库模式： 1）把E-R图转换为逻辑模式； 2）规范化设计。使用关系范式理论证明所设计的关系至少属于3NF并写出证明过程；如果不属于3NF则进行模式分解，直到该关系满足3NF为止，要求写出分解过程。 3）设计关系模式间的参照完整性，要求实现级联删除和级联更新。 4）用SQL语言完成数据库内模式的设计。 3．数据库权限的设计： 1）根据系统分析，完成授权操作； 2）了解学习收回权限的操作。 4．完成用户界面的设计，对重要数据进行加密。

计数、译码、显示电路实验

创作编号： BG7531400019813488897SX 创作者：别如克* 实验五计数、译码、显示电路 一、实验目的 掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能，掌握共阴极七段显示器的使用方法，熟悉用示波器测试计数器输出波形的方法。 二、实验原理 计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。下面分别加以介绍。 1．计数器：计数器是一种中规模 集成电路，其种类有很多。如果按照触 发器翻转的次序分类，可分为同步计数 器和异步计数器两种；如果按照计数数 字的增减可分为加法计数器、减法计数 器和可逆计数器三种；如果按照计数器 进位规律又可分为二进制计数器、十进 制计数器、可编程N进制计数器等多 种。 常用计数器均有典型产品，不须自

己设计，只要合理选用即可。 本实验选用四位二进制同步计数器74LS161做计数器，该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。图5-1是它的逻辑图。这个电路除了具有二进制加法计数功能外，还具 有预置数、清零、保持的功能。图中LD是预置数控制端，D、C、B、 R是清零端，EP、ET是计数器使能控制端，A是预置数据输入端， D RCO是进位信号输出端，它的主要功能有： ①异步清零功能 R=0(输出低电平)，则输出ＱDＱCＱBＱA=0000，除EP、ET 若 D 信号外，与其它输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。 ②同步并行置数功能 R=1，且LD=0的条件下，当CP上升沿到来后，触发器ＱD 在 D ＱCＱBＱA同时接收D、C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。 ③保持功能 R=1，LD=1的条件下，EP、ET两个使能端只要有一个低在 D 电平，计数器将处于数据保持状态，与CP及D、C、B、A输入无关。 ④计数功能 R=1、LD=1、EP=1、ET=1的条件下，计数器对CP端输入在 D 脉冲进行计数，计数方式为二进制加法，状态变化在ＱDＱCＱBＱ =0000～1111间循环。74LS161的功能表详见表5-l所示。 A 表5-1 74LS161的功能表

数电实验报告：实验4-计数器及应用161

广东海洋大学学生实验报告书（学生用表） 实验名称 课程名称 课程号 学院(系) 专业 班级 学生姓名 学号 实验地点 实验日期 实验4 计数器及其应用 一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS161构成计数器的方法 3、熟悉中规模集成计数器应用 二、实验原理 计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。 1、中规模集成计数器 74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示： 管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ； 图1 74LS161 管脚图 GDOU-B-11-112

该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示： 表1 74LS161 逻辑功能表 2、实现任意进制计数器 由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。 (1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。 (2) 利用预置功能获M进制计数器置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图2是上述二种方法的原理示意图。 图2(a) 图2(b) 三、实验内容与步骤 1、测试74LS161的逻辑功能。 2、在熟悉74LS161逻辑功能的基础上，利用74LS161设计9进制计数器。 附图74ls00和74ls20

电工电子实验报告

实验一基尔霍夫定律的验证 班级姓名学号 一、实验目的 1、验证基尔霍夫定律的正确性，加深对基尔霍夫定律的理解。 2、学会用电流插头、插座测量各支路电流。 二、原理说明 基尔霍夫定律是电路的基本定律。测量某电路的各支路电流及每个元件两端的电压，应能分别满足基尔霍夫电流定律(KCL)和电压定律(KVL)。即对电路中的任一个节点而言，应有I=O;对任何一个闭合回路而言，应有U=0。 运用上述定律时必须注意各支路电流或闭合回路的正方向，此方向可预先任意设定。 三、实验设备 可调直流稳压电源，万用表，实验电路板 四、实验内容 实验线路图如下，用DVCC-03挂箱的“基尔霍夫定律/叠加原理”电路板。 1、实验前先任意设定三条支路电流正方向。如图中的I1, I2, I3的方向己设定。 闭合回路的正方向可任意设定。 2、分别将两路直流稳压源接入电路，令U1=6V, U2=12V。 3、熟悉电流插头的结构，将电流插头的两端接至数字毫安表的“+、-”两端。 4、将电流插头分别插入三条支路的三个电流插座中，读出并记录电流值。

五、实验注意事项 1、所有需要测量的电压值，均以电压表测量的读数为准。U1、U2也需测量，不应取 电源本身的显示值。 2、防止稳压电源两个输出端碰线短路。 3、用指针式电压表或电流表测量电压或电流时，如果仪表板指针反偏，则必须调换仪 表极性，重新测量。此时指针不偏，但读得电压或电流值必须冠以负号。若用数显电压表或电流表测量，则可直接读出电压或电流值。但应注意：所读得的电压或电流值的正确正负号应根据设定的电流参考方向来判断。 六、思考题 1、根据实验数据，选定节点A，验证KCL的正确性。 2、根据实验数据，选定实验电路中的任一个闭合回路，验证KVL的正确性。 3、误差原因分析。

数电实验实验报告

数字电路实验报告

实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平

ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D

数据库实验报告

数据库实验报告 集团文件版本号：（M928-T898-M248-WU2669-I2896-DQ586-M1988）

课程名称：数据库原理与应用 实验内容：数据库安全性管理 作者所在系部：网络工程系 作者所在专业：网络工程 作者所在班级： B13521 作者姓名：李文阳 作者学号： 指导教师姓名：王振夺 北华航天工业学院教务处制 实验四数据库安全性管理 一、实验目的 1、理解数据库的安全性机制； 2、掌握SQL Server 2005的验证模式、登录管理、用户管理、角色 管理以及权限管理； 二、实验内容 （一）附加上次实验所创建的数据库“db_Library”，并回顾该库的数据表信息。 （二）设置SQL Server的安全验证模式，并以两种方式尝试登录。

（三）登录账户管理 1、以管理员身份登录SQL Server，修改sa的密码。 2、使用SQL语句创建一个SQL Server登录账户，账户名为你的名字拼音，密码自定义。创建完成后，以该账户来进行登录。 3、使用SQL语句来修改上述登录账户的密码。 4、禁用上述登录账户连接SQL Server，并进行验证。 （四）数据库用户管理 1、使用SQL语句添加db_Library数据库用户User2，其登录账户为上题所创建的SQL Server登录账户，使用默认dbo架构，并赋予该用户能够运行Select语句的权限。 （五）权限管理 1、使用SSMS将创建数据表和创建视图的权限授予User2。 2、使用SQL语句将对db_Library数据库中图书信息表的查询、插入、以及对书名和作者列的修改权限授予用户User2。 3、使用SSMS收回User2创建数据表和创建视图的权限。 4、使用SQL语句收回User2修改书名和作者列的权限。 （六）删除上述所建立的数据库用户以及登录账户。 三、实验步骤 主要实现的SQL语句。 使用T-SQL语句创建一个SQL Server登录账户，账户名为你的名字拼音，密码自定义。创建完成后，以该账户来进行登录。

计数器实验报告

实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－9－1 CC40192引脚排列及逻辑符号 图中LD—置数端 CP U—加计数端 CP D—减计数端 CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3—计数器输入端 Q0、Q1、Q2、Q3—数据输出端 CR—清除端

CC40192的功能如表5－9－1，说明如下： 表5－9－1 输 入 输 出 CR LD CP U CP D D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 ↑ 1 × × × × 加 计 数 0 1 1 ↑ × × × × 减 计 数 当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。 当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。 当CR 为低电平，LD 为高电平时，执行计数功能。执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。 表5－9－2 加法计数 输入脉冲数 0 1 2 3 4 5 6 7 8 9 输出 Q 3 0 0 0 0 0 0 0 0 1 1 Q 2 1 1 1 1 Q 1 0 0 1 1 0 0 1 1 0 0 Q 0 1 0 1 1 1 1 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位输出CO 控制高一位的CP U 端构成的加数级联图。

秒篮球倒计时数电实验报告

秒篮球倒计时数电实验报告

————————————————————————————————作者：————————————————————————————————日期：

法商学院 《数字电路课程设计》 课程设计报告 专业:应用电子技术 班级:应电11301 姓名:周灵 姓名:李雄威 指导教师：沈田

课程设计任务书 设计题目：篮球竞赛24秒倒计时器 设计任务与要求： 设计一个篮球竞赛24秒倒计时电路，该电路能实现如下功能： 1）24秒倒计时显示功能； 2）设置外部控制开关，控制计数器的重置“24”、启动和暂停功能； 3）计数器递减至0（即时间到）时，数码管显示“00”，同时发出光电报警信号。 一、电路设计原理 经过对电路功能的分析，整个电路主要由控制电路、秒脉冲信号发生器、计数器、译码器和报警电路五个部分组成。示意图如图1所示。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不是太高，故电路可采用555集成电路或由TTL与非组成的多谐振荡器构成。主体电路：24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器开始进行倒计时，逐秒倒计一之到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停止。 图1-1 24秒计时器系统设计框图 二、单元电路分析

数据库实验报告六_存储过程

HUNAN UNIVERSITY 数据库 实验报告 学生姓名 学生学号 专业班级 指导老师 2017 年5月24日

SELECT COUNT(*)INTO more90 FROM sc WHERE cno = countcno AND grade >= 90; /*将结果存入新表sumScore中*/ create table sumScore( scorestage char(10), number smallint); insert into sumScore values('x<60', less60); insert into sumScore values('60<=x<70', b60a70); insert into sumScore values('70<=x<80', b70a80); insert into sumScore values('80<=x<90', b80a90); insert into sumScore values('x>=90', more90); END$$ call sumScore(); /*调用上述存储过程*/ 首先创建存储过程，然后再调用存储过程。结果如下： （上述结果图截自Navicat软件） 可以看到，在stuinfo中新建了一个基本表sumscore，表中内容是数学课程成绩的各分数段的人数。 2、统计任意一门课的平均成绩。 代码如下： DELIMITER $$ CREATE PROCEDURE `scoreAvg`() BEGIN declare curname char(40) default null; /*临时存放课程名*/ declare curcno char(4) default null; /*临时存放课程号*/ declare curavg float; /*临时存放平均成绩*/ declare mycursor cursor for /*定义游标*/ select cno, cname from course;

2016译码显示电路实验报告

实验四译码显示电路 一、实验目的 1. 掌握中规模集成译码器的逻辑功能和使用方法 2. 熟悉数码管的使用 二、实验仪器及器件 1.器件：74LS48, 74LS194 , 74LS73，74LS00 ，74LS197, 74LS153, 74LS138,CLOCK,MPX4-CC-BULE, MPX8-CC-BULE, 及相关逻辑门 三、实验预习 1. 复习有关译码显示原理。 2. 根据实验任务，画出所需的实验线路及记录表格。 四、实验原理 1. 数码显示译码器 （1）七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。（注：实验室实验箱上数码管为共阴四位数码管） 一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（寸和寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

(a) 共阴连接（“1”电平驱动）(b) 共阳连接（“0”电平驱动） (c) 符号及引脚功能 图（一）LED数码管 （2）BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。

图（二）为74LS48引脚排列。其中 A 0、A 1、A2、A 3— BCD 码输入端 a 、 b 、 c 、 d 、 e 、 f 、 g — 译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。 LT — 灯 测试输入端，LT ＝“0”时，译码输出全为“1” BI R — 灭 零 输入端，BI R ＝“0”时，不显示多余的零。 RBO /BI — 作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出端。 注：在实验箱上使用了两个4位数码管，对应已经连接好74LS48，如图（四），实验时无需再连线，74LS48只保留引出了A 0、A1、A 2、A 3四个引脚 。在实验箱左上角的P10、P11、P12、P13（P20、P21、P22、P23）代表第一（二）块数码管的BCD 码（即A 0、A 1、A 2、A 3端）输入，DIG1~DIG8分别代表8位数码管的位选端。 2. 扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD 码,如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1低电平送出千位数，Ds2低电平送出百位数，……一般Ds 的低电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED （共阴）的发光段并连接至译码器的相应端，把数据输入的相应端与系统输出端相连，把各位选通端反向后接相应LED 的公共端。

数据库实验七实验报告

一．实验目的 熟练掌握SQL Server中变量、数据类型和表达式的定义和使用，掌握Transact—SQL中常用系统函数的使用，掌握流程控制语句和结构化程序设计方法，掌握分行处理表中记录机制以及利用游标对数据进行查询、修改和删除的方法。 二．实验准备 1．物理准备：安装了SQL sever的计算机一台，连接服务器；2．实验指导书：《数据库技术与应用》蓝皮书； 3．理论准备：掌握以下基础知识： （1）T ransact—SQL中变量、数据类型和表达式的使用。 （2）T ransact—SQL中常用系统函数的使用。 （3）利用程序控制语句实现结构化程序设计。 （4）利用游标分行处理机制实现数据的定位、查询、修改和删除三．实验题目 （1）定义局部变量@max，@min接收学生表studinfo中的最大出生日期和最小出生日期的查询结果。 实验过程：编写Transact—SQL语句 declare @max char(30),@min char(30) select @max=max(出生日期) , @min=min(出生日期) from student_xuesheng select @max as 最大,@min as 最小 运行结果：

（2）在学生表studinfo中增加一个字段，利用系统函数与出生日期信息计算每个同学的年龄。 实验过程：编写Transact—SQL语句 分析：先增加年龄字段，再将函数运算之后的年龄添加进去 --alter table student_xuesheng --add 年龄 int --GO if exists(select 出生日期 from student_xuesheng where 出生日期 is not null) begin update student_xuesheng set 年龄=year(getdate())-year(出生日期) end 运行结果：