Allegro V16.5转成AllegroV16.3再转成Pads9.5

Allegro V16.5转成AllegroV16.3再转成Pads9.5

--- by o4icwin 41844881@https://www.sodocs.net/doc/7b10888592.html,

我的Pad9.5安装目录

C:\MentorGraphics

C:\MentorGraphics\9.5PADS

C:\MentorGraphics\9.5PADS\SDD_HOME\translators

C:\MentorGraphics\9.5PADS\SDD_HOME\translators\skill_scripts

CadenceV16.5安装

主程序路径C:\Cadence\SPB_16.5

License路径：C:\Cadence\LicenseManager

文档路径：C:\SPB_Data\pcbenv

设置环境变量：

在用户变量中设置就可以了，也可以一起在用户变量和系统变量同时设置

我这里是都设置

设置环境变量值：

AEX_BIN_ROOT = C:\MentorGraphics\9.5PADS\SDD_HOME\translators\win32\bin

AEX_ENABLE_JOBPREFS_LAYER_FIX = 1

拷贝脚本文件

把Pads9.5的脚本文件C:\MentorGraphics\9.5PADS\SDD_HOME\translators\skill_scripts中的文

件拷贝到Allegro 文档文件夹：C:\SPB_Data\pcbenv

C:\MentorGraphics\9.5PADS\SDD_HOME\translators\skill_scripts C:\SPB_Data\pcbenv

all2expCells.il

all2expJobPrefs.il all2expNetClass.il all2expNetProps.il all2expPadStacks.il all2expPartsDB.il

all2expSetupDir.il all2expTestPoints.il Allegro2Expedition.il dc_extracts.il

dc_in.il all2expCells.il

all2expJobPrefs.il all2expNetClass.il all2expNetProps.il all2expPadStacks.il all2expPartsDB.il

all2expSetupDir.il all2expTestPoints.il Allegro2Expedition.il dc_extracts.il

dc_in.il

dc_out.il dc_subs.il dfl_main.il forced_only.il

dc_out.il dc_subs.il dfl_main.il forced_only.il

allegro.geo allegro.geo,1 allegro.ini allegro.mru env env,1

my_favorites

my_favorites,1

好了环境就准备好了，

接下来开始用Allegro V16.5软件操作

将Allegro V16.5的转换成V16.3版本

（因为Pads9.5的只能最高转换V16.3的Allegro 文件）

将V16.5版本降低为V16.3版本（直接Save 就可以了，路径也是随意都可以的）

文件，出现下图，直接点“是”

然后设置Skill参数：

下图命令执行后回显‘t’

然后输入main out，

然后再对话框框中点击“Start One Way Translation”,之后会弹出一大堆对话框，都不用管，会自动关闭，直到完成会显示为下下图

完成后显示下面的信息，我们主要看AI2Exp Summary部分的errors(s),为0个，就算成功了。

到这一步还没有出来pcb文件呢，

接下来要使用Pads9.5了

在df16.3.brd文件同路径下生成了：

R:\ df16.3_MGC

R:\devices

接下来开始用Mentor Pads V9.5软件操作

选择刚才导出的低版本的brd文件(V16.3格式),然后点击”Translate”,等待转换完成

接下来就是进度条，

最后显示报告，

在输出目录中出现：

R:\ design_********.pcb，这个文件就是pads V9.5的文件了,( ********是随机的数字值)

超实用的一份文档--关于Cadence virtuoso的一些实用技巧

Cadence Virtuoso实用技巧 目录 Cadence Virtuoso实用技巧 (1) 一.关于版图一些实用的快捷键 (2) 二.使用reference window (4) 三.关于Path stitching (6) 四.Placing Pin Arrays(bus pins) (10) 五.在已存在的两个path交错的地方自动打孔 (12) 六.关于Tap的使用 (13) 七.Reshape Objects (15) 八.关于部分选择及相关的操作 (16) 九.关于图形的对齐 (17) 十.Yanking & Pasting图形（即复制-粘贴） (19) 十一.生成Multipart Paths (20) 十二.Search and replace的应用 (24) 十三.提高软件速度的一些环境变量的优化 (25) 十四.快速定义Multipart path的template (26) 十五.用Multipart path生成Tap的skill程序 (32)

一.关于版图一些实用的快捷键 F3：显示Option form F4：Full/Partial 选择切换 N：改变snap model，n---diagonal, Shift+n---orthogonal, Ctrl+n---L90Xfirst Ctrl+y：当多个图形叠在一起时（点击左键默认是两个图形间切换），可以轮流选择重叠的图形 BackSpace：当命令尚未完成时，可以撤销上一次（多次点击可撤销多次）鼠标的点击。如：画path时可撤销前面鼠标错误的点击，选择很多图形stretch，点了reference point发现有多选，可撤销点击，去掉多选图形后再stretch。 Right mouse： a. 没有命令时重复上次命令； b. move和Create instance时逆时针旋转，Shift＋Right mouse轮流关于x/y轴对

Cadence、Allegro技巧—董磊..

目录： 1.Allegro中颜色、字号等设置好以后，保存，新建的封装可以直接导入设置文件 2.相同的布局可以用copy命令。 3.allegro中器件交换、引脚交换 4.旋转多个元件技巧 5.如何将cadence原理图转换成DXP原理图 6.在allergroPCB里面如何显示某个元件的详细信息，如引脚编号等 7.如何查找原理图的某个元件？ 8.Allegro查找元件的方法 9.cadence打开时会出现StartPage页，怎样关掉？ 10.如何将strokes 文件导入到自己的Allegro里面？ 11.如何删除orCAD原理图中的警告错误标志？ 12.画出边框如何复制到Rout keepin和Pakage Keepin？ 13.orCAD库里的元件做了修改，如何更新到原理图？ 14.动态覆铜不避让过孔和走线怎么解决？ 15.如何单独增大某个焊盘和过孔与shape的间距？ 16.cadence原理图如何批量更新或替换某类元件？ 17.cadence怎样批量修改元件的属性？ 18.cadence怎样为原理图库的器件添加封装？ 19.Allegro里怎样锁定和解锁某元件？ 20.导入网表的注意事项： 21.cadence怎样隐藏所有的value？ 22.allegro如何导出DXF文件？ 23.Allegro怎样查看有没有未完成的布线？ 24.Allegro如何将某一网络Cline、shape、vias等更改颜色？ 25.Allegro怎样使用想要的颜色高亮某一条线？ 26.Allegro里增加阻焊层soldermask（露出铜皮加锡增大导通量） 1.Allegra中颜色、字号等设置好以后，保存，新建的封装可以直接导入设置文件 步骤： a)先设置好适合的颜色、字号等参数。 b)确定打开的是allegro PCB designGXL c)File->export->paramters->选中自己想要导出的，导出到指定文件夹里。

Allegro实用技巧

Allegro实用技巧 1. 如何移动Drill Chart 的位置？ 生成过一次Drill Legend，Allegro会记住Drill Chart的位置，如果这个位置放错了，怎么去改变呢？ Move--Group 2. 怎么把一整块器件包括走线一起旋转？ 先move 圈所有你需要旋转的器件和走线，记得要选择这个 然后左键提起器件和走线，右键选择 Rotate 3. 怎样不显示部分DRC 先Display - Waive DRCs- Blank 选中DRC，然后右键选择 Waive DRC

4. allegro 打印成pdf 文字可查询 allegro打印成PDF后，PDF文件里的文字既不能选中也不能查找，这是因为缺少相应字体的原因，你可以试着换成其他的字体，如下图所示 5. allegro底层丝印pdf打印后如何镜像，plot setup选上mirror 6. 点击菜单manufacture->drafting->fillet再分别点击角的两边就成原角 注：必须要使用add line画边框。 7.allegro导出gerber文件使用CAM350查看drill层钻孔列表显示不全

8. allegro导出gerber文件使用CAM350查看部分钻孔缺少焊盘setup->Areas->Photoplot Outline，将需要显示的页面都框进去

9. allegro如何删除XNet？ 先在find里选择Comps 然后选择Edit-->Properties，选择需要去掉Xnet属性的排阻或者电阻出现如下对话框 选择Delete Signal_Model->Apply，Xnet属性即删除。

allegro使用技巧

为了便于大家察看pcb 版，我将Allegro 中遇到的一些细微的东西在此跟大家分享： 1、焊盘空心、实心的显示 经常每个人都有自己视觉的习惯，有些人习惯空心焊盘而有些人则习惯实心的，当面对的板子和你自己的习惯矛盾时，可以用以下的方法来改变： 在菜单中选SetupÆDrawing Options….，会弹出一个对话框：在Display 下的Filled pad 前面打勾，显示的就是实心焊盘，反之就是空心的。 在16.3中则在display菜单下参数设置，display选项卡中 2、Highlight 这个如果没有设定好的话，当我们高亮一个网络或者零件的时候，显示为虚线条，这样当放大屏幕的时候很难看清点亮的东西。没有设定好的话，当我们高亮一个网络或者零件的时候，显示为虚线条，这样当缩小屏幕的时候很难看清点亮的东西。按照如下的方法可以加以设定： 在菜单中选SetupÆUser Preferences…，点选Display，在右侧的Display_nohilitefont 前面打勾，则高亮的物体显示为实心颜色，否则为虚线。这一点实际做一下对比就可以体会到。 3、显示平面层花盘 这点跟第1 点类似，在图一中的Thermal pads 中打勾即可；另外要想显示钻孔，只需选中Display drill holes。 4、DRC 显示为填充以及改变大小 显示填充：同样在图二的对话框中，选中右侧Display_drcfill 即显示填充的drc，否则为空心。 改变大小：在参数设置中显示的对话框中点开drc 则出现对话框： 我们就可以更改drc 的大小，或者开、关drc。 5、改变光标的形状（大十字、小十字等） 用惯PowerPCB 的人可能比较习惯光标是大十字，充满整个屏幕，可以作如下设定： 在图二中，选中左侧Ui，在右侧Pcb_cursor 的下拉菜单中选不同的项，则可以实现不同的设定，其中Cross 是小光标，infinite 是大光标。 6、将整版显示为0mil 的线宽 选中右侧nolinewith 可以实现。 7、动态的显示布线长度 在图二的对话框中选中左侧的Etch，右侧选中Allegro_etch_length_on，这样在布线的时候就可以实时的显示已布线的长度，当然并不是所有时候都方便，有时候可能后觉得碍眼，看情况了。 以上是我已发现的一些东东，不对指出还往指正。这些都是很细节的问题，知道了可能会觉得很简单，不知道的话怎么找也找不着，当然还有很多没有发现的东西，如果你已经发现了，麻烦你告诉我一声，我再有什么发现的话还会继续与大家分享。 1.ALLEGRO 自动布线后,为直角调整成45度角走线： Route-Gloss-Parameters-Convert corner to arc。

orcad cadence使用技巧

orcad/allegro使用小技巧60个问题CAPTURE 一 1、 CAPTURE版本选择 CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版。 CAPTURE10.0以上版本对ALLEGRO的支持更好本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的。 操作：在原理图编辑窗口点右键，PLACE DATABASE PART再点ICA，然后搜索零件就行了。可以直接放到原理图。 2、命名 （1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。 （2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。 3、元件封装 （1）、元件封装的引脚不可重名。如GND，要命名为GND＿1，GND＿2。（2）、为了使原理图摆放更合理，使线交叉更少，经常要调整引脚位置。调整位置的时候建议不要更改库里的东东(如果库里的东东没有大问题)，只改放在原理图上的INSTANCE就行了。 操作：在元件上点右键EDIT PART。 (3)、也可以改库里的元件，但会使CACHE里的元件与库里的不一样，想让库里的元件刷新CACHE里的，或删掉CACHE里的，可进行如下操作。 点CACHE里的元件，DESIGH->Replace Cache 或Update Cache. (4)、Cadence不允许符号 . / 而Protel可以，如AXIAL0.4在CAPTURE里要改为AXIAL04或其它名称。 4、方向键使用 CAPTURE的上下左右方向键可以控制鼠标每次移动一个栅格。合理使用方向键可以大大画图效率。例如要添加总线各分支的NET，可以点一次下键，再按一下鼠标左键。 5、模块的使用 模块看起来很舒服的，它直观地表示了各个模块的连接。比只用NET表示要舒服得多，至少我这么认为。 块的原理图可用多次，借用C++的概念，定义了块相当于定义一种数据类型，并未实例化，应用才算实例化。 新建模块时，REFERENCE里写编号，只有一个Reference，Implementation Type 里选Schematic View，Implementation name里写模块所放文件夹的名称，而不是模块文件名。如果一切正确，拖出模块之后，模块的端口会自动出现。根据原理图放置位置再调一下就可以了。

allegro 使用技巧

allegro 使用技巧 1. 鼠标设定: 在ALLEGRO视窗 LAYOUT时,每执行一个指令例：Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便. 1) 控制面版＞滑鼠之移动选项中,指到预设按钮（或智慧型移动）：取消“在对话方块将滑鼠指标移到预设按钮”设置 2. Text path设置: 在ALLEGRO视窗LAYOUT时,不能执行一些指令：Show element, Tools>report… 1) 应急办法：蒐寻一个相应的log文档copy到档案同一路径即可. 2) Setup>User Preference之Design_Paths>textpath项设為： C:\cadance\PSD_14.1\share\pcb/text/views即可. 3. 不能编辑Net Logic. 1) Setup>User Perference之项选择logic_edit_enabled,点选為允许编辑Net Logic, 默认為不能编辑Net Logic. 4. 转gerber前需update DRC,应尽量将DRC排除,有些可忽略的DRC如何消除? 1) logo中文字所產生的K/L error,可另外增加一个subclass,这样该文字不用写在ETCH层,可消除K/L error. 2) 有些可忽略的P/P,P/L 的error,可给那些pin增加一个property---NO_DRC, 操 作:Edit/Properties,选择需要的pin,选NO_DRC, Apply, OK 5. 对某些PIN添加了”NO DRC”的属性可ERRO并不能消除﹐这是為什么? 1) “NO DRC”属性只争对不同的网络﹐对相同的网络要清除ERRO,可设定Same net DRC 為off. 6. 如何Add new subclass: 1) Setup>Subclass之Define Subclass窗口选Class,点add”New subclass” 通常用到的new subclass有：Geometry\Board Geometry\之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放层面。 7. 对differential pair nets 之”net space type”properties应怎样设定？ 1) 先设定对net 设定一differential pair property, 2) 再在constraints system 控制面板中选择spacing rule nets 栏的attach property nets,并在allegro 窗口control panel的find by name 下选择property, 3) 选取相应property, 4) 再对其套用spacing rule 即可. 8. Hilight时的两种不同的显示方式（实线和虚线） 1) 在setup>user preferences>display中,勾上display_nohilitefont,则以实线显示,不勾则虚线显示,实线比较容易看清 9. 怎样更新Allegro layout窗口下的tool bar和display option设定

Allegro使用技巧

Allegro使用技巧------转载 2011-10-31 14:18 1. Allegro颜色设定，保存，调入和显示 1) 采用Script文件纪录板的设定（包括各层颜色） File-->Script... script这个命令是用来记录和调入操作用的。比较多的用处是在一开始的时候调入修改板子不同部分的颜色。或者有的操作需要重复，可以记录下来，直接调用，可以方便很多。我使用比较多的是只显示一部分飞线的操作。有的时候用在两个人合作画一块板子的情况下。不过这种情况下用Sub-Drawing会比较安全和保险。 2) 用Display-->Color Property创建载入显示、不显示的颜色的设定。 这项功能可以用在只显示连线，不显示同一层的铺铜的时候。 2. 如何加入不同的via 1) 用Allegro Utilities->Pad stack工具制作 2) Setup-->constraints...-->Physical (lines/vias)rule set中的Set values...按钮Name栏输入via名Add之即可(注意顶上Constraint Set Name和Subclass) 3. 如何让Allegro显示实心焊盘 Setup-->Drawing Options... Display: Filled pads and Display drill holes 4. 如何让Allegro与Concept-HDL实现反向标注 通常的顺序是原理图（Concept-HDL）打包然后导入Allegro。不过，当我们在Allegro中改变了一些信息之后可以反向标注到原理图中。我碰到的情况是Allegro中使用的某些器件的Auto Rename之后，反向标注回原理图，使得原理图和板子能够保持一致。 具体操作如下： 1）在Allegro中File-->Export-->Logic…注意要在Export to directory中选择正确的路径。 2）在Concept-HDL中File-->Import Physical…注意要在Feedback Board中选择正确的.brd文件。 在Allegro14.2中建议在每次修改完原理图之后习惯性的执行Project Manager中的Design Sync-->Design differences... 5. 如何使用FIX FIX是个比较有用的功能，可以把Cline、Component等保护起来。 具体操作如下： Edit-->Properties，在Find-->Find By Name中选择需要保护的类型，点击More...选择需要 保护的具体内容，点击Apply选择FIX，OK. 我使用这个功能主要是在： 1）对那些decoupling capacitors进行Auto Rename之前，保护住其他电容，这样Auto Rename在反向标注回Concept-HDL的时候才不容易出错。 2）调节线长的时候，把已经修改好的信号FIX起来，防止误操作。 6. 如何使用Sub-Drawing Sub-Drawing我个人认为非常好用。目前工作中几乎每个项目layout的时候都会用到。在两个人合作项目中，有的时候使用会极大的体现其优越性。 保存Sub-Drawing的具体操作如下： File-->Export-->Sub-Drawing，然后在Find面板中选择需要提取的类别。比如Clines、Vias等。然后用鼠标左键框出所要提取的内容，在命令行中键入参考坐标。参考坐标的选择视具体情况而定，通常选用x 0 0。 调入Sub-Drawing的具体操作如下： File-->Import-->Sub-Drawing，然后输入正确的坐标即可。需要注意的是，如果要做text的Sub-Drawing，必须两个.brd文件里面相应的text的参数一样，否则调入的text的大小会按照新的.brd里面的大小改变。 7. 如何方便快捷的Placement 在placement的时候通常的做法是Place-->Manually，然后把器件一个一个调出来，一个一个的输入坐

Allegro实用技巧

目录 静态铜手动避让 (2) 单焊盘设置间距 (2) 铜皮挖空区域删除 (2) 导出封装和焊盘 (4) 跨分区检查： (4) 从原理图输出BOM (5) 放置阵列过孔 (7) 元件封装主要元素 (8) Dynamic Phase:动态相位检查 (8) 焊盘结构： (9) 创建总线： (9) 16.6版本新功能 (10) Lp Wizard 10.5导出的封装没有焊盘 (11) 如何移动Drill Chart的位置？ (12) 在PCB中移动元件封装的某一个PIN。 (12) 差分对驱动脚显示 (12) 一些实用skill (12) PDF 打印输出： (13) ORCAD带属性输出PDF (14) Allegro中实现PADS无模Z命令层面切换 (15) 制作输出PDF格式封装库文档 (16) 设置环境参数中color views配置路径 (16) 原理图元件编号更新 (17) 更新原理图离页符 (17) ALLEGRO EXPORT文件后缀格式说明 (19)

静态铜手动避让 1、选中静态铜图标，右键Parameters设置参数。 铜皮挖空区域删除

单焊盘设置间距 选属性菜单，点焊盘编辑增加间距属性。

导出封装和焊盘 跨分区检查： 运行命令Highlight SOV，取消高亮用Dehilight。 设置参数：sov_active_only打勾(只检查当前层)，sov_spacing(检查间隙值)。只检查一条或几条网络

从原理图输出BOM K eyed用于设置合并相同的元件，例如一个电路中有10个0.1uF的电容，如果不设置key，则会按标号列出10行来。如果把“值”、“封装”，这两项设为key，就会把这两项相同的电容认为是同一个元件，其他没设置为key的属性会被统一成一个，例如如果有C1~C9的属性“器件名称”叫“电容”，C10的属性“器件名称”叫“陶瓷电容”，则会按照出现的顺序把“器件名称”这个属性统一为电容，列写到同一行。然后调整上下顺序，实现自己要的BOM表。

allegro快捷键

如何设置allegro的快捷键(ZT) 修改变量文件，设置自定义快捷键。 Allegro可以通过修改env文件来设置快捷键，这对于从其它软件如protle或PADS迁移过来的用户来说，可以沿用以前的操作习惯，还是很有意义的。 先说一下Allegro的变量文件，一共有2个，一个是用户变量，一个是全局变量。 用户变量文件的位置，通过系统环境变量设置：系统属性-高级-环境变量，其中的Home值就是env所在目录。要注意的是，这里也有两个变量，一个是用户变量一个是系统变量，在用户变量里设置了Home之后就不需要在系统变量里再设 置了，如果同时设置的话，会以用户变量的为准而忽略系统变量。比如我在用户变量里设置的Home目录为d:\temp，那么env文件就位于d:\temp\pcbenv内。如果没有在系统属性里设置Home变量的路径，那么对于XP，会自动在 用户文件夹\pcbenv内产生env文件。对于2000，pcbenv目录位于C盘根目录下。 全局变量的位置，固定为软件安装目录内，比如我的就 是:d:\cadence\spb_15.7\share\pcb\text内。 通常建议修改用户变量env文件，而不要修改全局变量env文件，至于为什么，我也不知道:) 另外，这2个env文件，用户变量的优先级更高，就是说如果2个文件中的设置出现冲突，那么以用户变量env文件为准。 好了，搞清楚env文件的位置后，我们就可以来修改了。 用户变量env文件，是类似于下面的格式： source $TELENV ### User Preferences section ### This section is computer generated. ### Please do not modify to the end of the file. ### Place your hand edits above this section. ### set autosave_time = 15 set autosave 我们要设置的快捷键必须放置在### User Preferences section之前。 设置快捷键指令格式：

关于Cadence-virtuoso的一些实用技巧

1.关于版图一些实用的快捷键 F3：显示Option form F4：Full/Partial 选择切换 N：改变snap model，n---diagonal, Shift+n---orthogonal, Ctrl+n---L90Xfirst Ctrl+y：当多个图形叠在一起时（点击左键默认是两个图形间切换），可以轮流选择重叠的图形 BackSpace：当命令尚未完成时，可以撤销上一次（多次点击可撤销多次）鼠标的点击。如：画path时可撤销前面鼠标错误的点击，选择很多图形stretch，点了reference point发现有多选，可撤销点击，去掉多选图形后再stretch。 Right mouse： a. 没有命令时重复上次命令； b. move和Create instance时逆时针旋转，Shift＋Right mouse 轮流关于x/y轴对称； c. 画path时，L90Xfirst和L90Yfirst之间切换，Ctrl＋Right mouse Path自动换层（Path stitching）切换，Shift＋Right mouse换层时通孔旋转； d. Reshape和split时，切换不同的高亮区域，以便下一步的操作。

2.使用reference window 一个cellview可以打开两个窗口，一个作为主窗口编辑，另外一个可以放小一点作为参考窗口（即reference window），有点像world view，不同的是主窗口的编辑不仅在参考窗口中可以看到，而且两个窗口中编辑是等效的（当然你的显示器越大，用参考窗口越好，^_^）。 可以用Window – Utilities – Copy Window打开一个参考窗口，也可以直接把一个cellview打开两次，如图 可以同时在两个窗口中编辑

Allegro PCB Editor使用技巧

Allegro PCB Editor使用技巧 1.如何建立差分线？ 对于建立差分线本属于Constraint Manager设定中的一部分，鉴于有些板子不涉及其它约束，只是单纯的差分走线，则有以下两种方法实现，第一种是在原理图中设定，直接将差分特性导入到PCB中，步骤为Tools -> Create Differential Pair，将差分对线添加到右边，并且输入差分对的名称即可。第二种是在Constraint Manager中，在Physical一栏中的net中选中差分线，右键Create-> Differential Pair，后续的操作与前面相同，在差分对中主要的是线宽线矩的设定，可以直接在差分线Name后面Differential Pair列表中设定参数。 2.如何将PWR、GND的飞线在PAD上显示成叉？ Edit -> Properties,在Find By Name下面点击More按钮，在跳出来的Find By Name or Property 对话框中，Object type 选择Net之后，将GND Net添加到右侧，点击Apply后，弹出Edit Property对话框，在Available Properties中选择Ratsnets_Schedule，将右边的Value值改为POWER_AND_GROUND，点击Apply，OK即可。 3.如何使用Setup -> User Preferences? 相关软件功能的设置大部分都可以在这里设置，最常用的设置有以下几种 Display->Shape_fill，将no_shape_fill在Value中勾选，可以将已铺铜隐藏，相反则显示。Path-> Library，padpath、psmpath路径将设定pcb库的路径。 Route-> Connect，allegro_dynam_timing，可以设置等长线时显示布线长度 有关设置光标显示形状，是否可编辑NetName等都可以设定。 4.如何修改Pad或更新footprint？ 当有关元件封装尺寸做过修改后，可在Place-> Update Symbols下，Package symbols中选择相同名称的封装，配额下面的复选框，点击Refresh则可更新，对于更常见的修改Smd Pad 或Through Hole时，则可直接在Tools-> Padstack下第一、二个选项更改lib或当前Design中的Pad尺寸。 5.如何放置过孔阵列或者沿着某个边界放置？ 其实该操作并不难，只是几个参数的设定以及如何放置的问题，首先Place->Via Arrays，选择Matrix，在Options中做一些设定，其中主要参数Via net and padstack，matrix parameters，假如设定参数如下：via-boundary offset（边界偏移量）：15，Horizontal Via-Via gap（过孔水平间距）：30，Vertical via-via gap（垂直间距）30，设定好之后，在要放置过孔阵列的地方用鼠标画一个矩形，点击左键，点击右键Done，ok。对于防止电磁辐射需要在板边放置一周过孔的可以选择Boundary，操作大体同上，不再赘述。 6.如何添加快捷键？ 在软件的安装盘中找到SPB_Data/pcbenv/env文件，在env文件中加入下列几行代码：source $TELENV //文件中已有 alias g define grid alias t add text funckey ' ' angle 90 则可实现相应的快捷操作，上面三行作为示例： alias g define grid 表示在allegro 软件命令行中输入g，Enter后跳出栅格设置对话框alias t add text 表示在allegro 软件命令行中输入t，Enter后只直接输入Text funckey ' ' angle 90 表示在你选中某个元件时，按空格键即可旋转90度 其它快捷键可按个人喜好在后面添加。 7.如何出光绘？ 其实这个问题并非难操作，只是在工作中有很多同事并没有真的清楚，我们知道，一块PCB

Cadence技巧

Cadence 使用技巧 1 orcad转换为cadence的时候电源网络或者其它NET不显示，仅仅高亮 在ORCAD 或者cadence PCB环境中取消no_rat属性即可 2 orcad做的元件封装，一定不要重名，特别是GND VCC 可以这样使用GND_1 GND_2等以区别 3更改覆铜与布线及、焊盘之间距离方法 选择Setup->Constraints->选择Spaceing rule set中Set valuses...按钮 Shape To Pin (覆铜到管脚) Shape To Via (覆铜到过孔) Shape To Line (覆铜到走线) Shape To Shape(覆铜到覆铜) 依据具体情况更改其值。然后确定退出对话框。 选择Shape->Polygon在版图上画上所要覆铜的区域。 注意在Option选项卡上选择覆铜所在的层。 Shape Fill选择Dynamic copper。 Assign net name 为覆铜添加网络(例如覆铜选GND网络，则覆铜自动和网络名为GND的焊盘相连) 选择Shape->Delete Islands,删除覆铜上的孤岛。 4 spb15.5没有提供元件对齐等功能，可以使用网络上的一个制作cadence PCB 封装的插件来实现 5 不画原理图直接给管脚定义网络名的方法 1.勾选SETUP->USER PREFERENCES->MISC->LOGIC＿EDIT＿ENABLED 2.使用LOGIC〉NET LOGIC 6 setup-->user proferences 下面的set pcb_cursor cross 小十字，set pcb _cursor infiniter 这是大十字 cadence使用时间不长，虽然画几块板子，和protel 相比有很多不同的地方。比如在protel PCB中想删除某几个连线，如果全选，就把过孔什么的全选，而在cadence中，是把net text via 等作为不同的属性，任何操作必须制定对象，如移动、删除、查找，必须有确定的类型；使用cadence很不习惯的一点是在连线以及过孔中没有显示网络标号，想知道输入什么还得点击一个显示的操作，而且不能全部显示，而在protel中，过孔以及连线是什么net一目了然。

ALLEGRO 16.6 软件操作技巧

2015/12/1 A LLEGRO 16.6软件操作技巧 ----王颜飞文档内容仅供学习交流使用（部分资料来源网络）

目录 环境设置中的模板调用 (4) ?建立模板文件 (4) ?设置路径 (6) ?调用模板文件 (7) 从Capture到Allegro通过第三方导入网表 (8) ?前期的设置与准备工作 (8) ?Capture导出第三方网络表 (9) ?在allegro中导入第三方网表 (9) Script录制的使用 (11) ?录制脚本 (11) ?录制设置 (11) ?回放脚本 (12) ?设置脚本录制配置路径 (13) ?设置快捷键回放脚本 (14) Parameter的使用 (15) ?导出Parameter (15) ?设置Parameter加载路径 (16) ?导入Parameter文件 (17) Techfile的使用 (18) ?导出techfile文件 (18) ?设置techfile文件加载路径 (19) ?导入techfile文件 (19) Color View Save 命令的使用 (20) ?设置需要显示的color views (20) ?保存color views (20) ?设置环境参数中color views配置路径 (21) ?如何使用color views (21) 布局之Swap 命令（器件交换） (22) ?激活菜单命令 (22) ?交换对象 (22) ?右键菜单交换器件 (22) Swap Pin用法 (23) ?在原理图中设置Pin Group属性 (23) ?Allegro环境中交换引脚 (23) ?Swap Pin回注 (25) 布局之模板复用 (27) ?布局布线其中一个模块； (27)

allegro布线技巧

在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： 众所周知的是在电源、地线之间加上去耦电容。单单一个电源层并不能降低噪声，因为，如果不考虑电流分配，所有系统都可以产生噪声并引起问题，这样额外的滤波是需要的。通常在电源输入的地方放置一个 1 ～ 10μF 的旁路电容，在每一个元器件的电源脚和地线脚之间放置一个 0.01 ～ 0.1μF 的电容。旁路电容起着滤波器的作用，放置在板上电源和地之间的大电容（ 10μF ）是为了滤除板上产生的低频噪声（如 50/60Hz 的工频噪声）。板上工作的元器件产生的噪声通常在 100MHz 或更高的频率范围内产生谐振，所以放置在每一个元器件的电源脚和地线脚之间的旁路电容一般较小（约 0.1μF ）。最好是将电容放在板子的另一面，直接在组件的正下方，如果是表面贴片的电容则更好。 尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频组件周围尽量用栅格状大面积地箔，保证接地线构成死循环路。 3 信号线布在电源（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先

Allegro笔记

1.平移：按住鼠标滚轮拖动。 2.缩放：滚轮向上放大，滚轮向下缩小；按下滚轮，出现双圈，向左上或右上移动鼠标， 出线矩形框，再按下滚轮，放大到矩形区域；按下滚轮，出现双圈，向下移动鼠标，出线矩形框，再按下滚轮，缩小到矩形区域。 3.光标处定为中心点：按下滚轮，出现双圈，再按下滚轮或左键。 4.层叠结构与特征阻抗设置：Setup—>Cross Section（横截面）或Setup—>Subclasses（子 类）—>Etch（蚀刻）；或点工具栏上的图标，三种方法都可以打开。 5.颜色管理：点工具栏上的图标。 6.PLANE用正片还是负片：单打独斗，无专人负责管理封装库的，用正片；团队作战， 有专人管理封装库的，用负片。刘佰川做的库只能用正片。 7.常用快捷键： F2 全屏显示 F9 取消命令，也可右键菜单-》Cancel SF8 高亮（先按shift+F8，然后点需高亮的对象；另一种方法是输入文字SF8回车，然后点需高亮的对象） SF7 取消高亮 SF4 测量间距，也可点工具栏上的图标，测量命令下，右键菜单可选择Snap元素类型 8.过滤：右键菜单-》Super filter 9.看线宽：过滤选Off，点某线段，右键-》show element 10.看焊盘或过孔尺寸：过滤选Off，点某焊盘或过孔，右键-》Modify design padstack-》Single instance 11.过孔定义：Constraint Manager-->Physical -->Physical Constraint Set-->All layers，点 击Vias列的单元格可编辑所需使用的过孔种类。 新增过孔：tools-》padstack-》modify library padstack，选择一种编辑，编辑完了另存一个名字。 12.查找器件：菜单Display—>element 或Display—>Highlight，然后窗口右侧，FIND，find by name选symbol（or pin），按回车键。 13.显示设置：setup-》design parameters-》display-》enhanced display modes上面六个全选 上。另外，在颜色管理里面，display-》global transparency拉到100%，shadow mode 设为on，brightness拉到100%，dim active layer方框选上。 14.看布局：窗口右侧，Visibility-》Views下拉列表选Film：A或Film：B。 如果Visibility-》Views下拉列表里什么都没有怎么办？ 点菜单manufacture-》artwork，点OK就有了。 15.正片电源层铺铜技巧：先行用ANTI ETCH将区域画好，然后自动铺铜，铺好后再把 ANTI ETCH删除掉。（另一种说法：先在电源层和地层整体铺一块大铜皮，然后用Anti ETCH, 把这些平面分割开来。因为用的是正片，所以分割好之后需把Anti ETCH删除。）16.为什么右键菜单super filter菜单里没有line、shape等元素? 如下图所示，左上角工具栏有3个绿色的按钮，分别为generaledit、etchedit、

Allegro使用技巧总结-经典版本

Allegro 使用技巧总结 ＨＪＢ编辑整理 薛强制作修改

目录 1. Allegro颜色设定，保存，调入和显示..........................................................................................3 2. 如何加入不同的via ..........................................................................................................................3 3. 如何让Allegro显示实心焊盘..........................................................................................................3 4. 如何让Allegro与Concept-HDL实现反向标注................................................................................3 5. 如何使用FIX ......................................................................................................................................3 6. 如何使用Sub-Drawing......................................................................................................................4 7. 如何方便快捷的Placement...............................................................................................................4 8. 如何使用Auto Rename ......................................................................................................................4 9. 如何只显示一部分飞线....................................................................................................................5 10. 如何在不同的区域设置不同的规则................................................................................................5 11. 如何更新pad 、via.............................................................................................................................5 12. 如何设置快捷键................................................................................................................................6 13. 如何在Allegro中只显示连线，不显示同一层的铺铜..................................................................6 14. 倒角Manufacture-->Dimension/Draft-->Fillet..................................................................................7 15. 差分线的规则设置............................................................................................................................7 16. 关于Export Techfile...和Import Techfile...........................................................................7 17. Strokes 的使用....................................................................................................................................8 18. 关于View -->Color View Save 的使用..............................................................................................10 19. edit -->vertex 的使用.....................................................................................................................10 20. 器件、cline 、via 翻转、copy 等问题的解决.................................................................................10 21. for padstack editor............................................................................................................................10 22. 如何导入DXF 文件..........................................................................................................................13 23. 如何在Layout 的时候动态的显示走线长度..................................................................................14 24. 如何在ALLEGRO １４．２中更改鼠标的＂＋＂大小？...........................................................15 25. 如何固定Allegro 中菜单窗口的界面大小？.................................................................................15 26. 如何切换Allegro 的新老版本？（含Bus 走线功能简介）...........................................................15 27. Allegro 中常见的文件格式.............................................................................................................16 28. 关于做封装的步骤..........................................................................................................................17 29. 如何在Allegro 中对器件厚度设定规则？.....................................................................................17 30. 如何把边框的直角变成圆弧？......................................................................................................19 31. 如何使用Dimension Datum 标注尺寸？........................................................................................19 32. 如何能在打开Allegro 时显示空白页？.........................................................................................20 33. 关于表层铺铜Create Pin V oids.......................................................................................................20 34. 对于倾斜45度摆放的器件出Gerber 的注意事项：....................................................................22 35. 如何实现line 和shape 绘制的外框属性的转换 (22) 薛强制作修改