计算机原理分解实验

《计算机组成原理》分解实验

分解实验是为原理实验中的整机实验而进行的准备工作，从逻辑功能上讲每个实验都可以是与整机实验有关的一部分，各分解实验都能构成一个独立的逻辑功能，每个实验的逻辑规模都可以控制在实验台的限制之内。学生通过这些分解实验可以掌握计算机各个组成部分的工作原理，积累一些实验经验和技巧，同时熟悉一些中、小规模器件的使用方法和性能，提高逻辑设计的能力。这样在进行逻辑规模较大的整机实验时，学生们就不会感到束手无策。

TEC-5实验箱数字逻辑和数字系统实验区简介

这部分为用户提供了通用的数字逻辑和数字系统实验平台。它主要包括下列部分：实验台左半部的10个双列直插插座，ISP1032在系统编程芯片及下载插座，6个数码管及其驱动电路，12个数据指示灯，小喇叭及其驱动电路，16个电平拨动开关，2个单脉冲按钮。

1．10个双列直插插座

这一部分在实验台的左上部，实验时用于插中、小规模数字逻辑器件。

注意：插座的电源和地都没有连接。

2．ispLSI1032(分解实验中用不到)

它位于实验台的左下部，用于设计并实现复杂的数字逻辑或数字系统电路。它有1个下载插座，下载时下载电缆的一端插在下载插座上，另一端插在PC机并行口上，下载电缆将PC机和ispLSI1032连在一起。在PC机上运行ispEXPERT工具软件，输入数字逻辑或数字系统的设计方案，进行编译、连接和适配，然后下载到ispLSI1032中去，就构成了1个新的能实现设计功能的器件。数字逻辑和数字系统中的综合实验，就是用ispLSI1032实现的。3．六个数码管及其驱动电路

为了能做较复杂的实验，比如电子时钟和数字频率计等实验，实验台上安装了6个共阳

极数码管。六个数码管位于实验台的上部中间。右边5个数码管各由一片BCD七段译码器/驱动器74LS47驱动。只需在各数码管的4个输入插孔（D为最高位，A为最低位）接入BCD 码，数码管就显示出相应数字。当测试端Test接低电平时，这5个数码管都将显示“8”，小数点也同时点亮。最左边的一个数码管由1片74LS240驱动，可按段进行控制。它的控制端为a、b、c、d、e、f、g、h。当控制端接高电平时，则相应的发光二极管段点亮；当控制端接低电平时，相应的发光二极管熄灭。

4．小喇叭及驱动电路

这部分由可控振荡电路，喇叭及其驱动电路组成。电路如图1.4所示。

图1.4 小喇叭及驱动电路

当DZ1用短路片短路时，它是一个可控声源，可做报警或者报时使用。如果“控制”插孔接高电平，则振荡电路输出频率为2KHz左右的方波，驱动喇叭鸣叫。当控制

插孔接为低电平时，振荡电路输出低电平，喇叭不鸣叫。

当短路子DZ1开路时，可从“输入”插孔向喇叭的驱动三极管基极送控制信号。

直接控制喇叭按希望的频率变化发声，做音乐实验用。

5．单脉冲按钮

计算机组成原理实验中使用的启动按钮QD和复位按钮CLR#，在数字逻辑和数字系统实验中作为单脉冲按钮使用。每个按钮按下后都能输出1个正脉冲和1个负脉冲。不过由于在计算机组成原理中，QD按钮使用的是正脉冲，CLR#按钮使用的是负脉冲，因此在数字逻辑和数字系统实验中，最好使用QD按钮产生的负脉冲和CLR#按钮产生的正脉冲。6．电平开关K0-K15

在计算机组成原理实验中使用的模拟数据通路控制信号开关K15-K0在数字逻辑和数字系统实验中作为普通的电平开关使用。

7．12个发光二极管

12个发光二极管位于TEC-5的下部中间位置，用于指示信号的高低电平，信号输入孔L0—L11接入高电平时，相应的二极管点亮，信号输入孔L0—L11接入低电平时，相应的二极管熄灭。

实验一 基本逻辑门逻辑实验

一、实验目的

1．掌握TTL 与非门、与或非门和异或门输入与输出之间的逻辑关系。

2．熟悉TTL 中、小规模集成电路的外型、管脚和使用方法。

二、实验所用器件和仪表

1.二输入四异或门 74LS861片

2.三态输出四总线缓冲门74LS1251片

3.四位二进制计数器 74LS1611片

4.3-8译码器 74LS138 1片

三、实验内容

测试74LS86、125、138、161集成电路模块，分析其输入和输出之间的逻辑关系。

四、实验提示

1．将被测器件插入实验台上相应的插座中。

2．将器件的gnd （地）与实验台的“地（GND ）”连接，将器件的vcc （高电平）与实验台的+5V 连接。

3．用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。

4．将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。

五、例子：实验接线图及实验结果（真值表及语言描述）

74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其他逻辑门时的接线图与之类似。图中的K1、K2是电平开关输出，LED0是电平指示灯。

测试74LS86逻辑关系接线图及测试结果

74LS86 引脚图

测试74LS86逻辑关系接线图

输 入 输 出 引脚1(1A)

引脚2(1B) 引脚3(1Y ) L

L L L

H H H

L H H H L

74LS68真值表

实验二 RAM实验

一、实验目的：

了解半导体静态随机读写存储器RAM的工作原理及其使用方法。

掌握半导体存储器的字、位扩展技术。

二、实验方案：

RAM实验结构图

三、实验要求：

◆采用1K x 4 的芯片，构成1K x 8的存储器。

◆选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的

读/写操作实验。

◆采用1K x 4 的芯片，构成2K x 8的存储器。

◆必须使用译码器进行扩展（三输入都用，接开关）。

◆选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的

读/写操作实验。

◆选用适当芯片，根据各种控制信号的极性和时序要求，设计出实验线路图。

◆分别设计试验步骤。

◆使用开关进行数据加载，通过指示灯显示实验结果，记录试验现象，写出实验报

告。给出字扩展试验中每片RAM芯片的地址范围。

四、参考器件：

RAM采用两片MM2114

隔离部件采用74LS125

译码器采用74LS138

备注：为简化试验，地址可只用低4位（其余地址可接地）。

实验三二进制补码加法器

一、实验目的：

根据补码加法器的模型，理解数据流及其时序关系。

掌握加法器实现补码加、减运算的基本原理。

二、实验方案：

本实验运算器模型，可分为数据运算以及符号位的产生两部分。

开关数据

控制位）

补码加、减运算器结构图

三、实验要求：

◆数据宽度为4位，设计出实验线路图。

◆设计试验步骤。

◆使用开关进行数据加载，完成补码加、减运算。

◆符号位运算采用双符号位，累加器应有清零控制。

◆通过指示灯观察运算结果，记录实验现象，写出实验报告。

四、参考器件：

累加器选用一片74LS273。

加法器用两片74 LS283。

原、反码控制器用一片74LS86.

溢出判断用一片74LS86。

实验四时序系统

一、实验目的：

掌握计算机实验中时序系统的设计方法。设计一个基本时序系统，该系统具有4个节拍电平及四相工作脉冲，其时序关系参阅下图中的M0—M3，T0—T3。

M0

T0

T1 T2

T3

M1

M2

M3

时序图

二、实验方案:

时序试验结构图

三、实验要求：

◆开关数据为移位器预置0001。

◆选用适当方案，设计出实验线路图。

◆设计试验步骤。

◆利用指示灯观察实验现象，写出实验报告。

四、参考器件：

计数器可以采用74LS161；译码器采用74LS138；移位寄存器采用74LS194；反相器采用74LS04。

附录：常用实验器件引脚图1、六反相器74LS04

2、四2输入异或门74LS86

3、三态输出的四总线缓冲门74LS125

4、3-8译码器 74LS138

5、8D触发器74LS273

6、74LS194（双向移位寄存器）

功能表：

a、b、c、d=分别为A、B、C 或D 输入端上稳定状态输入的电平。QAO、QBO、QCO、QDO=在已建立稳定状态输入条件之前QA、QB、QC、QD 相应的电平。

QAn、QBn、QCn、QDn=在时钟最新↑跃变之前的QA、QB、QC、QD 的电平。

H=高电平L=低电平 ×=不定↑=从低电平转换到高电平

7、74LS161（四位同步二进制加法计数器）

CO为进位输出端。

功能表

8、74LS 283（快速进位四位二进制全加器）

功能表

9、INTEL2114静态存储器

Intel2114RAM 存储器芯片为双列直插式集成电路芯片，共有18 个引脚，引脚图如图 4-3 所示，各引脚的功能如下：

A 0 -A 9 ：10 根地址信号输入引脚。

：读／写控制信号输入引脚，当为低电平时，使输入三态门导通，信

息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。

I/O 1 ~ I/O 4 ： 4 根数据输入／输出信号引脚。

：片选信号，低电平有效，通常接地址译码器的输出端。

计算机组成原理实验报告

福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级 姓名：张文绮学号： 091150022 实验课程：计算机组成原理 实验室号：___田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字：成绩： 实验一算术逻辑运算实验 1．实验目的和要求 1. 熟悉简单运算器的数据传送通路； 2. 验证4位运算功能发生器功能(74LS181)的组合功能。 2．实验原理 实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181

以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。 图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。 4．操作方法与实验步骤

微机原理实验四实验报告

实验报告

实验四 8251可编程串行口与PC机通信实验一、实验要求 利用实验箱内的8251A芯片，实现与PC机的通信。 二、实验目的 1.掌握8251A芯片结构和编程方法； 2.了解实现串行通信的硬件环境，数据格式和数据交换协议； 3.了解PC机通信的基本要求。 三、实验原理 （一）8251A芯片工作方式配置： 1. 8个数据位； 2.无奇偶校验位； 3.1个停止位； 4.波特率因子设为16； 5. 波特率设为9600。 （二）8251A主要寄存器说明 图4-1 模式字 图4-2 命令字

CO MMAN D I NSTR UCT ION FO RMA T 图4-3 状态字 （三）8251编程 对8251 的编程就是对8251 的寄存器的操作，下面分别给出8251 的几个寄存器的格式。（1）方式控制字 方式控制字用来指定通信方式及其方式下的数据格式，具体各位的定义如图4-4所示。 图4-4 方式控制字说明 （2）命令控制字 命令控制字用于指定8251 进行某种操作（如发送、接收、内部复位和检测同步字符等）或处于某种工作状态，以便接收或发送数据。图4-5 所示的是8251 命令控制字各位的定义。 图4-5命令控制字说明 （3）状态字 CPU 通过状态字来了解8251 当前的工作状态，以决定下一步的操作，8251 的状态字如 图4-6所示。 图4-6 状态字说明 四、实验电路连接： 1.CS8251接228H，CS8279已固定接至238H； 2.扩展通信口18中的232RXD连8251RXD ，232TXD连8251TXD；

3.计算机的两个RS232通信口，一个连至仿真机通信口，一个连至扩展通信口18（所有通信口均为DB9）。注意：RS232通信口必须在设备断电状态下插拔！ 图4-7 连线图 五、实验内容及要求 1. 将例程从PDF文档中导入到WMD86软件编辑环境中，调试通过。使用软件自带的示波器，观察Txd管脚的输出，验证结果的正确性。将结果截图保存，贴入实验报告。 2.剔除例程中冗余部分，实现对例程的精简和优化。将精简内容与相应理由写入实验报告。 3.将自己学号的后三位数字通过RS232端口的Txd管脚输出。使用软件自带的示波器，观察Txd管脚的输出，验证结果的正确性。将结果截图保存，贴入实验报告。 4.通过读状态寄存器的方法，获得发送移位寄存器是否为空的信息，实现学号后三位数字的循环发送。将结果截图保存，贴入实验报告。 5.给每帧数据间添加固定的时间间隔，时间间隔为10000个指令周期。将结果截图保存，

计算机组成原理第四次实验报告

实验报告 专业班级: 姓 名: 机器号: 学 号: E-mail: 指导教师： 总成绩： 分步成绩： 出勤： 实验表现 实验报告： 实验五 模型机与机器指令执行实验 一 实验目的 1 实验目的 (1) 掌握控制器的工作原理 (2) 掌握由控制器、运算器、存储器、组成的模型机的工作原理 (3) 通过运行各种简单程序，掌握机器指令和微指令的关系 2 实验要求 (1) 做好实验预习和准备工作，掌握本次实验所用指令系统功能 (2) 将实验用汇编语言源文件编译成机器语言的目标文件 (3) 完成规定的实验内容 (4) 故障分析与排除 (5) 实验结束时完成实验报告，并将报告提交服务器。 二 实验原理 模型机的逻辑框图如图所示。其指令系统和微指令系统可参看资料。在本实验中，模型机作为一个整体工作。所有微程序的控制信号由微程序存储器uM 输出。而各寄存器，运算器的控制端口与uM 联接。 计算机组成原理 机 A W T D L R ST R3R2R1 R0 MAR keyin portout PC mem_a mem_d IR Control 24 ALU DBUS ABUS IA IBUS INT_CODE Display Input SRAM

ADD A，#106 071C01不带进位加法C7FFEF FFFE90 CBFFFF 07 08 08 1C 1D 1E EM=01 EM=CC,W=01 EM=06，A=01 RET08CC返回语句FEFF5F CBFFFF 09 04 CC CD EM=00 EM=06 JMP LOOP04 05AC02无条件跳转语句C6FFFF CBFFFF 05 02 AC AD EM=02 EM=BC 四思考题 1，简述IR寄存器的作用，IR0，IR1的作用。IR2，IR3的作用。 答:IR寄存器用来存放从主存储器读出的一条指令。 IR0：用来存放后续指令地址。 IR1：保存当前正在执行的一条指令 IR2：保存将被存储的下一个数据字节的地址。 IR3：保存当前CPU所访问的主存单元的地址。 2，简述跳转指令的执行过程。 答：首先从SRAM中取指令经IBUS存入IR寄存器，并且解析指令，然后将指令码存入μPC，根据μPC从μM中读出微指令，通过控制端口执行该组微指令，该组微指令有两条，所执行的操作为：以PC为地址从EM中读出数据并送到数据总线上，再将数据总线上的数据存入PC中。该组微指令执行完毕后，从PC中将下一条指令的地址输出到MAR，再从MAR输入到SRAM，从SRAM中读取下一条指令，该条指令就是跳转到的标号位置的指令。 实验六指令/微指令设计实验 一实验目的 1 掌握计算机各种指令的设计和执行过程； 2 掌握指令/微指令的设计方法。 二实验原理 COP2000计算机组成原理实验仪，可以由用户自己设计指令/微指令系统，这样用户可以在现有的指令系统上进行扩充，加上一些较常用的指令，也可重新设计一套完全不同的指令/微指令系统。 做为原理，我们建立一个有如下指令的系统： 指令助记符指令意义描述 LD A，#II将立即数装入累加器A ADD A，#II累加器A加立即数 GOTO MM无条件跳转指令 OUTA累加器A输出到端口 因为硬件系统需要指令机器码的最低两位做为R0-R3寄存器寻址用，所以指令机器码要忽略掉这两位。这四条指令的机器码分别为04H，08H，0CH，10H。其它指令的设计相同。 指令系统设计 1．打开COP2000组成原理实验软件，选择[文件|新建指令系统/微程序]，观察软件下方的“指令系统”窗口，所有指令码都“未使用”。

计算机组成原理实验

实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

计算机组成原理 实验4

实验四模型机设计 1 实验目的 (1) 掌握一个简单CPU的组成原理。 (2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。 2 实验设备 PC机一台，TD-CMA实验系统一套。 3 实验原理 本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。CPU由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成,如图4-1所示。这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。 图4-1 基本CPU构成原理图 除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD芯片中。CLR连接至CON单元的总清端CLR，按下CLR按钮，将使PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将CPU内总线上的数据打入PC。

T3 CLR 图4-2 程序计数器(PC)原理图 本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP，共有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高４位为操作码）： 助记符机器指令码说明 IN0010 0000IN R0 ADD0000 0000R0 + R0 R0 OUT0011 0000R0 OUT JMP addr1110 0000 ********addr PC HLT0101 0000停机 其中JMP为双字节指令，其余均为单字节指令，********为addr对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图4-3所示。 本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR（地址寄存器），还有就是MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表4-1所示。

计算机组成原理实验完整版

河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

计算机组成原理实验

计算机组成原理上机实验指导

一、实验准备和实验注意事项 1．本课程实验使用专门的TDN-CM++计算机组成原理教学实验设备，使用前后均应仔细检查主机板，防止导线、元件等物品落入装置导致线路短路、元件损坏。 2．完成本实验的方法是先找到实验板上相应的丝印字及其对应的引出排针，将排针用电缆线连接起来，连接时要注意电缆线的方向，不能反向连接；如果实验装置中引出排针上已表明两针相连，表明两根引出线部已经连接起来，此时可以只使用一根线连接。 3．为了弄清计算机各部件的工作原理，前面几个实验的控制信号由开关单元“SWITCH UNIT”模拟输入；只有在模型机实验中才真正由控制器对指令译码产生控制信号。在每个实验开始时需将所有的开关置为初始状态“1”。 4．本实验装置的发光二极管的指示灯亮时表示信号为“0”，灯灭时表示信号为“1”。 5．实验接线图中带有圆圈的连线为实验中要接的线。 6．电源关闭后，不能立即重新开启，关闭与重启之间至少应有30秒间隔。 7．电源线应放置在机专用线盒中。 8．保证设备的整洁。

二、实验设备的数据通路结构 利用本实验装置构造的模型机的数据通路结构框图如下图。其中各单元部已经连接好，单元之间可能已经连接好，其它一些单元之间的连线需要根据实验目的用排线连接。 图0-2 模型机数据通路结构框图

实验一运算器实验：算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构； 2．掌握运算器的工作原理； 3．掌握简单运算器的数据传送通路。 4．验证运算功能发生器(74LSl81)的组合功能。 二．实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 三．实验原理 实验中所用的运算器数据通路如图1-l所示。其中两片74LSl81以串行方式构成8位字长的ALU，ALU的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-B控制，控制运算器运算的结果能否送往总线，低电平有效。 为实现双操作数的运算，ALU的两个数据输入端分别由二个锁存器DR1、DR2(由74LS273实现)锁存数据。要将数据总线上的数据锁存到DR1、DR2中，锁存器的控制端LDDR1和LDDR2必须为高电平，同时由T4脉冲到来。 数据开关(“INPUT DEVICE”)用来给出参与运算的数据，经过三态门(74LS245)后送入数据总线，三态门由SW-B控制，低电平有效。数据显示灯(“BUS UNIT”)已和数据总线相连，用来显示数据总线上的容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W／R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 ALU运算所需的电平控制信号S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B均由“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDRl、LDDR2为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。

计算机组成原理实验七

图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17

图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。

图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。

图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升

计算机组成原理_实验报告四(含答案)

湖南科技学院 电子与信息工程学院 实验报告 课程名称： 姓名： 学号： 专业： 班级： 指导老师：

实验四微程序控制组成实验 一、实验目的及要求 1．将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机。 2．用微程序控制器控制模型计算机的数据通路。 3．执行给定的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验将前面几个实验中的所模块，包括运算器、存储器、通用寄存器堆等同微程序控制器组合在一起，构成一台简单的模型机。这是最复杂的一个实验，也将是最有收获的一个实验。 在前面的实验中，实验者本身作为“控制器”，完成了对数据通路的控制。而在本次实验中，数据通路的控制将交由微程序控制器来完成。实验机器从内存中取出一条机器指令到执行指令结束的一个指令周期，是由微程序完成的，即一条机器指令对应一个微程序序列。 实验电路大致如下面框图所示。其中控制器是控制部件，数据通路是执行部件，时序发生器是时序部件。需使用导线将各个部件控制信号与控制器相连。 三、实验主要仪器设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 四、实验任务 1.对机器指令组成的简单程序进行译码。将下表的程序按机器指令格式手工汇编成二进制机器代码， 此项任务请在预习时完成。 2. 3.使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH。

4.使用控制台命令将任务1中的程序代码存入内存中（注意起始地址为30H），以及将内存地址为 11H的单元内容设置为0AAH。 5.用单拍（DP）方式执行一遍程序，执行时注意观察各个指示灯的显示并做好记录（完成实验表格）， 从而跟踪程序执行的详细过程（可观察到每一条微指令的执行过程）。 6.用连续方式再次执行程序。这种情况相当于计算机正常的工作。程序执行到STP指令后自动停机。 读出寄存器中的运算结果，与理论值比较。 五、实验步骤和实验结果记录 1．程序译码。 2．实验接线（本实验接线比较多，需仔细） 只要把上表种同列的信号用线连接即可，一共接线33条。 接好线后，将编程开关拨到“正常位置”。合上电源，按CLR#按钮，使TEC-5实验实验系统处于初始状态。 3．实验任务3:使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH的操作步骤及结果记录。 （1）掌握写寄存器WRF的原理和步骤（详见实验参考资料）。 （2）操作过程如下：

操作系统原理实验四

实验4 进程控制 1、实验目的 （1）通过对WindowsXP进行编程，来熟悉和了解系统。 （2）通过分析程序，来了解进程的创建、终止。 2、实验工具 （1）一台WindowsXP操作系统的计算机。 （2）计算机装有Microsoft Visual Studio C++6.0专业版或企业版。 3、预备知识 （3）·CreateProcess（）调用：创建一个进程。 （4）·ExitProcess（）调用：终止一个进程。 4、实验编程 （1）编程一利用CreateProcess()函数创建一个子进程并且装入画图程序(mspaint.exe)。阅读该程序,完成实验任务。源程序如下： # include < stdio.h > # include < windows.h > int main(VOID) ﹛STARTUPINFO si; PROCESS INFORMA TION pi; ZeroMemory(&si,sizeof(si)); Si.cb=sizeof(si); ZeroMemory(&pi,sizeof(pi)); if(!CreateProcess(NULL, “c: \ WINDOWS\system32\ mspaint.exe”, NULL, NULL, FALSE, 0, NULL, NULL, &si,&pi)) ﹛fprintf(stderr,”Creat Process Failed”); return—1; ﹜ WaitForSingleObject(pi.hProcess,INFINITE); Printf(“child Complete”); CloseHandle(pi.hProcess); CloseHandle(pi hThread); ﹜

计算机组成原理实验1.

计算机组成原理实验1 运算器（脱机）实验 通过开关、按键控制教学机的运算器执行指定的运算功能，并通过指示灯观察运算结果。实验原理： 为了控制Am2901运算器能够按照我们的意图完成预期的操作功能，就必须向其提供相应的控制信号和数据。 控制信号包括 1、选择送入ALU的两路操作数据R和S的组合关系（实际来源）。 2、选择ALU的八种运算功能中我们所要求的一种。这可通过提供三位功能选择码I5、 I4、I3实现。 3、选择运算结果或有关数据以什么方式送往何处的处理方案，这主要通过通用寄存器 组合和Q寄存器执不执行接收操作或位移操作，以及向芯片输出信息Y提供的是 什么内容。这是通过I8、I7、I6三位结果选择码来控制三组选择门电路实现的。 外部数据包括 1、通过D接收外部送来的数据 2、应正确给出芯片的最低位进位输入信号C n 3、关于左右移位操作过程中的RAM3、RAM0、Q3和Q0的处理。 4、当执行通用寄存器组的读操作时，由外部送入的A地址选中的通用寄存器的内容送 往A端口，由B地址选中的通用寄存器的内容送往B端口，B地址还用作通用寄 存器的写汝控制。 对于芯片的具体线路，需说明如下几点： 1、芯片结果输出信号的有无还受一个/OE（片选）信号的控制。 2、标志位F=0000为集电极开路输出，容易实现“线与”逻辑，此管脚需经过一个电阻 接到+5V。 3、RAM3、RAM0、Q3和Q0均为双向三态逻辑，一定要与外部电路正确连接。 4、通用寄存器组通过A端口、B端口读出内容的输出处均有锁存器线路支持。 5、该芯片还有两个用于芯片间完成高速进位的输出信号/G和/P。 6、Am2901芯片要用一个CLK（CP）时钟信号作为芯片内通用寄存器、锁存器和Q寄 存器的打入信号。 实验步骤如下： （1）选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；（2）需要时，通过数据开关向运算器提供原始数据； （3）通过24位的微型开关向运算器提供为完成指定运算功能所需要的控制信号； （4）通过查看指示灯或用电表量测，观察运算器的运行结果（包括计算结果和特征标志）。实验准备 12为微型开关的具体控制功能分配如下： A口和B口地址：送给Am2901器件用于选择源与目的操作数的寄存器编号； I8～I0：选择操作数来源、运算操作功能、选择操作数处理结果和运算器输出内容的3组3位控制码； Sci,SSH和SST：用于确定运算器最低位的进位输入、移位信号的入/出和怎样处理Am2901产生的状态标志位的结果。

《计算机组成原理》实验报告四

《计算机组成原理》 实 验 报 告 学院：数学与计算机学院 专业：软件工程 班级学号： 学生姓名： 实验日期： 2014-11-8 指导老师： 成绩评定： 西华大学数学与计算机学院计算机组成原理实验 室 实验四存储器和总线实验 一、实验目的 熟悉存储器和总线的硬件电路

二、实验要求 按照实验步骤完成实验项目，熟悉存储器的读、写操作，理解在总线上数据传输的方法。 三、实验说明 （一）存储器和总线的构成 1．总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。二片74LS374锁存当前的数 据、地址总线上的数据以供LED显示。（如图8）

图8 总线布局图 2．存储器采用静态RAM（1片6264） 3．存储器的控制电路由一片74LS32和74LS08组成。如图9

图9 存储器控制电路布局图（二）存储器和总线的原理

1．总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片 74LS244作为地址总线（如图10）。总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当 BUS=0时数据由外到内。 图10 总线单元 2．由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图11）。 6264的数据、地址总线已经接在总线单元的外部总线 上。存储器有3个控制信号：地址总线设置存储器地 址，RM＝0时，把存储器中的数据读出到总线上；当 WM＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。为了更方便地编辑内存中的数 据，在实验机处于停机状态时，可由监控来编辑其中的数据。

计算机组成原理实验1

计算机组成原理实验日志 实验题目： 运算器组成实验 实验目的： (1)了解运算器的组成结构； (2)掌握运算器的工作原理； (3)学习运算器的设计方法； (4)掌握简单运算器的数据传输通路； (5)验证运算功能发生器 74LS181 的组合功能。 实验主要步骤： (1)(按图 1.1-2 连接实验电路并检查无误。图中将学生需要连接的信 号线用小圆圈标明 (其他实验相同，不再说明 )。 图 1.1-2 算术逻辑实验接线图 (2)打开电源开关。 (3)用输入开关向暂存器DR1 置数。 ①拨动输入开关，形成二进制数01100101(或其他数值 )。(数据显示：灯亮为0,灭为 1)。 ②使SWITCH UNIT 单元中的开关SW-B=0( 打开数据输入三态门) 、ALU-B=1( 关闭 ALU 输入三态门 )、LDDR1=1 、LDDR2=0 。 ③按动微动开关 KK2( 产生 T4)，则将二进制数01100101置入 DR1 中。 (4)用输入开关向暂存器DR2 置数。

①拨动输入开关，形成二进制数10100111(或其他数值 )。 ②SW-B=0、ALU-B=1 保持不变，改变L DDR1 、LDDR2 ，使 LDDR1=0 、LDDR2=1 。 ③按动微动开关 KK2( 产生 T4)，则将二进制数10100111置入 DR2 中。 (5)检验 DR1 和 DR2 中存的数是否正确。 ①关闭数据输入三态门(SW-B=1),打开 ALU 输出三态门 (ALU-B=0) ，并使 LDDR1=0 、LDDR2=0 ，关闭寄存器。 ②置 S3、S2、S1、S0、M 为 1、1、1、1、1，总线显示灯显示 DR1 中的数。 ③置 S3、S2、S1、S0、M 为 1、0、1、0、1，总线显示灯显示 DR2 中的数。 (6)改变运算器的功能设置，观察运算器的输出。 ①SW-B=1、ALU-B=0 保持不变。 ②按表 1.1-2 置 S3、S2、 S1、S0、M 、Cn 的数值，并观察总线显示灯显示的结果。 例如： 置S3、S2、S1、 S0、M 、 Cn 为 1、0、0、1、0、1，运算器进行加法运算。 置S3、S2、S1、 S0、M 、 Cn 为 0、1、1、0、0、0，运算器进行减法运算。 (7)验证 74LS181 的算术运算和逻辑运算功能(采用正逻辑 )。 ①在给定 DR1=65、 DR2=A7 的情况下，改变运算器的功能设置，观察运算器的输出，并将该输出填入表 1.1-2 中。 ②参考表 1.1-1 给出的 74LS181 的逻辑功能表，验证 74LS181 的算术运算和逻辑运算功能 (采用正逻辑 )，且与理论分析进行比较和验证。 实验结果： DR1 置入 DR1 置入01H 02H 加法，总线显示03H 减法，总线显示01H 心得体会： 通过本次实验初步了解了实验器材，加法原理和操作。

《计算机组成原理》实验二报告

《计算机组成原理》 实验报告 学院：计算机学院 专业：软件工程 班级学号：130803 313002384 学生姓名：胡健华 实验日期：2014-11-13 指导老师：李鹤喜 五邑大学计算机学院计算机组成原理实验室

实验二 一、实验名称：SRAM 静态随机存储器实验 二、实验目的： 掌握静态随机存储器RAM工作特性及数据的读写方法。 三、实验内容： 1、向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯上显示;再将数据 送入总线后，存到指定的存储单元，数据在数据显示灯显示。 2、从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯显示; 读出的数据送入 总线, 通过数据显示灯显示。 四、实验设备： PC机一台，TD-CMA实验系统一套。 五、实验步骤： 1、关闭实验系统电源，按图2-4 连接实验电路，并检查无误，图中将用户需要连接的信号用 圆圈标明。 2、将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为‘单步’档。 3、将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有‘嘀’报 警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-4

4、给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。 由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产生T3 脉冲，即将地址打入到AR 中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST 产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-5 所示（以向00 地址单元写入11H为例）： 图2-5 5、依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写 入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN 单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-6 所示（以从00 地址单元读出11H 为例）： 图2-6 如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录1），方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图，如图2-7 所示。 进行上面的手动操作，每按动一次ST 按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST 按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档

计算机组成原理实验报告

实验一8位程序计数器PC[7:0]的设计 实验要求： 1.分别用图形方式和V erilog HDL语言设计8位程序计数器，计数器带有复位，计数，转移功能。 2.具体要求参见1_部件实验内容.doc说明文件。 实验实现： 1.用图形方式设计实现8位程序计数器，用到了两个74LS161四位十六进制计数器，主要步骤是两个四位十六进制计数器的串联，低四位计数器的进位端RCO连到高四位计数器的进位使能端ENT，然后连上reset、clk、ir[7:0]、t[1:0]、pc[7:0]、rco等输入输出信号，最后加上转移控制逻辑即可。注意两个十六进制计数器是同步的，具体参见PC_8bit.gdf文件。 2.编译通过，建立波形仿真文件，设置输入信号参数。注意在一张图中同时实现复位（reset低位有效）、计数、转移功能，最后加上一些文字注释即可，具体参见PC_8bit.scf文件。 3.用V erilog HDL语言设计实现8位程序计数器。在已经实现.gdf文件的基础上使用库函数形式是很容易编写出.v文件的，不过学生选择了行为描述方式实现，因为后者更具有通用性，依次实现8位程序计数器的复位、计数、转移功能即可，具体参见PC_8bit.v文件。 4.编译仿真类似上述步骤2。 实验小结： 1.这是计算机组成原理的第一个实验，比较简单，按照实验要求即可完成实验。通果这次实验，我对Max+Plus软件的使用方法和V erilog HDL语言编程复习了一遍，为后面的实验打好基础。 实验二CPU运行时序逻辑的设计 实验要求： 1.用V erilog HDL 语言设计三周期时序逻辑电路，要求带复位功能，t[2:0]在非法错误状态下能自动恢复。（比如说110恢复到001）。 2.具体要求参见1_部件实验内容.doc说明文件。 实验实现： 1.用V erilog HDL 语言设计实现带复位和纠错功能的三周期时序逻辑电路。输入clk外部时钟信号和reset复位信号（低位有效），输出ck内部时钟信号和三周期信号t[2:0]。利用两级3位移位式分频逻辑实现，具体参见cycle_3.v文件。 2.编译通过，建立波形仿真文件，设置clk外部时钟信号和reset复位信号，Simulate 即可输出实验要求中显示的波形。 实验小结： 1.刚做这个实验的时候不知道CPU运行时序逻辑设计的真实用途，在进一步学习了计算机组成原理的理论知识，做cpu4实验后才知道是用来由外部时钟信号clk产生内部时钟信号ck以及三周期信号t[2:0]的。刚完成本次实验的时候未添加三周期信号t[2:0]的自动功能，后来完成cpu4后补上了。 实验三静态存储器的设计与读写验证 实验要求： 1.设计一个SRAM存储器，地址和数据都是8位，存储容量是256个字节。 2.采用异步的时序逻辑设计方式，数据是双向的，输入输出不寄存，存储器的地址也不寄存。 3.具体要求参见1_部件实验内容.doc说明文件。 实验实现：

计算机原理实验二实验报告

实验二四则运算 一、实验目的 1. 巩固DEBUG及宏汇编的使用。 2. 加深对运算指令的理解。 3. 注意标志寄存器的变化。 二、实验内容 1. 16位二进制加减法运算 1)内容： 在数据区中定义两个16位的二进制数(16位的二进制数在内存中存放时占2个字节，低位字节数据存在较低地址单元；高位字节数据存在高地址单元。这一原 则简称为“低字节在前、高字节在后”)。用8位加减运算指令分别计算这这两个数 的和、差(计算时应先算低字节、后算高字节，计算高字节时还应考虑低字节的进 位)，并将结果也存入数据区原始数据的后面。程序结束后返回DOS。 2)思路： 首先在数据段定义两个16位的二进制数。 然后循环两次分别完成低位、高位的加（减法），注意在第一次循环前应该清 空进位标志CF，每次使用带进位的加法（减法）。加完（减完）后将结果送到 内存中去。 3)源程序（重要部分）： a)数据段： b)核心源码：

4)结果： 338E+0B34=3EC2；338E-0B34=285A 修改数据： 执行结果： 2. 16位压缩BCD码加减运算 1)内容：修改程序实现16位的压缩BCD码的加减运算。 2)思路： 首先在数据段定义两个4位的压缩性BCD码（表面上是四位十六进制数）。 然后循环两次分别完成低两位、高两位的加（减法），注意在第一次循环前应该清空进位标志CF，每次使用带进位的加法（减法），每次加完后用DAA调整（每次减完用DAS调整），然后将结果送到内存中去。 3)源程序（重要部分）： a)数据段：

b)核心源码： 4)结果： 3382+4621=8003；3382-4621=8761 修改数据： 执行结果： 3. 重复累加的方式计算两位BCD码数乘以两位BCD码数的积 1)内容：用重复累加的方法计算两位BCD码数乘以两位BCD码数的积。被乘 数和乘数都用压缩的BCD码形式存放于数据区，各占一单元。乘积顺序存放 在后两个单元中(低位在前，高位在后)。

计算机组成原理实验6

第六节 CPU组成与机器指令执行实验 一、实验目的 （1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机； （2）用微程序控制器控制模型机数据通路； （3）通过CPU运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。 在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。 三、实验设备 （1）TEC-9计算机组成原理实验系统一台 （2）双踪示波器一台 （3）直流万用表一只 （4）逻辑测试笔一支 四、实验任务 （1）对机器指令系统组成的简单程序进行译码。 （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组RF，数据通路上的RS1、RS0、RD1、RD0应分别与IR3至IR0连接，WR1、WR0也应接到IR1、IR0上。 开关控制 控制台时序发生器 时序信号 开关控制指示灯信号控制信号时序信号 控制信号 微程序控制器数据通路 指令代码、条件信号

计算机组成原理实验

计算机组成原理 实验报告 学院（系）：软件学院 专业：软件设计 班级：软件设计一班 学号：1415925365 姓名：沈烨 2016年11月24日

实验1 Cache模拟器的实现 一.实验目的 (1)加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 (2)掌握Cache容量、相联度、块大小对Cache性能的影响。 (3)掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 (4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验内容和步骤 1、启动CacheSim。 2、根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。 3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。 4、读取cache-traces.zip中的trace文件。 5、运行程序，观察cache的访问次数、读/写次数、平均命中率、读/写命中率。思考：1、Cache的命中率与其容量大小有何关系？ Cache 的容量与块长是影响cache效率的重要因素； Cache 容量越大，其CPU命中率就越高，当然容量过大，增加成本，而且cache 容量达到一定值时，命中率已不因容量的增加而又明显的提高； 2、Cache块大小对不命中率有何影响？ Cache 当块由小到大，在已被访问字的附近，近期也可能访问，增大块长，可将更多有用字存入缓存，提高命中率；但是继续增大块长，命中率可能下降，因为所装入缓存的有用数据反而少于被替换掉的有用数据，由于块长增大，块数减少，装入新的块要覆盖旧块，很可能出现少数块刚装入就被覆盖，故命中率可能下降； 3、替换算法和相联度大小对不命中率有何影响？ 替换算法中:LRU算法的平均命中率比FIFO的高 LRU算法比较好地利用访存局部性原理，替换出近期用得最少的字块，它需要随时记录cache 各个字块使用情况。FIFO不需要记录各个字块的使用情况，比较容易实现开销小，但是没有根据访存的局部性原理，最早调入的信息可能以后还要用到，或经常用到例如循环程序； Cache 容量一定时，随着相联度的不断增加，不命中率渐渐减小，但是当相连度增加到一定程度时，不命中率保持不变；