Design Entry CIS使用指南

Design Entry CIS使用指南

e栈2010-03-18 15:50:45 阅读981 评论0 字号：大中小订阅

Design Entry CIS（Capture和Capture CIS）是国际上电子工程师最受欢迎的原理图设计工具，它具有使用方便和美观特点。完美的Design Entry CIS与Cadence公司功能

强大的Allegro简直是天作之合。

Cadence软件主要包括原理图设计工具Design Entry CIS和Design Entry HDL（使用较少），焊盘设计工具Pad Designer和PCB设计工具PCB Editor。

1. 工程管理

1.1 启动软件

开始→所有程序→Cadence 16.2→Design Entry CIS，打开后即见到Capture的初始界面，操作菜单排列在顶部。

● File（文件）

● View（视图）

● Tools（工具）

● Edit（编辑）

● Options（选项）

● Windows（窗口）

● Help（帮助）

1.2 创建工程

File→New→Project

● 给工程命名

在Name下方空白处输入工程名字。

● 点选Schematic

● 定位工程存放路径

点Browse，选择工程存放路径，点OK完成。

1.3 打开工程

File→Open→Project，选择工程存放路径和工程名，点打开。

1.4 工程子项

打开工程后，工程包含以下选项，Design Resources（设计资源），Output（输出）

和Referenced Projects（参考工程）。

1.4.1 设计资源

? dsn（设计）

● SCHEMATIC

● Design Cache

? Library（原理图库）

1.4.2 输出

● Drc（规则检查输出，只有规则检查后才会有）

● Bom（材料表单，只有生成材料表单后才有）

● NetList（网络表，只有生成网络表后才有）

1.4.3 参考工程

2. 原理图参数设置

2.1图纸版面设置

Options→Design template→Page Size

2.1.1 页面单位

● Inches（英制）

● Millimeters（公制）

2.1.2 页面尺寸

● Inches版面

A/B/C/D/E/Custom

● Millimeters版面

A4/A3/A2/A1/A0/Custom

2.2 栅格设置

Options→Design template→Grid Reference

2.2.1 水平栅格设置

水平方向栅格设置

如果设置为millimeter的A4，则Width中输入2，否则打印出来的原理图四周的字母很

大。

2.2.2 竖直栅格设置

竖直方向栅格设置

一般采用默认的设置。

如果设置为millimeter的A4，则Width中输入2，否则打印出来的原理图四周的字母很

大。

2.3 字体设置

Options→Design template→Fonts，分别对以下各项进行设置（一般采用默认设置）。

● Alias

● Bookmark

● Border Text

● Hierarchical

● Net Name

● Off-Page

● Part

● Part Value

● Pin Name

● Pin Number

● Port

● Power Text

● Property

● Text

● Title Block

2.4 颜色设置

Options→Preference→Colors/Print，分别对各项进行设置（一般采用默认值），可以

对器件管脚数设置为蓝色。

2.5 标题栏设置

Options→Design template→Title Block，输入公司名和标题及版本等。

2.6 自动备份设置

Options→Autobackup，设置间隔时间、备份数目和存放目录。

3. 原理图库管理

3.1 直接新建元件

3.1.1 创建新库

File→New→Library，那么在Library目录下出现一个名为library1.obl的库。

添加新元件到库中

● 右击library1.obl，选择New Part。

● Name栏输入元件名字

● Part Reference Prefix栏输入元件编号前缀

● PCB Footprint栏中输入封装类型

● Parts per Pkg栏中输入封装中包括的元件部分数

● Package Type中选择Homogenenous（各部分相同）/Heterogeneous（各部分不同）● Part Numbering中选择选择Alphabetic（各部分按字母编号）/Numeric（各部分按数字编号），如U1A，U1B，U1-1，U1-2等。

完成上述设定后点击OK。

3.1.2绘制元件外形

Place→Rectangle（或点击工具栏图标），调整外形框的大小。

3.1.3 添加管脚

● Place→Pin

● Name栏中输入管脚名字

● Number栏中输入管脚号

待所有的管脚输入完成后，File→save，在文件名栏输入库名，选择存放路径，点保存确定。其他元件同样照此进行。

3.1.4 阵列式放置管脚

如果管脚名呈递增规律，那么采用阵列式放置管脚。点击左边Place pin array的工具栏图标，出现阵列放置对话框。

● Starting Name（开始名字）

● Starting Number（开始管脚标号）

● Number of Pins（一次放置的管脚数目）

● Increment（管脚标号增加数目）

● Pin Spacing（管脚间距）

设置完上述参数后，点OK，那么一排管脚被放置。

3.2 用电子表格新建元件

File→New→Library，那么在Library目录下出现一个名为library1.obl的库。

添加新元件到库中，右击library1.obl，选择New Part From spreadsheet。在Part name

中输入元件名字，No of Section表示分割元件的部分个数。Part Ref Prefix中输入元件名称的前缀。Part Numbering中选择数字或字母。

在表格中输入各参数后，点save保存。

3.3 修改元件

● 如果是用直接方式创建的元件，直接在库中双击元件后，对个管脚进行修改。

● 如果是用电子表格创建的元件，在库中右击元件，选择Split Part后，对各参数进行修

改。

3.4 添加原理图库

如果采用现有自创的原理图库，可以右击Library，点Add File，找到库存放的路径

及库名，点打开添加。

3.5 删除原理图库

点击Library下的库，按Delete键删除或右击鼠标，选Cut删除。

3.6 capture库

● AMPLIFIER.OLB存放模拟放大器IC。

● ARITHMETIC.OLB存放逻辑运算IC，。

● ATOD.OLB存放A/D转换IC。

● BUS DRIVERTRANSCEIVER.OLB存放汇流排驱动IC。

● CAPSYM.OLB存放电源，地，输入输出口，标题栏等。

● CONNECTOR.OLB存放连接器等。

● COUNTER.OLB存放计数器IC。

● DISCRETE.OLB存放分立式元件。

● DRAM.OLB存放动态存储器。

● ELECTRO MECHANICAL.OLB存放马达，断路器等电机类元件。

● FIFO.OLB存放先进先出资料暂存器。

● FILTRE.OLB存放滤波器类元件。

● FPGA.OLB存放可编程逻辑器件。

● GATE.OLB存放逻辑门（含CMOS和TLL）。

● LATCH.OLB存放锁存器。

● LINE DRIVER RECEIVER.OLB存放线控驱动与接收器。

● MECHANICAL.OLB存放机构图件。

● MICROCONTROLLER.OLB存放单晶片微处理器。

● MICRO PROCESSOR.OLB存放微处理器。

● MISC.OLB存放杂项图件。

● MISC2.OLB存放杂项图件。

● MISCLINEAR.OLB存放线性杂项图件（未分类）。

● MISCMEMORY.OLB存放记忆体杂项图件（未分类）。

● MISCPOWER.OLB存放高功率杂项图件（未分类）。

● MUXDECODER.OLB存放解码器。

● OPAMP.OLB存放运放。

● PASSIVEFILTER.OLB存放被动式滤波器

● PLD.OLB存放可编程逻辑器件。

● PROM.OLB存放只读记忆体运算放大器。

● REGULATOR.OLB存放稳压IC。

● SHIFTREGISTER.OLB存放移位寄存器。

● SRAM.OLB存放静态存储器。

● TRANSISTOR.OLB存放晶体管。

4. 页面操作

4.1 页面添加

右击dsn下的SCHEMATIC1，点New Page，添加新页。然后右击该目录选Rename给目

录更名。

4.2 页面编号

右击新添加的页面，选择Rename，输入编号及名字。编号以01开始依次递增。01页名Title（标题），02页名为Index（目录）。后面是按原理图实现的功能依次递增分的页。

Title页绘制设计的整体框图。三页以上的原理图必须有目录。Index页包含历史变更

和各功能模块的编号。目录以文本形式列明模块名（与标题栏的模块名相同）并简述每页图纸所实现的功能，并列明页码。目录位于整体框图的下方。当然上面是针对平坦式电路，层

次式电路则不用添加Title和Index。

4.3 页面删除

点击页面，按Delete键删除或右击鼠标，选Cut删除。

5. 基本界面操作

5.1 放大原理图

View→Zoom→In

5.2 缩小原理图

View→Zoom→Out

6. 常用快捷键

● I放大

● O缩小

● F1帮助

7. 添加元件

7.1 添加原理图库

点击Library下的Add Libray符号，选择库存放的路径和库名后点打开。

7.2 工具栏图标

? 工具栏图标第一列

● Place wire

● Place bus

● Place bus entry

● Place ground

● Place port

● Place off-page connector

● Place line

● Place rectangle

● Place arc

? 工具栏第二列

● Place net aliax

● Place junction

● Place power

● Place hierarchical block

● Place no connect

● Place polyline

● Place ellipse

● Place text

7.3 放置元器件

Place→Part或直接按P键，在Libraries下选择库名，在Part List中双击元件，那么

选中的元件粘在鼠标上，在放置的地方单击鼠标完成。

7.4 元件的鼠标右键操作

点击元件，右击鼠标，会出现很多选项。

● Mirror Horizotally（水平镜像）

● Mirror Vertically（竖直镜像）

● Rotate（旋转）

● Edit Propertities（编辑属性）

● Edit Part编辑器件

● Copy（拷贝）

● Cut（剪切）

● Delete（删除）

8. 连线

8.1 导线连接

Place→wire或点击右端工具栏图标，连接后管脚上的小框消失，这是Capture的独到

之处。

8.2 总线连接

放置总线的命令是Place→Bus或点击右端工具栏图标，按住shit键可以画出斜线。8.3 总线支线

Place→Bus Entry可以放置一小段斜线，即总线支线。

8.4 未连接管脚处理

Place→No Connect，在未连接管脚上放置“×”符号。

9. 添加信号名

9.1 全局信号

● 电源

点击右端的Place powe r工具栏图标，选择自己爱好的电源符号（遵循规范，详见《Cadence电路设计规范》），然后点击电源符号，在Value中输入电源标号后点击OK完成。

地

点击右端的Place ground工具栏图标，选择自己爱好的地符号（遵循规范，详见《Cadence

电路设计规范》），然后点击地符号，在Value中输入地标号后点击OK完成。

9.2 添加网络名

点击右端的Place net aliax工具栏图标，然后点击网络符号，在Value中输入网络标号

后点击OK完成。

9.3 添加端口

点击右端的Place port工具栏图标，修改端口的Value值后点击OK完成。

9.4 添加页连接符

点击右端的Place off-page connector工具栏图标，然后点击页连接符号，在Value中输入网络标号后点击OK完成。页连接符只有左右之分，无上下之形式。

切换到工程界面，点击dsn然后点U？图标，选择Add Intersheet References进入Intersheet References后，X Offset中输入页连接符离网络标号的X距离，默认为80，通常

设置为50或60。在Prefix（前缀）中输入“{”符号，在Suffix（后缀）中输入“}”符号。10. 整体编辑器件

选中几个器件，点右键，选择Edit Properties，给所有器件输入PCB Footprint和Value

值。电阻和电容通常采用此操作，这是Capture的独到之处。

11. 添加文本

点击右端的Place text工具栏图标，输入文字内容，点击Color的下拉菜单，选择喜欢

的颜色。然后点击Font下的Change后，选择字体、字形和大小，点击OK完成。

12. 创建层次式电路

如果电路层次复杂，建议采用层次式电路设计。目前在电路设计中比较流行“自上而下”

的设计方法，从根层开始看图，线路清晰。对于平坦式电路，须在开始页上画出整体框图。

12.1 放置层次块

Place→Hierarchical Block或点击右端工具栏图标，弹出Place Hierarchical Block对话

框。在Reference文本框输入名字，在Implementation Type栏中选择Schematic View（与

电路图连接），在Implementation name文本框中输入内层电路图名，指定存盘路径（不指

定也可），点击OK完成。

12.2 添加层次端口

选中层次块，Place→Hierarchical PIN，在name栏中输入端口名字，Type下拉表中选

择引脚类型。

13. 定义Room属性

点击元件，右击鼠标，选择Edit properties，弹出Edit properties窗口，向右或向下拉动滑动条，找到ROOM，在ROOM后空白栏输入ROOM名字。

14. 添加页属性

单击New Colomn或Row，弹出对话框，在Name栏输入名字Page，点Apply。

在Edit Edit properties对话框下出现新选项Page，在Page中输入页号“1”。这主要为以后按页摆放器件做好准备。

15. 建立差分对

Tools→Creat Differential Pair，弹出以下对话框。

在DIff Pair Name空白栏输入差分对名字，在左侧选择网络名，点Creat创造差分对。

16. 原理图模块元件化

点击dsn后，Tools→Generate Part，在Part name中输入要生成的元件名，点OK确

定完成。元件化的原理图当做元件使用，通常使用频率高的模块可以生成元件来使用。17. 文件输出

17.1 DRC输出

切换到工程，点击dsn，然后点击顶部的Design rules check工具栏图标确定后，在

Outputs生成.drc文件。

17.2 BOM表输出

切换到工程，点击dsn，然后点击顶部的Bill of materials带“√”工具栏图标确定后

Scope

● Process entire design生成整个设计的元件清单

● Process slection生成所选部分元件清单

Mode

● Use instances使用当前属性

● Use occurrences使用事件属性

Line Item Definition

● Place each part entry on separate line元件清单中每个元件信息占一行。

● Include File元件清单中加入其它文件。

在Outputs下生成.bom文件。

17.3 网络表输出

切换到工程，点击dsn，然后点击顶部的Creat netlist带“N”字样的工具栏图标确定后，● 选择Creat PCB Editor Netlist，定位Netlist Files的位置。

● 选择Creat or Update PCB Editor Board，定位Input Board和Output Board的位置，点击

确定后，在Outputs生成psxnet.dat，pstxprt.dat和pstchip.dat三个文件。

生成网络表后，原理图设计工程师（大公司一般原理图设计和PCB设计分开）的使命暂告一段落，接下去就是把网络表交付LAYOUT