xilinxfpga引脚功能详细介绍

ＸｉｌｉｎｘＦＰＧＡ引脚功能详细介绍

注：技术交流用，希望对大家有所帮助。

IO_LXXY_# 用户IO引脚

XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表bank号

2.IO_LXXY_ZZZ_# 多功能引脚

ZZZ代表在用户IO的基本上添加一个或多个以下功能。

Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。

D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。

D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。

An：O，A[25:0]为BPI模式的地址位。配置完成后，变为用户I/O口。

AW AKE：O，电源保存挂起模式的状态输出引脚。SUSPEND是一个专用引脚，AWAKE 是一个多功能引脚。除非SUSPEND模式被使能，AWAKE被用作用户I/O。

MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。

FCS_B：O，BPI flash 的片选信号。

FOE_B：O，BPI flash的输出使能信号

FWE_B：O，BPI flash 的写使用信号

LDC：O，BPI模式配置期间为低电平

HDC：O，BPI模式配置期间为高电平

CSO_B：O，在并口模式下，工具链片选信号。在SPI模式下，为SPI flsah片选信号。

IRDY1/2,TRDY1/2：O，在PCI设计中，以LogiCORE IP方式使用。

DOUT_BUSY：O，在SelectMAP模式下，BUSY表示设备状态；在位串口模式下，DOUT 提供配置数据流。

RDWR_B_VREF：I，在SelectMAP模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在BANK2中做为Vref。

HSW APEN：I，在配置之后和配置过程中，低电平使用上拉。

INIT_B：双向，开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST_CRC 状态。

SCPn：I，挂起控制引脚SCP[7:0]，用于挂起多引脚唤醒特性。

CMPMOSI，CMPMISO，CMPCLK：N/A，保留。

M0，M1：I，配置模式选择。M0=并口（0）或者串口（1），M1=主机（0）或者从机（1）。

CCLK：I/O，配置时钟，主模式下输出，从模式下输入。

USERCCLK：I，主模式下，可行用户配置时钟。

GCLK：I，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。

VREF_#：N/A，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为

普通引脚。当做作bank内参考电压时，所有的VRef都必须被接上。

3.多功能内存控制引脚

M#DQn：I/O，bank#内存控制数据线D[15:0]

M#LDQS：I/O，bank#内存控制器低数据选通脚

M#LDQSN：I/O，bank#中内存控制器低数据选通N

M#UDQS：I/O，bank#内存控制器高数据选通脚

M#UDQSN：I/O，bank#内存控制器高数据选通N

M#An：O，bank#内存控制器地址线A[14:0]

M#BAn：O，bank#内存控制bank地址BA[2:0]

M#LDM：O，bank#内存控制器低位掩码

M#UDM：O，bank#内存控制器高位掩码

M#CLK：O，bank#内存控制器时钟

M#CLKN：O，bank#内存控制器时钟，低电平有效

M#CASN：O，bank#内存控制器低电平有效行地址选通

M#RASN：O，bank#内存控制器低电平有效列地址选通

M#ODT：O，bank#内存控制器外部内存的终端信号控制

M#WE：O，bank#内存控制器写使能

M#CKE：O，bank#内存控制器时钟使能

M#RESET：O，bank#内存控制器复位

4.专用引脚

DONE_2：I/O，DONE是一个可选的带有内部上拉电阻的双向信号。作为输出，这个引脚说明配置过程已经完成；作为输入，配置为低电平可以延迟启动。

PROGRAM_B_2：I，低电平异步复位逻辑。这个引脚有一个默认的弱上拉电阻。

SUSPEND：I，电源保护挂起模式的高电平有效控制输入引脚。SUSPEND是一个专用引脚，而AW AKE是一个复用引用。必须通过配置选项使能。如果挂起模式没有使用，这个引脚接地。

TCK：I，JTAG边界扫描时钟。

TDI：I，JTAG边界扫描数据输入。

TDO：O，JTAG边界扫描数据输出。

TMS：I，JTAG边界扫描模式选择

5.保留引脚

NC：N/A，

CMPCS_B_2：I，保留，不接或者连VCCO_2

6.其它

GND：

VBATT：RAM内存备份电源。一旦VCCAUX应用了，VBATT可以不接；如果KEY RAM 没有使用，推荐把VBA TT接到VCCAUX或者GND，也可以不接。

VCCAUX：辅助电路电源引脚

VCCINT：内部核心逻辑电源引脚

VCCO_#：输出驱动电源引脚

VFS：I，（LX45不可用）编程时，key EFUSE电源供电引脚。当不编程时，这个引脚的电压应该限制在GND到；当不使用key EFUSE时，推荐把该引脚连接到VCCAUX或者GND，悬空也可以。

RFUSE：I，（LX45不可用）编程时，key EFUSE接地引脚。当不编程时或者不使用key

EFUSE时，推荐把该引脚连接到VCCAUX或者GND，然而，也可以悬空。

引脚

MGTAVCC：收发器混合信号电路电源引脚

MGTAVTTTX，MGTA VTTRX：发送，接收电路电源引脚

MGTAVTTRCAL：电阻校正电路电源引脚

MGTAVCCPLL0，MGTA VCCPLL1：锁相环电源引脚

MGTREFCLK0/1P，MGTREFCLK0/1N:差分时钟正负引脚

MGTRREF:内部校准终端的精密参考电阻引脚

MGTRXP[1:0]，MGTRXN[1:0]:差分接收端口

MGTTXP[1:0]，MGTTXN[1:0]:差分发送端口

? 1. Spartan-6系列封装概述

Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。

表格1Spartan-6系列FPGA封装

2. Spartan-6系列引脚分配及功能详述

Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO使用的，这些专用引脚包括：

专用配置引脚，表格2所示GTP高速串行收发器引脚，表格3所示

表格2Spartan-6 FPGA专用配置引脚

注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。

表格3Spartan-6器件GTP通道数目

注意：LX75T在FG(G)484 和CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484 和CS(G)484中封装4个GTP通道，而在FG(G)676 和FG(G)900中封装了8个GTP通道。

如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。

表格4Spartan6系列各型号封装可用的IO资源汇总

表格5引脚功能详述引脚名方向描述

User I/O Pins

IO_LXXY_# Input/

Output

IO表示这是一个具有输入输出功能的引脚，XX表示该引脚在其Bank内的惟一标识，Y表示是差分引脚的P还是N引脚

Multi-Function Pins

IO_LXXY_ZZZ_# Zzz代表该引脚除IO功能之外的其他功能，

Dn Input/

Output

(during

在SelectMAP/BPI模式中，D0—D15是用于配置操作的数据引脚，在从SelectMAP的回读阶段，当RDWR_B为低电平时，Dn为输出引脚，在配置过程结束后，该引脚可作为通用IO口使用

3. Spartan-6系列GTP Transceiver引脚

引脚名

方向描述

GTP Transceiver Pins

MGTAVCC N/A 收发器混合电路供电电源

MGTAVTTTX,

MGTAVTTRX

N/A TX、RX电路供电电源

MGTAVTTRCAL N/A 电阻校准电路供电电源

MGTAVCCPLL0

MGTAVCCPLL1

N/A PLL供电电源

MGTREFCLK0/1P Input 正极参考时钟

MGTREFCLK0/1N Input 负极参考时钟

MGTRREF Input 内部校准电路的精密参考电阻

MGTRXP[0:1] Input 收发器接收端正极

MGTRXN[0:1] Input 收发器接收端负极

MGTTXP[0:1] Output 收发器发送端正极

MGTTXN[0:1] Output 收发器发送端负极

如表6所示，对LX25T，LX45T而言，只有一个GTP Transceiver通道，它的位置是X0Y0，所再Bank号为101；其他信号GTP Transceiver的解释类似。

表格6GTP Transceiver所在Bank编号

关于XILINX FPGA中VRP/VRN管脚的使用

XILINX公司的Virtex系列FPGA芯片上，每个BANK都有一对VRP/VRN管脚。VRP/VRN 管脚是一对多功能管脚，当一个BANK使用到某些DCI（Digitally Controlled Impedance）接口电平标准时，需要通过该BANK的VRP/VRN管脚接入参考电阻。此时，VRN通过一个参考电阻R上拉到Vcco，VRP通过一个参考电阻R下拉到地。VRP/VRN管脚提供一个参考电压供DCI内部电路使用，DCI内部电路依据此参考电压调整IO输出阻抗与外部参考电阻R匹配。当使用到DCI级联时，仅主BANK（master）需要通过VRP/VRN提供参考电压，从BANK（slave）不需要使用VRP/VRN，从BANK的VRP/VRN管脚可当成普通管脚使用。当VRP/VRN不用于DCI功能时，可用于普通管脚。

不需要VRP/VRN外接参考电阻的DCI输出接口电平标准有：

HSTL_I_DCI

HSTL_III_DCI

HSTL_I_DCI_18

HSTL_III_DCI_18

SSTL2_I_DCI

SSTL18_I_DCI

SSTL15_DCI

不需要VRP/VRN外接参考电阻的DCI输入接口电平标准有：

LVDCI_15

LVDCI_18

LVDCI_25

LVDCI_DV2_15

LVDCI_DV2_18

LVDCI_DV2_25

AT89C51单片机的概述

AT89C51单片机的概述 （1）AT89C51单片机的结构 AT89C51单片机是美国Atmel公司生产低电压，高性能CMOS 8位单片机，片内含4k bytes 的可反复擦写的只读程序存储器（EPROM）和128 bytes的随机存取数据存储器(RAM)，器件采用Atmel公司的高密度、非易失性存取技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash 存储单元，功能强大[3]。AT89C51单片机可提供许多高性价比的应用场合，可灵活应用于各种控制领域。 上图为AT89C51单片机的基本组成功能方块图。由图可见，在这一块芯片上，集成了一台微型计算机的主要组成部分，其中包括CPU、存储器、可编程I/O口、定时器/计数器、串行口等，各部分通过内部总线相连。下面介绍几个主要部分。 外中断控制并行口串行通信 AT89C51 功能方块图 （2）AT89C51的管脚说明 ATMEL公司的AT89C51是一种高效微控制器。采用40引脚双列直插封装形式。AT89C51单片机是高性能单片机，因为受引脚数目的限制，所以有不少引脚具有第二功能。 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管

脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0 口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL 门电流，当P2口被写1时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址1时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入1后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： P3口管脚备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 INT0（外部中断0） P3.3 INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 WR（外部数据存储器写选通） P3.7 RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许端的输出电平用于锁存地址的地址字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE 的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令时ALE才起作用。 PSEN：外部程序存储器的选通信号端。在由外部程序存储器取指期间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

AT89C51单片机温度控制系统

毕业设计（论文） 论文题目：AT89C51单片机温度控制系统 所属系部：电子工程系 指导老师：职称： 学生姓名：班级、学号: 专业：应用电子技术 2012 年05 月15 日

毕业设计（论文）任务书 题目：AT89C51单片机温度控制系统 任务与要求：设计并制作一个能够控制1KW电炉的温度控制系统，控制温度恒定在37--38度之间。 时间：年月日至年月日 所属系部：电子工程系 学生姓名：学号： 专业：应用电子技术 指导单位或教研室：测控技术教研室 指导教师：职称： 年月日

摘要 本设计是以一个1KW电炉为控制对象，以AT89C51为控制系统核心，通过单片机系统设计实现对保电炉温度的显示和控制功能。本温度控制系统是一个闭环反馈调节系统，由温度传感器DS18B20对保炉内温度进行检测，经过调理电路得到合适的电压信号。经A/D转换芯片得到相应的温度值，将所得的温度值与设定温度值相比较得到偏差。通过对偏差信号的处理获得控制信号，去调节加热器的通断，从而实现对保温箱温度的显示和控制。本文主要介绍了电炉温度控制系统的工作原理和设计方法，论文主要由三部分构成。①系统整体方案设计。②硬件设计，主要包括温度检测电路、A/D转换电路、显示电路、键盘设计和控制电路。③系统软件设计，软件的设计采用模块化设计，主要包括A/D转换模块、显示模块等。 关键词：单片机传感器温度控制

目录 绪论 (1) 第一章温度控制系统设计和思路 (2) 1.1温度控制系统设计思路 (2) 1.2 系统框图 (2) 第二章 AT89C51单片机 (3) 2.1 AT89C51单片机的简介 (3) 2.2 AT89C51单片机的主要特性 (3) 2.3 AT89C51单片机管脚说明 (4) 第三章温度控制的硬件设备 (6) 3.1温度传感器简介 (6) 3.2 DS18B20工作原理 (7) 3.3 DS18B20使用中注意事项 (8) 第四章系统硬件设计 (9) 4.1温度采集电路 (9) 4.2 数码管温度显示电路 (9) 4.2.1 数码管的分类 (9) 4.2.2 数码管的驱动方式 (10) 4.2.3 恒流驱动与非恒流驱动对数码管的影响 (11) 4.3 单片机接口电路 (12) 4.3.1 P0口的上拉电阻原理 (12) 4.3.2 上拉电阻的选择 (14) 4.4 单片机电源及下载线电路 (14) 4.5 温度控制电路 (15) 第五章温度控制的软件设计 (17) 5.1 数码管动态显示 (17) 5.2 DS18B20初始化 (17) 5.3 系统流程图 (19) 谢辞 (20) 参考文献 (21) 附录 (22)

c引脚图及功能中文资料

89c51引脚图及功能 89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器，89C2051是它的一种精简版本。89C单片机为很多嵌入式控制系统提供了一种 灵活性高且价廉的方案。 1．主要特性： ·与MCS-51 兼容 ·4K字节可编程闪烁存储器 寿命：1000写/擦循环 数据保留时间：10年 ·全静态工作：0Hz-24Hz ·三级程序存储器锁定 ·128*8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路

2．管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为 第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控 制信号。

AT89C51的引脚功能

—VCC：供电电压。 —GND：接地。 —P0口：P0口为 一个8位漏级开路双 向I/O口，每个管脚可 吸收8TTL门电流。当P1口的管脚写“1”时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部电位必须被拉高。 —P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入“1”后，电位被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH 编程和校验时，P1口作为第八位地址接收。 —P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚电位被内部上拉电阻拉高，且作为输入。作为输入时，P2口的管脚电位被外部拉低，将输出电流，这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉的优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 —P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL

门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入时，由于外部下拉为低电平，P3口将输出电流(ILL)，也是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下所示： P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 0 INT(外部中断0) P3.3 1 INT(外部中断1) P3.4 T0(记时器0外部输入) P3.5 T1(记时器1外部输入) P3.6 W R(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通) P3口同时为闪烁编程和编程校验接收一些控制信号。 —RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/：当访问外部存储器时，地址锁存允许的输出电平用于锁存—PROG 地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE 只有在执行MOVX，MOVC指令时ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 —PSEN：外部程序存储器的选通信号。在由外部程序存储器取址期间，每个机器周期PSEN两次有效。但在访问外部数据存储器时，这两次有效的PSEN 信号将不出现。 EA/：当EA保持低电平时，访问外部ROM；注意加密方式1时，EA将—VPP 内部锁定为RESET；当EA端保持高电平时，访问内部ROM。在FLASH编程期间，此

AT89C51的引脚功能

—VCC：供电电压。 ：接地。—GND 口为P0P0口：—位漏级开路双8一个每个管脚可口，向I/O门电流。当8TTL 吸收时，1”“P1口的管脚写被定义为高阻输入。能够用于外部程序P0数据存储 器，它可以地址被定义为数据/FLASH的第八位。在外部输出原码，此时P0口作 为原码输入口，当FLASH进行校验时，P0编程时，P0 电位必须被拉高。口缓冲 器能接收P1I/O8位双向口，—P1口：P1口是一个内部提供上拉电阻的”后， 电位被内部上拉为高，可用作输入，1门电流。P1口管脚写入“输出4TTLFLASH 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在P1 口 作为第八位地址接收。编程和校验时，P1输口缓冲器可接收，口，P2P2口为一 个内部上拉电阻的8位双向I/O—P2口：”时，其管脚电位被内部上拉电阻拉高， 且作口被写“1个4TTL门电流，当P2出口的管脚电位被外部拉低，将输出电流， 这是由于内部为输入。作为输入时，P2位地址外部数据存储器进行存取口当用 于外部程序存储器或16上拉的缘故。P2”时，它利用内部上拉的优势，当1P2 时，口输出地址的高八位。在给出地址“P2口输出其特殊功能寄存器的内容。 对外部八位地址数据存储器进行读写时，P2 编程和校验时接收高八位地址信号 和控制信号。口在FLASHTTL4个8个带内部上拉电阻的双向I/O口，可接收输出 P3 —P3口：口管脚是”后，它们被内部上拉为高电平，并用作输入。作为输1 门电流。当P3口写入“ (ILL)，也是由于上拉的缘故。口将输出电流入时，由 于外部下拉为低电平， P3 . . . .

AT89C51引脚图及功能

AT89C51引脚图及功能 电子元件知识2010-03-04 23:12:41 阅读1759 评论1 字号：大中小订阅

89C51外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便）; ┏━┓┏━┓ ; P1.0 ┫1 ┗┛40┣Vcc

; P1.1 ┫2 39┣P0.0 ; P1.2 ┫3 38┣P0.1 ; P1.3 ┫4 37┣P0.2 ; P1.4 ┫5 36┣P0.3 ; P1.5 ┫6 35┣P0.4 ; P1.6 ┫7 34┣P0.5 ; P1.7 ┫8 33┣P0.6 ; RST/Vpd ┫9 32┣P0.7 ; RXD P3.0 ┫10 31┣-EA/Vpp（内1/外0 程序地址选择） ; TXD P3.1 ┫11 30┣ALE/-P （地址锁存输出） ; -INT0 P3.2 ┫12 29┣-PSEN （外部程序读选通输出） ; -INT1 P3.3 ┫13 28┣P2.7 ; T0 P3.4 ┫14 27┣P2.6 ; T1 P3.5 ┫15 26┣P2.5 ; -WR P3.6 ┫16 25┣P2.4 ; -RD P3.7 ┫17 24┣P2.3 ; X2 ┫18 23┣P2.2 ; X1 ┫19 22┣P2.1 ; GND ┫20 21┣P2.0 ; ┗━━━━┛ 引脚说明： ①电源引脚 Vcc（40脚）：典型值＋5V。 Vss（20脚）：接低电平。 ②外部晶振 X1、X2分别与晶体两端相连接。当采用外部时钟信号时，X2接振荡信号，X1接地。 ③输入输出口引脚： P0口：I/O双向口。作输入口时，应先软件置“ 1”。 P1口：I/O双向口。作输入口时，应先软件置“ 1”。 P2口：I/O双向口。作输入口时，应先软件置“ 1”。 P3口：I/O双向口。作输入口时，应先软件置“ 1”。 ④控制引脚： RST/Vpd、ALE/-PROG、-PSEN、-EA/Vpp组成了MSC-51的控制总线。 RST/Vpd（9脚）：复位信号输入端（高电平有效）。

at89c51引脚图及功能

at89c51引脚图及功能 AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含4k bytes的可反复擦写的只读程序存储器（PEROM）和128 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大AT89C51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。 主要性能参数： ·与MCS-51产品指令系统完全兼容·4k字节可重擦写Flash闪速存储器·1000次擦写周期 ·全静态操作：0Hz－24MHz ·三级加密程序存储器·128×8字节内部RAM ·32个可编程I／O口线·2个16位定时／计数器·6个中断源 ·可编程串行UART通道·低功耗空闲和掉电模式 功能特性概述： AT89C51提供以下标准功能：4k字节Flash闪速存储器，128字节内部RAM，32个I／O口线，两个16位定时／计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 ·P0口：P0口是一组8位漏极开路型双向I／O口，也即地址／数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。 在FIash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 ·P1口：P1是一个带内部上拉电阻的8位双向I／O口，P1的输出缓冲级可驱

AT89C51引脚全部和功能

AT89C51单片机简介 AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL 的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

1．主要特性： ·与MCS-51 兼容 ·4K字节可编程闪烁存储器 寿命：1000写/擦循环 数据保留时间：10年 ·全静态工作：0Hz-24Hz ·三级程序存储器锁定 ·128*8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路 2．管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0

能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

89c51引脚及功能

第二章 89C51单片机硬件结构和原理 单片机硬件结构和原理
--89C51单片机引脚及其功能 --89C51单片机引脚及其功能 89C51
主讲：武桐

89C51单片机引脚及其功能 2.2 89C51单片机引脚及其功能
一 单片机的引脚
单片机采用40只引脚 ◆ 89C51单片机采用 只引脚 单片机采用 方式， 双列直插封装 的双列直插封装DIP 方式， Double In-line Package 目前大多数为此类封装方式
◆
89C51除采用 除采用DIP封装外， 封装外， 除采用 封装外 还采用方形封装方式， 还采用方形封装方式，为 44只引脚 只引脚

图 2.6 MCS - 51单片机引脚管脚图

图 MCS - 51单片机实物图

89C51单片机引脚及其功能 2.2 89C51单片机引脚及其功能
二 单片机的引脚功能
40只引脚按 功能来分，可分为四部分 只引脚按 功能来分，
电源引脚 Vcc和Vss 和 外接晶体 时钟电路 引脚 XTAL1和XTAL2 和 控制信号引脚RST 控制信号引脚 输入/输出端口 输入 输出端口P0 输出端 ALE P1 PSEN EA
P2和P3 和

89C51单片机引脚及其功能 2.2 89C51单片机引脚及其功能
二 单片机的引脚功能
电源引脚 Vcc和Vss 和
1．Vcc(40脚) ． 脚 2．Vss(20脚) ． 脚 电源端， 电源端， +5V 接地端， 接地端，GND

at89s52单片机的引脚图及各引脚功能说明

AT89S52 单片机的引脚图及各引脚功能说明 由于本书所有的例程均是基于AT89S52 单片机开发的，这里着重介绍AT89S52 各个引脚及功能。这些关系到在后面学习例程时对原理图的理解，读者要特别重视。而对于存储器、定时器、中断系统等部分内容，读者可参考介绍MCS-51单片机的相关书籍。 AT89S52 是Atmel公司生产的一种低功耗、高性能CMOS 8位微控制器，具有8 位在系统可编程Flash存储器。AT89S52 使用Atme 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash 允许程序存储器在系统可编程，也适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得AT89S52 为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 AT89S52 具有PDIP、PLCC、TQFP3 种封装形式以适用于不同的使用场合。各封装引脚定义如图所示。 ?

? 图 AT89S52引脚图 下面简单介绍AT89S52 各引脚的功能，更多信息请查阅Atmel公司的技术文档。 VCC：电源。 GND：地。 P0 口：P0 口是一个8 位漏极开路的双向I/O 口。作为输出口，每位能驱动8 个TTL逻辑电平。对P0 端口写“1”时，引脚用做高阻抗输入。当访问外部程序和数据存储器时，P0 口也被作为低8 位地址/数据复用。在这种模式下，P0 具有内部上拉电阻。在Flash编程时，P0 口也用来接收指令字节；在程序校验时，输出指令字节。在程序校验时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，P1 输出缓冲器能驱动4 个TT 逻辑电平。当对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。当作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，和分别作为定时器/计数器2 的外部计数输入（T2）和定时器/计数器2的触发输入（T2EX），具体如表1-1 所示。在Flash编程和校验时，P1口接收低8 位地址字节。 P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TT 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输

基于AT89C51音乐播放器

单片机原理及系统课程设计 专业：自动控制 班级：1103班 姓名：徐越 学号：201108902 指导教师：亚宁 交通大学自动化与电气工程学院 2013 年9月 1 日

基于单片机的音乐播放器设计 摘要 随着我国现代化技术建设的发展，电子产品多种多样，但同类电子产品工作原理基本相同，只不过在硬件电路的是实现上有所不同。例如我们我们平时所用的MP3音乐播放器，就可以用单片机和一些电子元件来实现它的基本功能。我的设计是以89C51单片机作为核心工作元件的音乐播放器，依据单片机技术原理，通过硬件电路制作以及软件编译，设计制作出一个多功能音乐盒。该音乐盒主要由按键电路、复位电路、时钟电路以及蜂鸣器组成。本设计利用KEIL编程软件对音乐盒源程序进行编程并调试，配合PROTEUS仿真软件对硬件进行仿真调试，节约了设计时间。它在实现音乐播放功能上简单易行，在制作硬件电路上也不困难。因此，此次课程设计，我除了完成了系统的软件设计和实物电路仿真外，利用空余时间制作出了实物。 关键字音乐播放器，AT89C51单片机，KEIL,PROTEUS。 1 引言 1.1 设计目的 此次制作的音乐播放器，只需将音乐编码导入C语言程序，经过KEIL软件运行生成HEX文件，经BDM下载器导入单片机中即可。可以同时生成多首歌曲的音乐编码，再次我选择了两首歌的音乐编码。学生自己动手就可以制作属于自己的个性化的音乐播放器，通过自己动手将所学的单片机知识应用到实践中。 1.2 设计要求 设计一个基于AT89C51的音乐播放器，利用软件编程和相应的硬件电路实现不同歌曲的播放，先利用KEIL软件编程，再用PROTEUS仿真实现，生成可执行的HEX文件，最后焊接实物电路。 1.3 设计方法 采用AT89C51单片机、蜂鸣器，晶体振荡器，晶体管2N2905，复位开关为主要硬件。PROTEUS仿真软件设计和C语言编程方法实现播放器的模拟，用AT89C51实现音乐编码的处理，用晶体管2N2905对电路中电流放大，进而驱动蜂鸣器播放音乐。 2 设计方案及原理 按照系统设计要求，将系统分为主控模块，电源电路复位电路、晶振电路、功率放大电路，蜂鸣器发声电路等模块。系统框图如图1所示。

AT89C51的引脚功能和说明

AT89C51单片机各引脚图如下2-5所示： P1.0 ┫1 40┣ Vcc P1.1 ┫2 39┣ P0.0 P1.2 ┫3 38┣ P0.1 P1.3 ┫4 37┣ P0.2 P1.4 ┫5 36┣ P0.3 P1.5 ┫6 35┣ P0.4 P1.6 ┫7 34┣ P0.5 P1.7 ┫8 33┣ P0.6 RST/Vpd ┫9 AT89C51 32┣ P0.7 RXD P3.0 ┫10 31┣ -EA/Vpp（内1/外0 程序地址选择） TXD P3.1 ┫11 30┣ ALE/-P （地址锁存输出） -INT0 P3.2 ┫12 29┣ -PSEN （外部程序读选通输出） -INT1 P3.3 ┫13 28┣ P2.7 T0 P3.4 ┫14 27┣ P2.6 T1 P3.5 ┫15 26┣ P2.5 -WR P3.6 ┫16 25┣ P2.4 -RD P3.7 ┫17 24┣ P2.3 X2 ┫18 23┣ P2.2 X1 ┫19 22┣ P2.1 GND ┫20 21┣ P2.0 图2-5 AT89C51的引脚图 AT89C51是一种带4K字节FLASH存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除1000次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。外形及引脚排列如图所示特性： 与MCS-51 兼容·4K字节可编程闪烁存储器·寿命：1000写/擦循环·数据保留时间：10年·全静态工作：0Hz-24MHz ·三级程序存储器锁定·128×8位内部RAM ·32可编程I/O线·两个16位定时器/计数器·5个中断源·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路

AT89C2051单片机及其引脚图的详细说明

AT89C2051单片机及其引脚图的详细说明 默认分类2011-02-07 11:40:41 阅读529 评论0字号：大中小订阅 AT89C2051单片机是51系列单片机的一个成员，是8051单片机的简化版。内部自带2K字节可编程FLASH存储器的低电压、高性能COMS八位微处理器，与Intel MCS-51系列单片机的指令和输出管脚相兼容。由于将多功能八位CPU和闪速存储器结合在单个芯片中，因此，AT89C2051构成的单片机系统是具有结构最简单、造价最低廉、效率最高的微控制系统，省去了外部的RAM、ROM和接口器件，减少了硬件开销，节省了成本，提高了系统的性价比。 AT89C2051是一个有20个引脚的芯片，引脚配置如图3所示。与8051相比，AT89C2051减少了两个对外端口（即P0、P2口），使它最大可能地减少了对外引脚下，因而芯片尺寸有所减小。 AT89C2051芯片的20个引脚功能为： VCC 电源电压。 GND 接地。 RST 复位输入。当RST变为高电平并保持2个机器周期时，所有I/O引脚复位至“1”。 XTAL1 反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2 来自反向振荡放大器的输出。 P1口8位双向I/O口。引脚P1.2～P1.7提供内部上拉，当作为输入并被外部下拉为低电平时，它们将输出电流，这是因内部上拉的缘故。P1.0和P1.1需要外部上拉，可用作片内精确模拟比较器的正向输入（AIN0）和反向输入（AIN1），P1口输出缓冲器能接收20mA电流，并能直接驱动LED显示器；P1口引脚写入“1”后，可用作输入。在闪速编程与编程校验期间，

89C51引脚图及功能

89C51引脚图及功能

89C51外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便） ; ┏━┓┏━┓ ; P1.0 ┫1 ┗┛40┣Vcc ; P1.1 ┫2 39┣P0.0 ; P1.2 ┫3 38┣P0.1 ; P1.3 ┫4 37┣P0.2 ; P1.4 ┫5 36┣P0.3 ; P1.5 ┫6 35┣P0.4 ; P1.6 ┫7 34┣P0.5 ; P1.7 ┫8 33┣P0.6 ; RST/Vpd ┫9 32┣P0.7 ; RXD P3.0 ┫10 31┣-EA/Vpp（内1/外0 程序地址选择; TXD P3.1 ┫11 30┣ALE/-P （地址锁存输出） ; -INT0 P3.2 ┫12 29┣-PSEN （外部程序读选通输出; -INT1 P3.3 ┫13 28┣P2.7 ; T0 P3.4 ┫14 27┣P2.6 ; T1 P3.5 ┫15 26┣P2.5 ; -WR P3.6 ┫16 25┣P2.4 ; -RD P3.7 ┫17 24┣P2.3 ; X2 ┫18 23┣P2.2 ; X1 ┫19 22┣P2.1 ; GND ┫20 21┣P2.0 ; ┗━━━━┛ 引脚说明： ①电源引脚

Vcc（40脚）：典型值＋5V。 Vss（20脚）：接低电平。 ②外部晶振 X1、X2分别与晶体两端相连接。当采用外部时钟信号时，X2接振荡信号，X1接地 。 ③输入输出口引脚： P0口：I/O双向口。作输入口时，应先软件置“ 1”。 P1口：I/O双向口。作输入口时，应先软件置“ 1”。 P2口：I/O双向口。作输入口时，应先软件置“ 1”。 P3口：I/O双向口。作输入口时，应先软件置“ 1”。 ④控制引脚： RST/Vpd、ALE/-PROG、-PSEN、-EA/Vpp组成了MSC-51的控制总线。 RST/Vpd（9脚）：复位信号输入端（高电平有效）。 第二功能：加+5V备用电源，可以实现掉电保护RAM信息不丢失。 ALE/-PROG(30脚）：地址锁存信号输出端。 第二功能：编程脉冲输入。 -PSEN（29脚）：外部程序存储器读选通信号。 -EA/Vpp(31脚）：外部程序存储器使能端。 第二功能：编程电压输入端（+21V）。 ;98c2051外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便） ; ; ┏━┓┏━┓ ; RET ┫1 ┗┛20┣Vcc ; RXD P3.0 ┫2 19┣P1.7 ; TXD P3.1 ┫3 18┣P1.6 ; -INT0 P3.2 ┫6 17┣P1.5 ; -INT1 P3.3 ┫7 16┣P1.4 ; T0 P3.4 ┫8 15┣P1.3 ; T1 P3.5 ┫9 14┣P1.2 ; P3.7 ┫11 13┣P1.1 A1(+) ; X1 ┫4 12┣P1.0 A0(-) ; X2 ┫5 10┣GND ; ┗━━━━┛——————————————————————————————————————【引脚电器性能】 A T89C2051单片机的P口特点：

AT89C51中文资料

A T89C51 中文资料

A T89C51是美国A TMEL公司生产的低电压，高性能CMOS8位单片机，片内含4k bytes的可反复擦写的只读程序存储器（PEROM）和128 bytes的随机存取数据存储器（RAM），器件采用A TMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大A T89C51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。 主要性能参数： ·与MCS-51产品指令系统完全兼容 ·4k字节可重擦写Flash闪速存储器 ·1000次擦写周期 ·全静态操作：0Hz－24MHz ·三级加密程序存储器 ·128×8字节内部RAM ·32个可编程I／O口线 ·2个16位定时／计数器 ·6个中断源 ·可编程串行UART通道 ·低功耗空闲和掉电模式 功能特性概述： A T89C51提供以下标准功能：4k字节Flash闪速存储器，128字节内部RAM，32个I／O口线，两个16位定时／计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，A T89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。

A T89C51方框图 引脚功能说明·Vcc：电源电压 ·GND：地

·P0口：P0口是一组8位漏极开路型双向I ／O 口，也即地址／数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL 逻辑门电路，对端口写“1”可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。 在FIash 编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 ·P1口：P1是一个带内部上拉电阻的8位双向I ／O 口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（I IL ）。 FIash 编程和程序校验期间，P1接收低8位地址。 ·P2口：P2是一个带有内部上拉电阻的8位双向I ／O 口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（I IL ）。 在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR 指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVX@RI 指令）时，P2口线上的内容（也即特殊功能寄存器（SFR ）区中R2寄存器的内容），在整个访问期间不改变。 Flash 编程或校验时，P2亦接收高位地址和其它控制信号。 ·P3口：P3口是一组带有内部上拉电阻的8位双向I ／O 口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL 逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将用上拉电阻输出电流（I IL ）。 P3口除了作为一般的I ／O 口线外，更重要的用途是它的第二功能，如下表所示： 端口引脚 第二功能 P3.0 RXD （串行输入口） P3.1 TXD （串行输出口） P3.2 INT0———— （外中断0） P3.3 INT1————（外中断1） P3.4 T0（定时／计数器0外部输入） P3.5 T1（定时／计数器1外部输入） P3.6 WR ———（外部数据存储器写选通） P3.7 RD ———（外部数据存储器读选通） P3口还接收一些用于Flash 闪速存储器编程和程序校验的控制信号。 ·RST ：复位输入。当振荡器工作时，RST 引脚出现两个机器周期以上高电平将使单片机复位。 ·ALE ／PROG ————— ： 当访问外部程序存储器或数据存储器时，ALE （地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE 仍以时钟振荡频率的l ／6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。