Spartan6 硬核MCB读写DDR2 实战篇
Spartan6 硬核MCB读写DDR2 实战篇
如今的存储器工艺、性能发展之快真是让人岑木结舌，但是随之而来的控制复杂度也大大增加，对于PCB设计要求、如何使存储器跑到最大带宽，都是工程师们要考虑的事。对于电子市场来讲，现在一片1Gbit的800M速率的DDR2颗粒价格在40元左右，无论从成本和性能上讲都有绝对的优势。XILINX 公司率先在FPGA芯片中集成了MCB硬核，它可以支持到DDR3，而且对于大多数厂家的存储芯片都支持（Micron、Elpida、Hynix.....），这也是spartan6系列闪耀的地方。对于工程来讲，其MCB硬核优秀的误码校验和偏移时钟校验，以及PLL_ADV工作时的稳定、高精度都大大保证了研发产品的质量。而对于用户控制接口又是以通用FIFO的读写方式，代替复杂的ddr2读写逻辑。以sram的地址映射方式代替复杂的行列地址选择。可见spartan6 ——MCB硬核控制器的诞生是值得大家推崇的。
主要内容
（1）“MCB_CLK”设计须知”（系统时钟需要考虑的问题）
（2）“CORE Gen的使用”（即MCB控制器的生成）
（3）“硬件平台调试”（红色飓风spartan6开发板完成DDR2高速的读写并且校验误码）
（4）“Xilinx谦虚的地方” (揭秘PLL_ADV / MCB硬核的性能指标）
///////////////////////////////////////////////////////////////////////////////////////////////// ///////////////////////////////////////////////////
Photo Sharing
XILINX技术工程师们（Enthusiastic！） SPARTAN6研讨会现场（Lively!）
MCB——CLK设计须知
1.MCB -CLK驱动说明
（1）对于两个以上的MCB同时使用，对于同端的PLL输出clkout0、clkout1要共用。
如果只应用一个，Xilinx建议首先要选择3_bank，这样不会占用配置引脚和复用引脚。
MCB布局
从PLL输出的时钟只有两条时钟线可以到达硬件的左右两侧，并与IO_clk网络相连，因此同侧的MCB 要共用一样的IO_clk网络、跑相同的速率。（如clkin200M则clkout0、1=400M）.
（2） BUFPLL_MCB驱动器内部参数为DIVIDE=2，2x_clk提供给ddr2的通讯速率为doudle rate，是pll输入时钟的两倍，而1xclk则给ddr2的硬件主时钟。
MCB驱动器示意图
(3)Calibration clk校验时钟则要求时钟设计在min=50M / max=100M
(4)HDL内部逻辑时钟则与MCB端口设置的宽度有关最佳设置公式如下，时钟应该大于等于这个clk0：Clk0（内部逻控制辑同步时钟）=system_clk（硬件输入时钟）*2(double rate)*X（X=ddr2的数据宽度*16 or*8 or*4）/MCB端口的设置宽度128 or 64 and etc。
（5）CMD_FIFO的读写clk建议要使用一致的时钟,如使用Clk0（内部逻控制辑同步时钟）。
2.关于程序中时钟PLL的设置
module memc3_infrastructure # 中主要是设计时钟源的文件，系统的时钟都在这里设置(1) 内部差分时钟输入可以根据自己设计选择加入或否
比如你愿意出高价格买差分的晶振“100M差分170RMB”，你可以加上如下的BUF转成单时钟，反之修改设计中的这部“如下”注销即可，并将NET“sys_clk_ibufg” LOC=“单端晶振”）
// IBUFDS SYS_CLK_INST
// (
// .I (sys_clk_p),
// .IB (sys_clk_n),
// .O (sys_clk_ibufg)
// );
（2）内部时钟输入相位和频率可以根据自己设计选择参数，具体如下：
（后面有对其评估的详细报告）
PLL_ADV #
(
.BANDWIDTH ("OPTIMIZED"),
.CLKIN1_PERIOD (CLK_PERIOD_NS),
.CLKIN2_PERIOD (1),
.CLKOUT0_DIVIDE (1), //******用于处理外部的ddr2数据的2X时钟
.CLKOUT1_DIVIDE (1), //******用于处理外部的ddr2数据的2X_180时钟.CLKOUT2_DIVIDE (6),//*******内部logic工作时钟
.CLKOUT3_DIVIDE (6),//*******校验时钟50---100M
.CLKOUT4_DIVIDE (1),//*******可选频率端口
.CLKOUT5_DIVIDE (1), //*******可选频率端口
.CLKOUT0_PHASE (0.000),
.CLKOUT1_PHASE (180.000),
.CLKOUT0_DUTY_CYCLE (0.500),
.CLKOUT1_DUTY_CYCLE (0.500),
.CLKOUT2_DUTY_CYCLE (0.500),
.CLKOUT3_DUTY_CYCLE (0.500),
.COMPENSATION ("SYSTEM_SYNCHRONOUS"),
.DIVCLK_DIVIDE (1),
.CLKFBOUT_MULT (6),//**参数设置MUSLT/clkoutx*clkinbuf=actecl clk .CLKFBOUT_PHASE (0.0),
.REF_JITTER (0.005000)
)
说明：设输入的时钟为X
CLKOUT0_DIVIDE= X * CLKFBOUT_MULT/ CLKOUT0_DIVIDE _paramater CORE GENERATER
“为了大家学习截图很多，照做就可以”
1.新建工程（ise11.1以上版本）file—>new project
2.选择spartan6_etc配置如下(选择新片类型)
3.选择语言Verilog，点击OK下一步设置（其他配置如下图：
4.在Memory——IP中选中MIG如下图
然后的两个对话框都为next下一步。
5.选择硬件在bank3调用MCB，DDR2器件
6.选择ddr2器件的时钟范围，主要的型号
7.参数如下设置选项如图，点击next
8.设置端口位宽为128bit，也可以设置64bit、32etc
Map方式的选择顺序映射表如下设置，后面两个页面的设置均为next下一步，默认即可
9.这里面显示的配置信息内容如下：（可以核对设置是否正确）
10. clik next，clik gen生成IP核，关闭弹出的窗口，可以看见生成好的MIG，这里为3.1版
本，11.3以上的版本为3.2
11. 注意设置：下面的页面为ddr2参数的设置，如用其他ddr2类型参数可以在datasheet中
找到设置即可。
12. 刚刚设置后CORE GEN生成的文件目录如下：
（1）对于example_design为用户测试使用测试功能参见ug388文件的debug部分
（2）User_design为用户实际使用的工程，里面有源文件以及基础的约束文件(我们开发主要应用这里的东西)
说明：在example的文件下里的chipscope工程可以直接用来仿真，而且里面提供编译的批量处理文件。这样很方便的运行逻辑，然后下载chipscope仿真即可。而且测试工作方式很全面.
V3_Spartan6板卡调试
1.调试须知
MCB的使用主要分为三大部分。
(1)cmd命令端口,这一端口来设置每次发送的数据量,以及要写入的地址信息.
(2)user_wr接口,主要完成MCB内部FIFO向DDR数据的过程.
(3)user_rd接口,主要完成DDR内部数据向MCB内部FIFO的写过程.
使用说明：
1.如框图所示对于用户端口有单独的cmd指令端口，对于指令的操作类似于fifo的控制模式，
其深度为4_deepth
主要信号功能描述
************************CMD指令部分*********************
.c3_p0_arb_en(1'b1), //注意仲裁使能引入为高电平
.c3_p0_cmd_clk(c3_clk0), //c3_p0_cmd_clk
.c3_p0_cmd_en(c3_p0_cmd_en), //CMD时能en、高有效
.c3_p0_cmd_instr(c3_p0_cmd_instr), //为3bit命令接口如3’b000写命令
当然这里也支持数据刷新，我们为自动刷新，控制字参考UG388的用户接口说明
//64深度的fifo向ddr2搬运的数据数量
里最多为64个和fifo深度想通
.c3_p0_cmd_byte_addr(c3_p0_cmd_byte_addr), //32map地址如软件测试
.c3_p0_cmd_empty(c3_p0_cmd_empty), //高有效空flag
.c3_p0_cmd_full(c3_p0_cmd_full), //高有效满flag
Cmd发送命令时序关系：
读写数据接口功能描述
2.然后就是读写的数据的有关接口，对于128bit设置的端口模式，其中端口的主要参数如上，他们共用的fifo数据深度为64_deepfifo
***********************WRITE FIFO部分***********************
.c3_p0_wr_clk(c3_clk0), //c3_p0_wr_clk
.c3_p0_wr_en(c3_p0_wr_en), //写数据的使能
.c3_p0_wr_mask(c3_p0_wr_mask), //屏蔽数据的宽度
.c3_p0_wr_data(c3_p0_wr_data), //写数据接口
.c3_p0_wr_full(c3_p0_wr_full), //写满数据flag
.c3_p0_wr_empty(c3_p0_wr_empty), //写空数据flag
.c3_p0_wr_count(c3_p0_wr_count), //写计数
.c3_p0_wr_underrun(c3_p0_wr_underrun), //fifo不够写标志
.c3_p0_wr_error(c3_p0_wr_error),
写数据FIFO时序图：
在使能有效的高电平写入数据
***********************READ FIFO*********************** .c3_p0_rd_clk(c3_clk0), //c3_p0_rd_clk
.c3_p0_rd_en(c3_p0_rd_en), //读信号使能
.c3_p0_rd_data(c3_p0_rd_data), //写数据端口
.c3_p0_rd_full(c3_p0_rd_full), //读满数据flag
.c3_p0_rd_empty(c3_p0_rd_empty), //读空数据flag
.c3_p0_rd_count(c3_p0_rd_count), //读数据技术指针
.c3_p0_rd_overflow(c3_p0_rd_overflow), //fifo不够读标志
.c3_p0_rd_error(c3_p0_rd_error), //读error信号
均为高电平有效
读数据FIFO时序图：
在使能有效的高电平有数据在总线上，可以看见读计数寄存器递减.测试操作，先写入fifo内部64个128bit的数据，然后发送一个写命令，写进ddr2中，然后写进完毕由wr_conter= =0判断。读16个128bit的数据从写入的地址比较是否一致。
***********************Verilog 设计***********************
状态机说明：
localparam IDEL = 4'b0000; //初始化寄存器设置
localparam WRITE = 4'b0001; //写入32个128bit数据
localparam CMD_WRITE_PRE = 4'b0010; //写入数据命令准备
localparam CMD_WRITE_EN = 4'b0011; //cmd命令写进fifo
localparam CMD_DELAY = 4'b0100; //延迟状态机
localparam CMD_READ_PRE = 4'b0101; //读命令数据准备
localparam CMD_READ_EN = 4'b0110; //读命令写进FIFO
localparam READ_WAITE = 4'b0111; //判断是否写进ddr2
localparam READ = 4'b1000; //从DDR2读取数据，返回IDEL状态
对于端口的mask设置问16’b000000000000000.即全不覆盖ddr2 16bit总线数据，覆盖使用时相应位置高
4. chipscope验证说明
ddr2_find_error_ila ddr2_find_error_ila
(
.CONTROL(CONTROL0), 连接信号
.CLK (c3_calib_clk),//c3_clk0 采样时钟
.TRIG0({c3_p0_wr_data,c3_p0_wr_en,c3_clk0}), //写FIFO数据，同步时钟
.TRIG1({rd_data_display,c3_p0_rd_en,c3_clk0}), //读FIFO数据，同步时钟
.TRIG2({state_ddr2,c3_p0_cmd_empty,c3_p0_rd_empty,wr_count}),
//状态机信号，cmd fifo空标志位读FIFO空标志，数据源计数器
.TRIG3({ c3_p0_cmd_en,c3_p0_cmd_instr,c3_p0_cmd_bl,c3_p0_cmd_byte_addr}), // cmd命令时序检测，加入cmd的长度、命令
.TRIG4({c3_p0_wr_count}), //写FIFO计数
.TRIG5({c3_p0_rd_count}) //读FIFO计数
);
对于数据源与User_DDR接口不匹配的解决说明
由于MCB提供的用户接口宽度为32bit—128bit，对于不同的外部数据源可以用串并转换的方式满足不通的接口（上图为外部数据为8bit，User_DDR接口为32bit的仿真时序）
5.chipscope波形观测
可以根据提供的DDR2_chipscope工程，下载程序，打开直接看到内部的数据变化，放大局部可以看见写入的数据与读出的数据。
///////////////////////////////////////////////////////////////////////////////////////////////// ////////////////////////////////////////////
V3_SPARTAN6_KIT----DDR2测试报告
-----------Xilinx很谦虚
1.对于MCB端主时钟的极限测试
（1） ddr2工作在200M，logic 100M，chipscope 100M采样时钟，读写周期为345刻度.
（2） ddr2工作在400M，logic 100M，chipscope 100M采样时钟，读写周期为228刻度.
（3） ddr2工作在450M，logic 100M，chipscope 100M采样时钟，读写周期为223刻度.
（4） ddr2工作在600M，logic 60M， chipscope 100M采样时钟，读写周期为204刻度.
（5） ddr2工作在700M，logic 100M，chipscope 100M采样时钟，读写周期为198刻度.
（6） ddr2工作在800M，logic 100M，chipscope 100M采样时钟，读写周期为188刻度.
（7） ddr2工作在900M，logic 100M，chipscope 100M采样时钟，读写周期为184刻度.
（8） ddr2工作在1000M，logic 100M，chipscope 100M采样时钟，读写数据错误串位现象发生.
结论：MCB随着PLL频率的100M递增，完成相同批量的读写数据测试需要的时间在递减，但是pLL频率提升到1000M时发生错误。
可见在以XILINX文档(677M)为理论基础上，ddr2(MT47H64M16-3E)可以最快在MCB_900M时ddr2_CLK 450M工作,可见XILINX给的指标还是很谦虚的!
2.对于DDR2_CLK极限测试
对于DDR2_CLK的测试,将DDR2_CLK转成单端输出给普通IO，示波器测试。下面均为ddr2主时钟：
（1）300M 8分频为37.5M，400M 8分频为50M输出正确（均为稳定的正弦波）
（2）450M 32分频为14.062输出正确（低于20M的波形为标准方波，怀疑是高频的时钟经过电阻被整形）
（3）500M 32分频为15.625输出正确（同样方波输出）到此数据已经频频错误
（4）600M 32分频为18.75输出正确（同样方波输出）
（5）700M 32分频为21.875输出正确（同样方波输出），PLL已经1400M的高频了
（6）800M 32分频为25输出正确（同样方波输出），PLL已经1600M的高频了
（7）900M 32分频为28.125输出正确（同样方波输出）此时芯片非常烫手，PLL已经1800M的高频了
（8）1000M 32分频输出错误（现象输出时钟不稳定而且时有时无，频率混乱），此时芯片明显更烫手，PLL已经2000M的高频了
结论：：PLL_ADV可正常工作在可靠频段200-1800M比手册的400-1000M要宽松很多，但是还是建议在其工作范围内，这样在长时间工作环境中会比较稳定，可见XILINX技术指标公开的很谦虚!
3. More than 30 minutes ------------误码率测试
将V3_spartan6板卡进行ddr2测试，依次跑到的频率：
（1）ddr2工作在400M的时钟下进行全部地址的读写，并将数据进行对比，采集error_data_display 指示信号10 分钟的时间，正确
（1）ddr2工作在500M的时钟下进行全部地址的读写，并将数据进行对比，采集error_data_display 指示信号10 分钟的时间，正确
（2）ddr2工作在700M的时钟下进行全部地址的读写，并将数据进行对比，采集error_data_display 指示信号10 分钟的时间，错误频频出现（几乎抓图可见）
（3）ddr2工作在600M的时钟下进行全部地址的读写，并将数据进行对比，采集error_data_display 指示信号10 分钟的时间，正确
（4）ddr2工作在650M的时钟下进行全部地址的读写，并将数据进行对比，采集error_data_display 指示信号30分钟的时间，正确
结论：：对于V3的spartan6板卡，可以正常工作在ddr2 -3即为667M主频的ddr2 ，可以完全跑到650M并且长达30分的测试没有问题，误码率为0 ，并且非常的稳定。
全面教你认识内存参数
全面教你认识内存参数 内存热点 Jany 2010-4-28
内存这样小小的一个硬件，却是PC系统中最必不可少的重要部件之一。而对于入门用户来说，可能从内存的类型、工作频率、接口类型这些简单的参数的印象都可能很模糊的，而对更深入的各项内存时序小参数就更摸不着头脑了。而对于进阶玩家来说，内存的一些具体的细小参数设置则足以影响到整套系统的超频效果和最终性能表现。如果不想当菜鸟的话，虽然不一定要把各种参数规格一一背熟，但起码有一个基本的认识，等真正需要用到的时候，查起来也不会毫无概念。 内存种类 目前，桌面平台所采用的内存主要为DDR 1、DDR 2和DDR 3三种，其中DDR1内存已经基本上被淘汰，而DDR2和DDR3是目前的主流。 DDR1内存 第一代DDR内存 DDR SDRAM 是 Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM 的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。 DDR2内存 第二代DDR内存
DDR2 是 DDR SDRAM 内存的第二代产品。它在 DDR 内存技术的基础上加以改进，从而其传输速度更快（可达800MHZ ），耗电量更低，散热性能更优良。 DDR3内存 第三代DDR内存 DDR3相比起DDR2有更低的工作电压，从DDR2的1.8V降落到1.5V，性能更好更为省电；DDR2的4bit 预读升级为8bit预读。DDR3目前最高能够1600Mhz的速度，由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度，因而首批DDR3内存模组将会从1333Mhz的起跳。 三种类型DDR内存之间，从内存控制器到内存插槽都互不兼容。即使是一些在同时支持两种类型内存的Combo主板上，两种规格的内存也不能同时工作，只能使用其中一种内存。 内存SPD芯片 内存SPD芯片
断路器理论题(终审稿)
断路器理论题 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
断路器理论试题一．判断 1．10.断路器的两侧均应配置隔离开关(√)对 2．低压刀开关的主要作用是检修时实现电气设备与电源的隔离。(√) 3．刀开关与断路器串联安装的线路中，送电时应先合上负荷侧刀开关，再合上电源侧刀开关，最后接通断路器。(×) 4．低压断路器的瞬时动作电磁式过电流脱扣器和热脱扣器都是起短路保护作用的。(×) 5．低压断路器的瞬时动作电磁式过电流脱扣器是起过载保护作用的。(×) 6．断路器的分励脱扣器和失压脱扣器都能对断路器进行远距离分闸，因此它俩的作用是完全相同的。(×) 7.DZ型自动开关中的电磁脱扣器起过载保护使用；热脱扣器起短路保护 作用。(×) 8．对于禁止自行启动的设备，应选用带有欠压脱扣器的断路器控制或采用交流接触器与之配合使用。(√) 9．刀开关与低压断路器串联安装的线路，应当由低压断路器接通、断开负载。(√) 10．装置式低压断路器有塑料外壳，也叫做塑料外壳式低压断路器。(√) 11．上级低压断路器的保护特性与下级低压断路器的保护特性应满足保 护迭择性的要求。(√)
12．带有失压脱扣器的低压断路器，失压线圈断开后，断路器不能合闸。(√) 13．刀开关是靠拉长电弧而使之熄灭的。(×) 14．低压断路器故障掉闸后，恢复送电时必须将开关手柄向下搬至“再扣”位置后才能再次合闸送电。(√) 15．低压断路器的瞬时动作电磁式过电流脱扣器的整定电流不得大于其额定电流。(×)) 二．选择题 1．低压断路器的瞬时动作电磁式过电流脱扣器的作用是(A)。 A、短路保护 B、过载保护 C、漏电保护 D、缺相保护 2．DW型低压断路器的瞬时动作过电流脱扣器动作电流的调整范围多为额定电流的(A)倍。 A、1～3 B、4～6 C、7～9 D、10～20 3．低压断路器的开断电流应(C)短路电流。 A、大于安装地点的最小 B、小于安装地点的最小 C、大于安装地点的最大 D、小于安装地点的最大 4．刀开关正确的安装方位在合闸后操作手柄向(A)。 (A)上(B)下(C)左(D)右 5．下列断流容量最大的熔断器是(A)熔断器。 A、有填料封闭管式 B、纤维管式 C、瓷插式 D、开启式
ARM嵌入式系统基础与开发教程丁文龙
第1章嵌入式系统概述 1．填空题 （1）嵌入式系统硬件平台嵌入式软件 （2）硬件抽象层HAL 板级支持包BSP 设备驱动程序 （3）嵌入式微处理器嵌入式微控制器嵌入式片上系统SoC 2．选择题 （1）B （2）A B D （3）D 3．简答题 （1）什么是嵌入式系统？列举几个熟悉的嵌入式系统的产品。 嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。常见的有汽车、手机、MP3等等。 （2）嵌入式系统由哪几部分组成？ 嵌入式系统从大的方面分嵌入式系统硬件平台和嵌入式软件两大部分，其中软件部分又具体分为若干层次。对于包含有操作系统的嵌入式系统来讲，嵌入式系统软件结构包含4个层次：设备驱动层、实时操作系统RTOS层、应用程序接口API层、应用程序层。 （3）简述嵌入式系统的特点。 系统内核小；专用性强；系统精简；软件固化；嵌入式软件开发要想走向标准化，就必 须使用多任务的操作系统；嵌入式系统开发需要开发工具和环境。
第2章ARM体系结构 1．填空题 （1）Cortex-R4处理器Cortex-A8处理器 （2）ARM Thumb （3）R13 R14 R15 （4）8 16 32 2．选择题 （1）A C D （2）A （3）B C D 3．简答题 （1）简述ARM可以工作的几种模式。 ARM体系结构支持7种处理器模式：用户模式、快中断模式、中断模式、管理模式、 中止模式、未定义模式和系统模式。 （2）ARM7内部有多少个寄存器？ 在ARM7TDMI处理器内部有37个用户可见的32位寄存器，其中31个通用寄存器，6个状态寄存器。 （3）描述一下如何禁止IRQ和FIQ的中断？ 在一个特权模式下，都可通过置位CPSR中的I位来禁止IRQ。 在一个特权模式中，可通过置位CPSR中的F标志来禁止FIQ异常。 （4）请描述ARM7TDMI进入异常或退出异常时内核有何操作？ 当异常发生时，ARM处理器尽可能完成当前指令（除了复位异常）后，再去处理异常，并执行如下动作： ①进入与特定的异常相应的操作模式； ②将引起异常指令的下一条指令的地址保存到新模式的R14中； ③将CPSR的原值保存到新模式的SPSR中； ④通过设置CPSR的第7位来禁止IRQ；如果异常为快中断，则要设置CPSR的第6位禁止快中断； ⑤给PC强制赋向量地址值。 退出异常时： ①将LR中的值减去偏移量后移入PC，偏移量根据异常的类型而有所不同； ②将SPSR的值复制回CPSR； ③清零在入口置位的中断禁止标志。
SDRAM内存详解(经典)
SDRAM内存详解（经典） 我们从内存颗粒、内存槽位接口、主板和内存之间的信号、接口几个方面来详细阐述SDRAM内存条和主板内存系统的设计思路... 虽然目前SDRAM内存条价格已经接底线，内存开始向DDR和Rambus内存过渡。但是由于DDR内存是在SDRAM基础上发展起来的，所以详细了解SDRAM内存的接口和主板设计方法对于设计基于DDR内存的主板不无裨益。下面我们就从内存颗粒、内存槽位接口、主板和内存之间的信号接口几个方面来详细阐述SDRAM内存条和主板内存系统的设计思路。 内存颗粒介绍 对于DRAM（Dynamic Random Access Memory）内存我想凡是对于计算机有所了解的读者都不会陌生。这种类型的内存都是以一个电容是否充有电荷来作为存储状态的标志，电容冲有电荷为状态1，电容没有电荷为状态0。其最大优点是集成度高，容量大，但是其速度相对于SRAM (Static Random Access Memory) 内存来说慢了许多。目前的内存颗粒封装方式有许多种，本文仅仅以大家常见的TSSOP封装的内存颗粒为例子。 其各个管脚的信号定义和我们所使用的DIMM插槽的定义是相同的，对于不同容量的内存，地址信号的位数有所不同。另外一个需要注意的地方就是其供电电路。Vcc和Vss是为内存颗粒中的存储队列供电，而VccQ和VssQ是为内存颗粒中的地址和数据缓冲区供电。两者的作用不同。 我们对内存颗粒关心的问题主要是其颗粒的数据宽度（数据位数）和容量（寻址空间大小）。而对于颗粒自检、颗粒自刷新等等逻辑并不需要特别深入的研究，所以对此我仅仅是一笔带过，如果读者有兴趣的读者可以详细研究内存颗粒的数据手册。虽然内存颗粒有这么多的逻辑命令方式，但是由于目前北桥芯片和内存颗粒的集成度非常高，只要在布线和元器件的选择上严格按照内存规范来设计和制造，需要使用逻辑分析仪来调试电路上的差错的情况比较少，并且在设计过程中尽量避免出现这种情况。 168线DIMM内存插槽的信号定义 我们目前PC和Server使用的内存大都是168 Pins的SDRAM，区别只是其工作频率有的可能是100MHz频率，有的可能是133MHz频率的。但是只要是SDRAM，其DIMM插槽的信号定义是一样的。而这些引脚得定义就是设计内存条和主板所必须遵从的规范。 内存引脚主要分为如下几类：地址引脚、数据引脚（包含校验位引脚）、片选等控制信号、时钟信号。整个内存时序系统就是这些引脚上的信号配合产生。下面的表中就是内存插槽的引脚数量和引脚定义，对于一些没有定义或者是保留以后使用的信号就没有列出来。 符号功能详细描述 DQ [0-63] I/O 数据输入/输出 CB [0-7] I/O ECC内存的ECC校验输入/输出 A [0-13] I/O 地址选择 BA [0-1] Control Bank选择 CS [0-3] Control 片选信号 RAS Control 行地址选择信号 CAS Control 列地址选择信号 DQMB [0-7] Control 数据掩码控制（DQ Mask）高有效* WE Control 写允许信号 CK [0-3] Clock 时钟信号 CKE [0-1] Clock 时钟允许信号** REGE Control 寄存器 (Registered) 允许信号
断路器理论题
断路器理论试题 ?判断 1 ? 10.断路器的两侧均应配置隔离开关 （"对 2?低压刀开关的主要作用是检修时实现电气设备与电源的隔离。 （V ） 3?刀开关与断路器串联安装的线路中，送电时应先合上负荷侧刀开关，再合上电源侧刀开 关，最后接通断路器。（X ） 4 ?低压断路器的瞬时动作电磁式过电流脱扣器和热脱扣器都是起短路保护作用的。 （X 5 ?低压断路器的瞬时动作电磁式过电流脱扣器是起过载保护作用的。 （X ） 6 ?断路器的分励脱扣器和失压脱扣器都能对断路器进行远距离分闸，因此它俩的作用是完 全相同 的。（X ） 7. DZ 型自动开关中的电磁脱扣器起过载保护使用；热脱扣器起短路保护作用。 （X &对于禁止自行启动的设备，应选用带有欠压脱扣器的断路器控制或采用交流接触器与之 配合使用。（V ） 9?刀开关与低压断路器串联安装的线路，应当由低压断路器接通、断开负载。 （V ） 10?装置式低压断路器有塑料外壳，也叫做塑料外壳式低压断路器。 （V ） 11. 上级 低压断路器的保护特性与下级低压断路器的保护特性应满足保护迭择性的要求。 （V ） 12?带有失压脱扣器的低压断路器，失压线圈断开后，断路器不能合闸。 （V ） 13?刀开关是靠拉长电弧而使之熄灭的。 （X 14?低压断路器故障掉闸后， 恢复送电时必须将开关手柄向下搬至 再扣”位置后才能再次合 闸送电。（V ） 15?低压断路器的瞬时动作电磁式过电流脱扣器的整定电流不得大于其额定电流。 （X ） 二.选择题 1 ?低压断路器的瞬时动作电磁式过电流脱扣器的作用是 （A ）。 A 、 短路保护 B 、过载保护 C 、 漏电保护 D 、 缺相保护 2. DW 型低压断路器的瞬时动作过电流脱扣器动作电流的调整范围多为额定电流的 （A ） 倍。 C 、7 ?9 D 、10 ?20 4 .刀开关正确的安装方位在合闸后操作手柄向 （A ）。 （A ）上 （B ）下 （C ）左 （D ）右 5 ?下列断流容量最大的熔断器是 （A ）熔断器。 A 、有填料封闭管式 B 、纤维管式 C 、瓷插式 D 、开启式 6.胶盖刀开关只能用来控制 （B ）kW 以下的三相电动机。 （A ） 1. 5 （B ） 5. 5 （C ） 10 （D ） 30 3 ?低压断路器的开断电流应 A 、大于安装地点的最小 C 、大于安装地点的最大 （C ）短路电流。 B 、小于安装地点的最小 D 、小于安装地点的最大
[学习引导]4412开发板之嵌入式技术学习步骤及项目案例
嵌入式技术的学习步骤（基于iTOP-4412） 北京迅为电子有限公司
嵌入式技术的知识体系 ?适用于iTOP-4412开发板及配套教程的学习步骤 ?嵌入式的知识面广泛，初学者难于入门 ?本节阐述嵌入式技术学习步骤，适用于初学者 ?力图起到提纲挈领的作用，在大量学习资料中有一个比较清晰的脉络?最后会介绍一个实战案例
首先要搞明白几个重要文件的意义?学习方法：首先要掌握基础架构 ?对于架构来说，最基本的东西就是要搞清楚几个概念（几个文件的意义）： –bootloader引导程序（UBOOT) –linux操作系统内核（kernel) –文件系统（可能包含2个文件) ?推荐大家首先研读：“澄清几个基本概念-迅为精英版聊天记录.doc” –该文件在QQ群共享中 ?开发编译环境的搭建、源代码的编译和烧写、应用和驱动的建立等等都是围绕这几个文件展开的！
第二步：搭建开发编译环境 ?64位WIN7系统--》虚拟机--》ubuntu ?对于初学者，推荐按照教程的要求和步骤来做，这样少走弯路，效率更高 ?其他系统不是不可以，但可能会遇到各种安装和编译过程的问题 ?熟练掌握以后，再去创新，这时才可以去做各种不同的尝试 ?搭建开发环境，有的时候并不顺利，需要克服一些安装问题 ?迅为已经把安装步骤做了很大程度的简化，比如虚拟机上的ubuntu镜像，直接拷贝进去就可以用了，避免了通过网络安装各种插件 ?搭建完成，就可以按照教程学习源代码编译和系统的烧写。 ?再次强调：这些工作都是围绕那三个文件展开的（实际是4个文件） ?Linux或Android系统的编译和烧写都是依赖于这个开发环境的。
电脑内存时序
举例9-9-9-27，一般1600的条子spd出厂就这么设置的 前面2个9对性能很重要，第2个9又比第1个9重要，比如说 我要超1866或者2133，设置成9-10-X-X基本没有问题，但是 设置成10-9-X-X就开不了机了，很多条子都这样子的，比如说 现在很火的3星金条。 第3位9基本上是打酱油的了，设置成9,10,11都对性能木有太大影响。 第4位数字基本就无视好了，设置21-36对测试都没变化，原来稳定的 还是稳定，原来开不了机的还是开不了。 以前的ddr2时代对内存的小参数很有影响，现在ddr3了，频率才是王道哦。 2133的-11-11-11-30都要比1866的-9-9-9-27测试跑分的多。当然平时用是感觉不出来的。 最后我再鄙视下金士顿的XX神条马甲套装，当年不懂事大价钱买的，就是YY用的， 1.65v上个1866都吃力，还要参数放的烂。 对性能影响最大的是CL 第一个9对性能影响最大。l第二个9对超频稳定性影响最大 最普通的ddr3 1333内存都可以1.5V运行在7-8-6-1666 CR1，77 Z博士： 一般来说，体现内存延迟的就是我们通常说的时序，如DDR2-800内存的标准时序：5-5-5-18，但DDR3-800内存的标准时序则达到了6-6-6-
15、DDR3-1066为7-7-7- 20、而DDR3-1333更是达到了9-9-9-25！ 土老冒： 俺想知道博士所说的5-5-5- 18、6-6-6-15等数字每一个都代表什么。 Z博士： 这4个数字的含义依次为： CAS Latency（简称CL值）内存CAS延迟时间，这也是内存最重要的参数之一，一般来说内存厂商都会将CL值印在产品标签上。 第二个数字是RAS－to－CAS Delay（tRCD），代表内存行地址传输到列地址的延迟时间。 第三个则是Row－precharge Delay（tRP），代表内存行地址选通脉冲预充电时间。 第四个数字则是Row－active Delay（tRAS），代表内存行地址选通延迟。 除了这四个以外，在AMD K8处理器平台和部分非Intel设计的对应Intel芯片组上，如NVIDIA nForce 680i SLI芯片组上，还支持内存的CMD 1T/2T Timing 调节，CMD调节对内存的性能影响也很大，其重要性可以和CL相比。 其实这些参数，你记得太清楚也没有太大用处，你就只需要了解，这几个参数越低，从你点菜到上菜的时间就越快。 土老冒： 好吧，俺自己也听得一头雾水，只需要记得它越低越好就行了。那么俺想问，为什么DDR3内存延迟提高了那么多，Intel和众多的内存模组厂商还要大力推广呢？
断路器的工作原理
塑壳式断路器的主要特性 (1)额定极限短路分断能力Icu 断路器的分断能力指标有两种：额定极限短路分断能力Icu和额定运行短路分断能力Ics。Ics 作为一个特性参数，并非只简单考虑断路器的分断能力，而是作为一种分断指标，即分断几次短路故障后，还能保证其正常工作。对塑壳式断路器而言，应有足够的Icu，能够分断短路电流使开关跳闸。按规定塑壳式断路器的Ics只要大于25%Icu就算合格。而目前市场上断路器的Ics大多数在(50％—75%)Icu之间，所以对供电要求不高的配电系统，只须考虑Icu。 (2)限流分断能力 限流分断能力是指断路器短路跳闸时限制故障电流的能力。断路器发生短路时、触头快速打开产生电弧，相当于在线路中串入1个迅速增加的电弧电阻，从而限制了故障电流的增加。断路器断开时间越少，Ics就越接近Icu，限流效果就越好，也可大大降低短路电流引起的电磁效应、电动效应和热效应对断路器和用电设备的不良影响，延长断路器的使用寿命。(3)短路保护 短路保护就是短路瞬时跳闸。要注意在负荷变化后及时调整保护的整定值，防止整定值过小频繁跳闸影响供电质量，或整定值过大使线路和设备得不到有效保护。 (4)过载延时保护 过载延时保护是指负荷电流超过设备的限定范围有烧毁设备的危险，保护装置能在一定时间内切断电源。过载有个热量积累的过程，保护动作不需要过于迅速。对于短时过电流，保护不应该动作。 (5)隔离功能 隔离功能就是要求断路器断开后的泄漏电流不致对人身和设备产生危害。多次短路跳闸后开关性能下降，泄漏电流会增大。对人体而言30mA以下为安全漏电电流，而在恶劣的环境中，超过300mA的泄漏电流持续2小时以上，就可能使绝缘损坏发生相地短路进而引发火灾。 (6)漏电保护 漏电器有热磁式和电子式2种，相比而言电子式漏电器具有体积小、精度高、灵敏度高的优点，但其抗干扰能力较差。目前电子式漏电保护器占据主流，当漏电电流达到整定值时，执行电路接收零序电流互感器二次侧的感应电压信号，驱动转换触点输出漏电保护信号，使脱扣器动作切断电源。 一般终端开关的整定漏电脱扣电流为30mA、上一级支路开关的整定值为300mA。起火危险性大的电弧性短路难以被短路保护有效切断，而漏电器可以可靠的断开接地故障，防止人身触电和相地短路故障的发生。 2塑壳式断路器标准与认证 (1)标准有：IEC标准和相对应的中国低压电器基本标准GB。目前我国的低压电器产品标准正朝等效采用及等同采用IEC标准方向靠拢。 (2)质星体系认证有：IS0国际质量体系认证、船级社ISO质量体系认证。船级社认证对电器产品可靠性、防潮、抗振动等有极其严格的要求，只有通过该认证的产品才可以船用。(3)安全认证是按区域划分的，影响较大的有：美国UL认证、中国cqc中心3c认证、欧洲联盟CE认证。凡是在中国境内销售的产品必须通过ccc认证。 3选购指南 (1)首先根据具体使用条件选择类别，再按电路的额定电流及对保护的要求来确定具体参数。当额定电流在630A以下，短路电流不大大，首选塑壳式断路器。额定电流比较大，可以选用框架式断路器(ACB)，当然也可以用那些性能好的?塑壳式断路器代替。对短路电流特别
永磁机构断路器的工作原理
永磁机构断路器的工作原理 自1961 年美国GE 公司研制成功第一台真空断路器以来,真空断路器的技术水平迅速得到提高。随着新型触头结构和新材料的研制,真空断路器的开断能力不断提升。而作为真空断路器的主要元件———操动机构,也历经了几代的发展,从最初的电磁机构,发展到现在广泛应用的弹簧操作机构,以及现阶段正迈向成熟并逐渐普及的永磁操作机构。 真空断路器及操动机构的分析 真空断路器之所以如此迅速发展,在于其真空灭弧室优异的开断特性,使其电寿命大大增加。真空断路器的灭弧室动触头行程小,要求分闸速度高。动静触头合闸时为平面接触,为了防止真空断路器在短路时触头被强大的冲击力斥开,动静触头间要施以较大的触头压力,这样也有利于提高分闸速度。真空灭弧室的优异性,使其机械及电寿命从传统的2000次跃增为上万次,沿用传统断路器操动机构电磁机构和弹簧机构很难体现出其高寿命、高可靠性的优点。因此需要一结构高度简化、节能和高可靠的机构来满足真空断路器的驱动要求。 永磁机构以其结构简单、运行可靠、经久耐用等优点被广泛应用于真空断路器的驱动,它克服了传统机构的缺点,充分发挥了真空断路器的优点,为研制新一代免维护断路器奠定了基础。它已成为电力系统选型热点,具有良好的经济效益和市场前景。本文以ZNY1-10P630-12.5型永磁真空断路器为例来分析永磁断路器的结构及工作原理。 永磁机构断路器工作原理及主要技术参数 主要技术参数 该真空断路器采用双稳态内设欠压脱扣器永磁机构,并与机械手动脱扣器结为一体化设计,使手动分闸轻便可靠。永磁机构分闸与弹簧分闸相结合,使分闸速度的分配更理想。与弹簧操作机构断路器比较,可动部件大大减少,使其可靠性和机械寿命大幅提高,是弹簧操作机构类型断路器的理想替代产品。ZNY1-10P630-12.5型永磁真空断路器的主要技术参数如下: 额定电压PkV 10 最高电压PkV 12 额定电流PA 630 额定频率PHz 50 额定短路开断电流PkA 12. 5
DDR系列内存详解及硬件设计规范-Michael
D D R 系列系列内存内存内存详解及硬件详解及硬件 设计规范 By: Michael Oct 12, 2010 haolei@https://www.sodocs.net/doc/9b4740908.html,
目录 1.概述 (3) 2.DDR的基本原理 (3) 3.DDR SDRAM与SDRAM的不同 (5) 3.1差分时钟 (6) 3.2数据选取脉冲（DQS） (7) 3.3写入延迟 (9) 3.4突发长度与写入掩码 (10) 3.5延迟锁定回路（DLL） (10) 4.DDR-Ⅱ (12) 4.1DDR-Ⅱ内存结构 (13) 4.2DDR-Ⅱ的操作与时序设计 (15) 4.3DDR-Ⅱ封装技术 (19) 5.DDR-Ⅲ (21) 5.1DDR-Ⅲ技术概论 (21) 5.2DDR-Ⅲ内存的技术改进 (23) 6.内存模组 (26) 6.1内存模组的分类 (26) 6.2内存模组的技术分析 (28) 7.DDR 硬件设计规范 (34) 7.1电源设计 (34) 7.2时钟 (37) 7.3数据和DQS (38) 7.4地址和控制 (39) 7.5PCB布局注意事项 (40) 7.6PCB布线注意事项 (41) 7.7EMI问题 (42) 7.8测试方法 (42)
摘要： 本文介绍了DDR 系列SDRAM 的一些概念和难点，并分别对DDR-I/Ⅱ/Ⅲ的技术特点进行了论述，最后结合硬件设计提出一些参考设计规范。 关键字关键字：：DDR, DDR, SDRAM SDRAM SDRAM, , , 内存模组内存模组内存模组, , , DQS DQS DQS, DLL, MRS, ODT , DLL, MRS, ODT , DLL, MRS, ODT Notes : Aug 30, 2010 – Added DDR III and the PCB layout specification - by Michael.Hao
万能断路器结构及原理
前排左一：控制器 前排中：储能机构，上部—绿色为欠压脱扣器，蓝色为合闸线圈（合闸电磁铁），赭石色为分励脱扣器 前排右：电动机，上部——绿色部件为与欠压脱扣器联合使用的：欠压延时控制器。 后排断路器本体（导电机构，灭弧室，进出线排），上部浅灰色部分为二次接线端子。 框架断路器分为这样几个大的版块： 1、触头导电部件 由于承载电流多数在630A以上，最高可至6300A，出于支承，绝缘，以及预期短路电流较大，电弧能量强等方面因素的影响，触头导电部分，被密封在一个腔体内。外壳材料由专用的DMC材料压制而成。各相导电触头上，分别装设有专用的速饱和互感器。将该相的电流信号，传递至控制器。 2、储能操作机构 利用一系列复杂的机械机构，拉伸一根大直径弹簧储能，利用脱扣机构，将主弹簧自拉伸位置解锁释放，进而执行合闸或者分闸的操作。 主弹簧，及相连接整合在一起的这些连杆，弹簧，称为储能机构。 主弹簧的拉伸，一方面可以通过一个手柄，可以人力完成。 更多地，通过一个电机和相连的减速齿轮机构，依靠电机为主拉簧储能。电操，储能电机，MOE，叫法有点混乱。 三(四)极触头，均分别与储能机构相连接。 储能机构 操作机构，是机械产品。基于所学专业原因，觉得这部分比之控制器更重要，所以多看了好多。 【四两拨千斤是什么？看看这些较弱的塑料件就知道了。】
【下面这些红字，是说，红字所代表的附件与储能机构在此连接】 【千斤：主拉簧】 【最后：操作机构正面标准照】 3、关于控制器 （1）取_信号 电流： A相互感器，B相互感器，C相互感器，N相互感器，变压器中心点接地互感器； 返回：电流值集合IA/IB/IC/IN/Ig/IΔn 电压： A相电压,B相电压，C相电压 返回：电压值集合 Uab Uac Ubc 频率： 返回：f （2）数据预处理 这部分用来根据电压电流信号，计算出功率，功率因数，有功功率，无功功
断路器的工作原理及使用方法
浅谈断路器的工作原理及使用方法 卢平 摘要：断路器（本文指漏电型断路器）是电力供配电系统中不可缺少的主要保护电器之一，也是功能最完善的保护电器，其主要作用是作为短路、过载、漏电、过压以及欠电压保护。 关键词：断路器；工作原理；电流参数；范围；选型；安装 0 引言 在实际应用过程中，往往由于一些人员对断路器的选择或使用不当，从而使断路器的功能不能完好的体现，给施工用电安全埋下隐患或发生用电安全事故。因此要完整准确地选择断路器、了解短路器的工作原理、理解断路器的各个电流参数的意义、分清短路器的使用范围及正确的安装是十分必要的。 1 断路器的工作原理 断路器漏电保护的工作原理是由三个连续功能来实现的，这三个功能实质上是同时作用的，分别为：检测剩余电流、对剩余电流进行测量比较、启动脱扣装置将故障电路断开。 检测剩余电流是通过一个电流互感器，其初级绕组测量电路的相线电流和零线电流，绕组方向使相线电流和零线电流产生的磁场相互抵消。泄漏电流的产生破坏了这种平衡，并且会在次级绕组上通过磁场感应产生一个电流，叫做剩余电流； 对剩余电流测量比较是使用一个电子式或电磁式继电器，将剩余电流的电信号与预设值相比较。在正常用电情况下，连接跳闸机构的金属杆被一块永磁铁吸住，同时零序电流也产生电磁力，它与弹簧产生的力同时也作用在连接跳闸机构的金属杆上，通电状态下永磁铁的磁力（涌磁铁的磁力决定了断路器的灵敏度）大于弹簧和电磁力的合力，即跳闸机构不会动作，电路是接通状态； 启动脱扣器即跳闸：只要剩余电流产生的电磁力大到能够抵抗永磁铁的磁力，弹簧使金属杆旋转，触发断路器的脱扣装置以断开故障电路。同时断路器可配备不同的继电器或脱扣器。脱扣器是断路器一个重要的组成部分，而继电器则通过与断路器操作机构相连的欠电压脱扣器、分励脱扣器来控制断路器，由脱扣器来完成其相应的其它保护功能（如过载、短路等）。 断路器的参数重多，只有充分理解断路器的各个电流参数的意义才能做到正确的选择。断路器的电流参数包括断路器壳架等级额定电流参数、过电流脱扣器的电流参数、断路器的短路特性电流参数三个部分。
超频内存时序表
内存时序 一种参数，一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依次为：CAS Latency（简称CL值）内存CAS延迟时间，他是内存的重要参数之一，某些牌子的内存会把CL值印在内存条的标签上。RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间。Row－precharge Delay（tRP），内存行地址选通脉冲预充电时间。Row－active Delay（tRAS），内存行地址选通延迟。这是玩家最关注的4项时序调节，在大部分主板的BIOS中可以设定，内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组，在同样频率设定下，最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能，幅度在3至5个百分点。 在一些技术文章里介绍内存设置时序参数时，一般数字“A-B-C-D”分别对应的参数是 “CL-tRCD-tRP-tRAS”，现在你该明白“2-3-3-6”是什么意思了吧？！^_^下面就这几个参数及BIOS设置中影响内存性能的其它参数逐一给大家作一介绍： 一、内存延迟时序“CL-tRCD-tRP-tRAS”的设置 首先，需要在BIOS中打开手动设置，在BIOS设置中找到“DRAM Timing Selectable”，BIOS设置中可能出现的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，将其值设为“Menual”（视BIOS的不同可能的选项有：On/Off或Enable/Disable），如果要调整内存时序，应该先打开手动设置，之后会自动出现详细的时序参数列表： Command Per Clock(CPC) 可选的设置：Auto，Enable(1T)，Disable(2T)。 Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。 显然，也是越短越好。但当随着主板上内存模组的增多，控制芯片组的负载也随之增加，过短的命令间隔可能会影响稳定性。因此当你的内存插得很多而出现不太稳定的时间，才需要将此参数调长。目前的大部分主板都会自动设置这个参数。 该参数的默认值为Disable(2T)，如果玩家的内存质量很好，则可以将其设置为Enable(1T)。CAS Latency Control(tCL) 可选的设置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。 一般我们在查阅内存的时序参数时，如“3-4-4-8”这一类的数字序列，上述数字序列分别对应的参数是“CL-tRCD-tRP-tRAS”。这个3就是第1个参数，即CL参数。 CAS Latency Control(也被描述为tCL、CL、CAS Latency Time、CAS Timing Delay)，CAS latency是“内存读写操作前列地址控制器的潜伏时间”。CAS控制从接受一个指令到执行指令之间的时间。因为CAS主要控制十六进制的地址，或者说是内存矩阵中的列地址，所以它是最为重要的参数，在稳定的前提下应该尽可能设低。 内存是根据行和列寻址的，当请求触发后，最初是tRAS（Activeto Precharge Delay），预充电后，内存才真正开始初始化RAS。一旦tRAS激活后，RAS（Row Address Strobe ）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的。 这个参数控制内存接收到一条数据读取指令后要等待多少个时钟周期才实际执行该指令。同时该参数也决定了在一次内存突发传送过程中完成第一部分传送所需要的时钟周期数。这个参数越小，则内存的速度越快。必须注意部分内存不能运行在较低的延迟，可能会丢失数据，因此在提醒大家把CAS延迟设为2或2.5的同时，如果不稳定就只有进一步提高它了。而且提高延迟能使内存运行在更高的频率，所以需要对内存超频时，应该试着提高CAS延迟。
小型断路器结构原理
名词解释： 断路器（英语：Circuit Breaker，简称CB），又称为遮断器，而香港一般称为“水汽制”，为一种过电流保护之装置，可使用于室内配线上使用之总开关与分电流控制开关（ON/OFF POWER），亦可有效的保护电器的重要元件，主要用作短路保护和防止严重超载，工业机器上的马达负载保护也会指定使用断路器做为保护装置之一。在低压用断路器，最常见为无熔丝开关，较大型容量之低压断路器最常见的是空气断路器（A ir C ircuit B reaker，缩写ACB）。 结构： 当用手向上扳起把手，会执行启动电流（circuit-close），当电路过载或短路时即自动跳脱，将事故原因排除之后，重新下扳再往上扳，否则无法达成再次闭路动作。与普通电源开关不同点为增设弹簧与消弧装置。弹簧作用为于启断(OPEN)或闭合（CLOSE）之操作过程中，预储弹簧力量至临界点后，瞬间弹离而快速接通或跳开接点，故其操作速度不受手操作速度之影响。消弧装置为消除操作上内部接点所产生之火花之消弧室，任何接点打开负载电流均会产生电弧（即火花）。因电弧本身 使火花更快速地熄灭。 断路器。 种类： 低压用
?配线用断路器：为一种低压过电流保护之断路器，在美国称为molded-case ?漏电断路器 ?高压、特别高压用 ?空气断路器(ACB) ?油断路器(OCB) ?磁吹断路器(MCB) ?瓦斯断路器(GCB) ?真空断路器(VCB) 油断路器 磁吹型断路器 真空型断路器 少油量型断路器 少油量型断路器由于可耐受启断次数较少，相对所需维修频度较高，目前皆已停产。 空气断路器 利用预先贮存的压缩空气来当消除电弧介质。压缩空气不仅作为消除电弧和绝缘介质，而且还作为传动的动力。 由于新鲜的压缩空气流除了可以带走弧隙中热量，降低弧隙温度，还能直接带走弧隙中的游离带电质点，补充新鲜气体介质，使去游离大大加强，弧隙介质强度迅速恢复，所以，空气断路器断流容量大，灭弧时间短，而且快速自动重合闸时断流容量不降低。 但是空气断路器也有金属消耗量大，需要装设压缩空气系统等辅助设备和价格较贵等缺点。通常用于110kV及以上的大容量电力系统中。 目前生产的空气断路器多采用常充气式，即无论在合闸或分闸状态，消弧室内部都充满压缩空气，保证了接触头间必要的绝缘强度。这种型式结构简单，空气压力利用好，气耗量少。 热动式
粤嵌开发板电子相册嵌入式课程设计
课程设计说明书题目：电子相册 课程名称：嵌入式系统 学院： 专业：学号： 姓名： 指导教师： 完成日期： 2017年6月10日
目录 1. 设计的工程背景 任务阐述 设计任务： 制作一个电子相册，要求每个人一种特效，结果显示在ARM开发板上。开发平台为LINUX。 电子相册简介： 以数字照片的存储和浏览为主要功能，具有内置数据存储器、USB等卡接口、强大的文件管理等特征。 背景： 在市场需求上，随着数码相机的普及，作为一种以数字照片的保存、回放和浏
览为核心的功能产品迎合了消费者需求，嵌入式linux的电子相册比一般电子相册更具优越性和实用性。目前市场，目前主流电子相册软件普遍体积庞大、占用内存多、硬件要求高。所以开发一个运行速度快，占用空间小，对硬件要求较低的功能实用的嵌入式Linux电子相册很有意义。 Linux开发优势： Linux是一种自由和开放源码的类Unix操作系统。目前存在着许多不同的Linux,但它们都使用了Linux内核。Linux可安装在各种计算机硬件设备中，从手机、平板电脑、路由器和视频游戏控制台，到台式计算机、大型机和超级计算机。Linux 是一个领先的操作系统，世界上运算最快的10台超级计算机运行的都是Linux操作系统。严格来讲，Linux这个词本身只表示Linux内核，但实际上人们已经习惯了用Linux来形容整个基于Linux内核，并且使用GNU 工程各种工具和数据库的操作系统。 Linux是我国软件的国策，尤其是在IT行业，庞大的使用群体、开放的体系和丰富资源使得Linux将是日后普及和推广的重点。Linux的优越性日益凸显Linux将是我们学习和工作实用的首选。目前，很多网络技术、服务器、网络设备都是基于Linux操作系统，并且在不少时尚的手机、PDA、媒体播放器等消费类电子产品中已经广泛使用Linux作为操作系统。 在Linux软件国策的指引下，Linux已经得到很大的普及。很多学生已经自发地通过书籍、互联网等资源学习Linux。综上所述，提高技术水平就是以市场流行需求为导向进行研发，特别是像嵌入式种工程类的技术。在条件允许的情况下，我们甚至应该时刻与国际接轨，掌握当前最领先的技术。 任务分析 设计的目标是制作5种电子相册特效，每个人负责制作一种。在制作前期，首先要查阅资料，了解电子相册的背景和制作原理，对其形成大致的设计方案。然后，根据资料安装linux和虚拟机软件，搭建开发环境，安装交叉编译。最后，根据自己设计的方案进行尝试，不断修改错误，直到达到目标。 课题项目管理计划进度表
DDR内存时序设置详解
内存时序设置详解 内容概要 关键词：内存时序参数设置 导言：是否正确地设置了内存时序参数，在很大程度上决定了系统的基本性能。本文详细介绍了内存时序相关参数的基本涵义及设置要点。 与传统的SDRAM相比，DDR（Dual date rate SDRSM：双倍速率SDRAM），最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR 的数据传输速率为传统SDRAM的两倍。同样地，对于其标称的如DDR400，DDR333，DDR266数值，代表其工作频率其实仅为那些数值的一半，也就是说DDR400 工作频率为200MHz。 FSB与内存频率的关系 首先请大家看看FSB(Front Side Bus：前端总线)和内存比率与内存实际运行频率的关系。 FSB/MEM比率实际运行频率 1/1 200MHz 1/2 100MHz 2/3 133MHz 3/4 150MHz 3/05 120MHz 5/6 166MHz 7/10 140MHz 9/10 180MHz 对于大多数玩家来说，FSB和内存同步，即1:1是使性能最佳的选择。而其他的设置都是异步的。同步后，内存的实际运行频率是FSBx2，所以，DDR400的内存和200MHz的FSB正好同步。如果你的FSB为240MHz，则同步后，内存的实际运行频率为240MHz x 2 = 480MHz。
FSB与不同速度的DDR内存之间正确的设置关系 强烈建议采用1：1的FSB与内存同步的设置，这样可以完全发挥内存带宽的优势。内存时序设置 内存参数的设置正确与否，将极大地影响系统的整体性能。下面我们将针对内存关于时序设置参数逐一解释，以求能让大家在内存参数设置中能有清晰的思路，提高电脑系统的性能。 涉及到的参数分别为： ?CPC : Command Per Clock ?tCL : CAS Latency Control ?tRCD : RAS to CAS Delay ?tRAS : Min RAS Active Timing ?tRP : Row Precharge Timing ?tRC : Row Cycle Time ?tRFC : Row Refresh Cycle Time ?tRRD : Row to Row Delay(RAS to RAS delay) ?tWR : Write Recovery Time ?……及其他参数的设置 CPC : Command Per Clock 可选的设置：Auto，Enable(1T)，Disable(2T)。 Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。
断路器工作原理讲解学习
断路器原理 中文名称：断路器 英文名称：circuit-breaker;circuit breaker 断路器按其使用范围分为高压断路器和低压断路器，高低压界线划分比较模糊，一般将3kV以上的称为高压电器。低压断路器又称自动开关，俗称＂空气开关＂也是指低压断路器，它是一种既有手动开关作用，又能自动进行失压、欠压、过载、和短路保护的电器。它可用来分配电能，不频繁地启动异步电动机，对电源线路及电动机等实行保护，当它们发生严重的过载或者短路及欠压等故障时能自动切断电路，其功能相当于熔断器式开关与过欠热继电器等的组合。 分类 按操作方式分：有电动操作、储能操作和手动操作。
按结构分：有万能式和塑壳式。 按使用类别分：有选择型和非选择型。 按灭弧介质分：有油浸式、真空式和空气式。按动作速度分：有快速型和普通型。 按极数分：有单极、二极、三极和四极等。 按安装方式分：有插入式、固定式和抽屉式等。
高压断路器(或称高压开关)是发电厂、变电所主要的电力控制设备,具有灭弧特性,当系统正常运行时,它能切断和接通线路以及各种电气设备的空载和负载电流;当系统发生故障时,它和继电保护配合,能迅速切断故障电流,以防止扩大事故范围。因此,高压断路器工作的好坏,直接影响到电力系统的安全运行；高压断路器种类很多，按其灭弧的不同，可分为：油断路器（多油断路器、少油断路器）、六氟化硫断路器（SF6断路器）、真空断路器、压缩空气断路器等 内部附件 辅助触头 与断路器主电路分、合机构机械上连动的触头，主要用于断路器分、合状态的显示，接在断路器的控制电路中通过断路器的分合，对其相关电器实施控制或联锁。例如向信号灯、继电器等输出信号。塑壳断路器壳架等级额定电流100A为单断点转换触头，225A及以上为桥式触头结构，约定发热电流为3A；壳架等级额定电流400A及以上可装两常开、两常闭，约定发热电流为6A。操作性能次数与断路器的操作性能总次数相同。 报警触头 用于断路器事故的报警触头，且此触头只有当断路器脱扣分断后才动作，主要用于断路器的负载出现过载短路或欠电压等故障时而自由脱扣，报警触头从原来的常开位置转换成闭合位置，接通辅助线路中的指示灯或电铃、蜂鸣器等，显示或提醒断路器的故障脱扣状态。由于断路器发生因负载故障而自由脱扣的机率不太多，因而报警触头的寿命是断路器寿命的1/10。报警触头的工作电流一般不会超过1A。分励脱扣器 是一种用电压源激励的脱扣器，它的电压与主电路电压无关。分励脱扣器是一种远距离操纵分闸的附件。当电源电压等于额定控制电