PLL手法
PLL手法
Gan 手法
棱换01.(R U' R)(U R U R)(U' R' U' R2)
02.(R2' U)(R U R' U')(R' U')(R' U R')
03. M2 U M2 U2 M2 U M2
04.(U R'U')(R U'R)(U R U')(R'U R U)(R2 U')(R'U)
01'. (R2 U')(R' U' R U R U)(R U 'R)
02'. (R' U R' U')(R' U')(R' U)(R U R'2)
角换05. x' R2 D2(R' U' R)D2(R' U R')
06. x'(R U' R)z'(R'2 U' L U R2' x y R2)
上式中的R2' x y是同时进行的
07.x'(R U' R' D)(R U R')u2'(R' U R)D(R' U' R)
邻角对棱对角邻棱08.(R U R' U')(R' F)(R2 U' R' U')(R U R' F')
09. U'(R'U R U' R'2 b')x(R'U R)y'(R U R' U' R2)
10.(R' U R' U')yx2(R' U R' U'R2)xz'(R'U'R U R)
11.F(R U'R' U')(R U R' F')(R U R' U')(R' F R F') 09'. z(R U R' U' R U ' U')(x' z')(R U R'U')
x(U'R'U R U 'U')
10'.z(U' R U' l')z(R' U R'U')(l R)
(U' R' U R U)
邻角邻棱换
12.z(U' R D')(R2 U R' U' R2 U)z'(R U')
13.(R U R'F')(R U R'U')(R'F R2 U'R'U')
14.(R' U2)(R U'U')(R' F R U R' U')(R'F' R2 U')
15. (R U'U')(R' U2)(R B' R' U')(R U R B R2' U)
三角三棱换
16. (R2' u' R U' R)(U R' u)(R2 f R' f')
17. (R U R')y'(R2' u' R U')(R' U R' u R2)
18. (R2 u)(R' U R' U')(R u') (R2' F' U F)
19. (R' d' F)(R2 u)(R' U)(R U' R u' R2)
对角对棱换20. z(R' U R')z'(R U2 L' U R')
z(U R')z'(R U2 L' U R') 21. z(U'R D')(R2 U R'U')z'(R U R')
z(R2 U R')z'(R U')
说明符号系统：RLUDFB，rludfb(转两层) 如u 就是上两层顺时针转90度x(整个魔方以R的方向转动)，y(整个魔方以U的方向转动)，z(整个魔方以F的方向转动)，
斜体是用右拇指
下划线用左食指
PLL简介
pll是锁相环（Phase-Locked Loop）的英文简称，用来使外部的输入信号和内部的振荡信号同步。pll是用于振荡器中的反馈控制电路。 目录 pll的原理 pll的构成 pll的应用 pll的动作机理 pll的原理 pll是无线电发射中使频率较为稳定的一种方法,主要有VCO (压控振荡器)和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频和PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复达到锁频的目的。能使受控振荡器的频率和相位均和输入信号保持确定关系的闭环电子电路。 pll的构成 锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui 和输出信号Uo之间的相位差，并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi ，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。 pll的应用 1．锁相环在调制和解调中的应用载波信号的参数有幅度、频率和位相，所以，调制有调幅（AM）、调频（FM）和调相（PM）三种。调幅波的特点是频率和载波信号的频率相等，幅度随输入信号幅度的变化而变化；调频波的特点是幅度和载波信号的幅度相等，频率随输入信号幅度的变化而变化。 2．锁相环在调频和解调电路中的应用调频波的特点是频率随调制信号幅度的变化而变化。压控振荡器的振荡频率取决于输入电压的幅度。当载波信号的频率和锁相环的固有振荡频率ω0 相等时，压控振荡器输出信号的频率将保持ω0 不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc 外，还有调制信号ui，则压控振荡器输出信号
锁相环原理及应用
锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出
控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。
PLL设计关键基础及基本参数确定方法
PLL设计关键基础因素 锁相环的瞬态特性通常是一个非线性过程，并且不能够简单的用式子来表示。但是当环路带宽不大于参考时钟频率的1／10时，离散模型可以用连续时间模型(s域)较好地近似。 PLL在锁定状态下的包括每一个模块的传递函数的线性模型，以下理论中所有的公式都是没有分频电路（N）的基础上进行的分析。 如下图所示， 这个模型是用来证明总的相位特性的传递函数。因此，PD可以表示成一个减法器。 假设LPF的电压传递函数为。PLL的开环传递函数为： 闭环传递函数为： 假设低通滤波器为一个最简单的一阶无源滤波器，如下图所示
那么LPF的电压传递函数为为 其中，带入LPF传递函数得 这是一个二阶系统，一个极点是vco提供的，另外一个极点是由LPF提供的。 为环路增益，单位为rad／s。 为了方便分析PLL的动态特性，将PLL闭环传输函数的分母化为二阶函数形式： 其中为衰减因子，为系统的自然振荡频率。 则公式最终化为： 其中
自然频率是低通滤波器的-3dB带宽和环路增益的几何平均值，从近似的角度来看，可以认为是环路的增益带宽积。 进行波特图分析时（开环分析闭环），开环传输函数的单位增益带宽为 相位裕度为： 在一个好的二阶系统中，通常大于0．5，最好使其等于0.707，这样有一个优化的频率响应。 PLL闭环传输函数化为二阶函数形式得：如果输入偏差相位变化慢，则输出相位偏差能够跟上其变化：如果输入相位偏差变化快，输出相位偏差变化会比输入小。 定义“输入／输出相位差传递函数(phase error transfer function)”为： 则 为了更好的分析信号的传输特性，我们假设输入的信号相位有一个阶跃，则最终系统稳定下来后，输出信号的相位变化为
基于锁相环的频率合成器..
综合课程设计 频率合成器的设计与仿真
前言 现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。 本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。 一、频率合成器简介 频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。 频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。 本次实验设计的是锁相频率合成器。
CFOP完整版本公式汇总
按小 1-1 R’ U2 R U R’ U R 1-2 R U’ U’ R’ U’R U’ R’ 1-3 (r U R’ U’) (r’ F R F’) 1-4 F’ (r U R’ U’) (r’ F R) 1-5 (R2 D’) (R U’U’) (R’ D) (R U’U’ R) 1-6 (RUU R’U’) (R U R’ U’) (R U’ R’) 1-7 R U’U’ (R2’ U’) (R2 U’) R2’ U2 R 2-1 F (R U R’ U’) F’ 2-2 f (R U R’ U’) f’ 2-3 B’ U’ (R’ U R B) 2-4 (R U R’ U’) (R’ F R F’) 2-5 F (RU R’U’)2 F’ 2-6 F’ (L’ U’ L U)2 F 2-7 f (RU R’U’)2 f’ 3-1 (F R U R’ U’ F’) (f R U R’ U’f’) 3-2 (f R U R’ U’f’) U’ (F R U R’ U’F’) 3-3 (f R U R’U’f’) U (F R U R’ U’F’) 3-4 (R U’U’) (R2’ F R F’) U2 (R’ F R F’) 3-5 (r’ U2) (R U R’U) r 3-6 (r U’U’) (R’ U’ R U’ r’) 3-7 r U R’ U R UU r’ 3-8 r’ U’ R U’ R’ U2 r 4-1 F (R U’R’U’) (R U R’ F’) 4-2 R U’U’ (R2’ F R F’)(R U’U’R’) 4-3 (R B’) (R2 F) (R2 B) (R2 F’) R 4-4 (R’ F) (R2 B’) (R2 F’) (R2 B) R’ 4-5 r’ U2 (R U R’ U’) (R U R’ U) r 4-6 r U (R’ URU’)2 U’ r’ 4-7 (R U R’ U) (R’ F R F’) U2 (R’ F R F’) 4-8 F (R U R’ U) y’(R’ U2) (R’ F R F’) 4-9 (M下U) (R U R’ U’) M上 5-1 (R U R’ U’) (R’ F) (R2UR’ U’) 5-2 (RUR’U) (R’F R F’) 5-3 (r U R’ U’) (r’ R) (U R U’ R’) 5-4 (R U R’ U’) r R’ (U R U’ r’) 5-5 (R’ U’) (R’ F R F’) (U R) 5-6 (R U R’ U’) x D’ (R’ U R) 5-7 (R U R’U) (RU’R’U’) (R’F R F’) 5-8 (R’U’R U’) (R’U R U) (l U’R’U)
锁相环pll工作原理及verilog代码
锁相环的组成和工作原理 #1 1．锁相环的基本组成 ． 许多电子设备要正常工作， 通常需要外部的输入信号与内部的振荡信 许多电子设备要正常工作， 号同步，利用锁相环路就可以实现这个目的。 号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路， 锁相环路是一种反馈控制电路，简称锁相环 ）。锁相环的特点是 （PLL）。锁相环的特点是：利用外部输入的 ）。锁相环的特点是： 参考信号控制环路内部振荡信号的频率和相 位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪， 所以锁 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪， 相环通常用于闭环跟踪电路。锁相环在工作的过程中， 相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出 于闭环跟踪电路 信号的频率与输入信号的频率相等时， 信号的频率与输入信号的频率相等时，输出电压与输入电压保 持固定的相位差值，即输出电压与输入电压的相位被锁住，这 持固定的相位差值，即输出电压与输入电压的相位被锁住， 就是锁相环名称的由来。 就是锁相环名称的由来。 （ ） 锁相环通常由鉴相器 PD） 环路滤波器 LF） 、 （ ） 和压控振荡器 VCO） （ ） 三部分组成， 所示。 三部分组成，锁相环组成的原理框图如图 8-4-1 所示。 锁相环中的鉴相器又称为相位比较器， 它的作用是检测输入信号和输 锁相环中的鉴相器又称为相位比较器， 出信号的相位差，并将检测出的相位差信号转换成 uD（t）电压信号 出信号的相位差， ） 输出， 该信号经低通滤波器滤波后形成压控振荡器的控制电压 u（t） 输出， ， C ） 对振荡器输出信号的频率实施控制。 对振荡器输出信号的频率实施控制。 施控制 2．锁相环的工作原理 ． 锁相环中的鉴相器通常由模拟乘法器组成， 利用模拟乘法器组成的鉴 锁相环中的鉴相器通常由模拟乘法器组成， 相器电路如图 8-4-2 所示。 所示。
频率合成技术及其实现
第16卷 第6期V ol.16 N o.6重庆工学院学报 Journal of Chongqing Institute of T echnology 2002年12月 Dec.2002 文章编号:1671—0924(2002)06—0045—05 频率合成技术及其实现 Ξ 张 建 斌 (常州技术师范学院电信系,江苏常州 213001) 摘要:综述了两种频率合成技术的原理、特点、工程设计应注意的问题及各种实现方法。关键 词:频率合成;锁相环;直接数字频率合成;FPG A ;DSP 中图分类号:T N925+16 文献标识码:A 0 引言 高性能频率源是通信、广播、雷达、电子侦察和对抗、精密测量仪器的重要组成部分。现代通信技术的飞速发展对频率源提出了越来越高的要求。性能卓越的频率源均通过频率合成技术来实现。频率合成技术是指将一个高稳定度和高精确度的标准频率经过一定变换,产生同样稳定度和精确度的大量离散频率的技术。按频率合成技术的发展过程,可将频率合成的方法按其型式分为三大类:直接式频率合成器、锁相式频率合成器和直接数字式频率合成器。在直接式频率合成器中,基准信号直接经过混频、分频、倍频、滤波等频率变换,最后产生大量离散频 率的信号。这种方法虽然频率转换时间短、并能产生任意 小数值的频率间隔,但由于其频率范围有限,而更重要的是由于其中采用了大量的混频、分频、倍频、滤波等电路,使频率合成器不仅带来了庞大的体积和重量,耗电多、成本高,而且输出的谐波、噪声及寄生频率多且难以抑制,因而现在已很少使用。 1 频率合成器的原理 1.1 锁相频率合成器[1] 锁相频率合成器基于锁相环(P LL )进行工作,其基本组成如图1所示 : 图1 P LL 的基本组成 图1中,f r 为标准频率,发射系统中为晶体振荡器产生的标准频率信号,接收系统中为收到的标准频率信号。 f 0为锁相环路输出信号的频率。当环路锁定时,则有f 0=Nf r 。因此,通过频率选择开关改变分频比N ,可使压控振 荡器的输出信号频率被控制在不同的频道上,其频道间隔即频率分辨率为f r 。这便是锁相频率合成器的基本工作原理,图1所示也称为单环频率合成器。图1的单环频率合成器存在一些缺陷,以致于难于同时满足合成器在频带宽 度、频率分辨率和频率转换时间等多方面的性能要求。因此,实际常采用多环频率合成器、双模分频频率合成器或小数分频频率合成器等方法来解决这些矛盾。 1.2 直接数字频率合成器(Direct Digital Frequency Synthesis ———DDS )1. 2.1 DDS 的基本原理 直接数字式频率合成技术是根据周期信号的波形特点(一个周期内不同的相位处对应不同的电压幅度)、 Nyquist 取样定律及数字计算技术,把一系列事先对模拟周 Ξ收稿日期:2002-09-03 作者简介:张建斌(1966-),男(汉族),陕西人,副教授,主要从事频率合成、无线通信研究.
PLL(锁相环)电路原理及设计 [收藏]
PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。
锁相环(PLL)频率合成调谐器
锁相环（PLL）频率合成调谐器 调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。 调谐器（高频头）原理： 高频放大：把接收来的高频电视信号进行选频放大。 本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。 混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。 结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的） 一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。为了保证本机振荡器频率频率稳定，必须加上AFT系统。由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器 1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。 频率合成的方法有很多种。下图为混频式频率合成器方框图 以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。 输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。 2、锁相环频率合成器： 其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。当环路锁定时存在如下关系： ∵ fk=f0 / K 式中：fvco为压控振荡器输出信号频率。 fn=fvco / N f0 为晶振基准频率。 fk=fn K为分频系数。 ∴ fvco=N?fo / K N为可变分频器的分频系数（分频比） 彩色电视机幅载波恢复电路
最少步OLLPLL公式
最少步OLL公式 R U B' R B R2 U' R' F R F'F R' F' R U R2 B' R' B U' R' L' R2 B R' B L U2 L' B R' L R L' B' L U2 L' B' R B' R2 L L' B2 R B R' B L R B2 L' B' L B' R' R B L' B L B2 R' L' B' R B' R' B2 L R' U' R F R' F' U F R F' L U L' F' L F U' F' L' F L' R2 B R' B R B2 R' B R' L L2 R B' L B' L' B2 L B' R' L L F' L' U' L F L' F' U F R' F R U R' F' R F U' F' L' B' L R' U' R U L' B L R B R' L U L' U'R B' R' R B' R' B U2 B U' L U' L' B' F R U R' U F' U2 F' L F L' R' U2 F R U R' U' F2 U2 F R S R U R' U' R' U' R' U R S' R U2 R' U' R U R' U' R U' R' R U2 R2 U' R2 U' R2 U2 R R2 D' R U2 R' D R U2 R R' F' R B' R' F R B B' R' F' R B R' F R R U2 R' U' R U' R' R' U2 R U R' U R L' R B R' L U2 L' R B R' L B' R' B L' B' R2 B' R' B2 L B L B' R B L2 B L B2 R' L' U' B U L U' L' B' L R U B' U' R' U R B R' R U R' U' R' F R F' R' U' R U F R B' R' F' B R U2 R2 F R F' R U2 R' L' B' U' B2 U L U' L' B' L R B' R' B U B U' B' R B U B2 U' R' U R B R' L F' L' U' L U F U' L' R' F R U R' U' F' U R R U' R' U2 R U B U' B' U' R' L' U L U2 L' U' B' U B U L
PLL 锁相环原理
什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同 步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在 比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的 10MHz背板时钟同步来实现锁相环同步的。 锁相环(PLL)的工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的 原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
PLL知识简介
//************MC9S12XS128内部锁相环模块PLL************// MC9S12XS128的时钟和复位发生器（Clocks and Reset Generator，CRG）模块，提供了锁相环（PLL）功能，单片机使用PLL功能能够获得更高的总线频率，这对于需要提高单片机运行速度的应用场合非常必要。如在智能车系统制作中，特别是使用摄像头作为路径识别传感器的组别，就需要更高的单片机总线工作频率。 内部锁相环（IPLL）具有以下基本特征： ?时钟参考分频器； ?时钟后分频器； ?可配置的内部滤波器（无外部引脚）； ?减少抖动和降低辐射的可选频率调制模块； ?退出或进入锁定条件可产生中断请求； ?自时钟工作模式。 2.6.1 CRG时钟合成寄存器（SYNR） 读：任何时刻；写：除CLKSEL 寄存器中的PLLSEL=1时的任何时刻。 VCOFRQ1，VCOFRQ0：这2位用于确定压控振荡器VCO的增益以获得频率最佳稳定性并锁定。为了IPLL正常工作，必须根据表2-7中的实际VCO时钟频率配置这2位值。 PLL时钟频率以及由PLL产生的MCU总线时钟频率由下列公式计算： 式中，SYNDIV的值由SYNR寄存器中的BIT5～BIT0确定，REFDIV值由REFDV寄存器中的BIT5～BIT0确定，POSTDIV值由POSTDIV寄存器中的BIT4～BIT0确定 2.6.2 CRG时钟参考分频寄存器（REFDV）
读：任何时刻；写：除CLKSEL 寄存器中的PLLSEL=1时的任何时刻。 REFFRQ1，REFFRQ0：这2位用于配置PLL内部滤波器以获得频率最佳稳定性并锁定。为了IPLL 正常工作，必须根据表2-8中的实际REF时钟频率设置这2位值。 REFDV5～REFDV0：这6位用于确定前述公式中的REFDV值 2.6.3CRG时钟后分频寄存器（POSTDIV） 读：任何时刻；写：除CLKSEL寄存器中的PLLSEL=1时的任何时刻。 如果POSTDIV=0x00，则fPLL= fVCO。如果POSTDIV≠0，则PLLCLK频率fPLL和VCOCLK 频率fVCO之间关系由下列公式计算： fPLL = fVCO/(2×POSTDIV) POSTDIV4～POSTDIV0：这5位用于确定公式中的POSTDIV值。 2.6.4 CRG标志寄存器（CRGFLG） 读：任何时刻；写：参考每位各自的写条件。 RTIF：实时中断标志位。在实时时钟周期最后，置位RTIF。该位通过写1清除，写0无效。如果CRGINT寄存器中的实时中断使能（RTIE=1），则RTIF置位将产生中断请求。 ?0表示未发生RTI超时； ?1表示已发生RTI超时。 PORF：上电复位标志位。当上电复位发生时，置位PORF。该位通过写1清除，写0无效。 ?0表示上电复位未发生； ?1表示上电复位已发生。 LVRF：低电压复位标志位。当低电压复位发生时，置位LVRF。该位通过写1清除，写0无效。 ?0表示低电压复位未发生； ?1表示低电压复位已发生。 LOCKIF：IPLL锁定中断标志位。当LOCK位改变时，置位LOCKIF。该位通过写1清除，写0无效。如果CRGINT寄存器中的锁定中断使能（LOCKIE=1），则LOCKIF置位将产生中断请求。 ?0表示LOCK位未变化； ?1表示LOCK位已改变。
CMOS4046集成电路研究锁相环(PLL)的工作原理 毕业论文外文翻译
本实验要使用CMOS4046集成电路研究锁相环（PLL ）的工作原理。电路包括两个不同的鉴相器和一个VCO 。另外还有一个齐纳二极管参考电压源用在供电调节中，在解调器输出中有一个缓冲电路。用户必须提供环路滤波器。4046具有高输入阻抗和低输出阻抗，容易选择外围元件。 注意事项 1. 本实验较为复杂，进入实验室之前，确认你已经弄懂了电路预计应该怎样工作。对某样东西还没有充分分析之前，不要去尝试制作它。在开始实验之前要通读本文。 2. 在实验第一部分得到的数据要用来完成实验的其它任务。所以要仔细对待这部分内容。 3. 小心操作4046芯片，CMOS 集成电路很容易损坏。避免静电释放，使用10k Ω电阻把信号发生器的输出耦合到PLL 。在关掉4046供电电源之前先关闭信号发生器，或者从信号输入端给整个电路供电。要避免将输出端对电源或对地短路，TTL 门电路可以容忍这种误操作但CMOS 不能（要注意松散的导线）。CMOS 输出也没有能力驱动电容负载。VSS 应该接地，VDD 应该接5V ，引脚5应该接地（否则VCO 被禁止）。 1 VCO 工作原理 阅读数据手册中的电路描述。VCO 常数（0K 单位为弧度/秒-伏）是工作频率 变化与输入电压（引脚9上）变化之比值。测量出0K ，即，画出输出频率关于 输入电压的曲线。确认数据范围要覆盖5kHz 到50kHz 。对于R1, R2 和C 的各种参数取值进行测量，确定0K 对于R1 ,R2 和C 是怎样的近似关系。测量VCO 输出的上升和下降时间，研究电容性负载的影响。 2 无源环路滤波器 无源环路滤波器位于鉴相器输出与VCO 输入之间。此滤波器对鉴相器输出中的高次谐波进行衰减，并控制环路的强度。通常用一个简单RC 滤波器就可以满足要求，这种设计能避免有源滤波器设计中固有的电平移动和输出限制的恼人问题。但另外一方面，有源滤波器可以提供更优越的性能。 2.1 相位比较器 首先来看一下4046的相位比较器II 的输出。该输出端是一个三态器件，这可以在环路锁定时减小波纹。与存在两倍基频拍频的情况不同，这里没有任何拍频。糟糕的方面是，当我们需要为环路建立一个框图时，D K 却不能很好地定义。当向上或向下驱动之一接通时，输出端表现为电压源。但是当输出端悬浮时，它实质上为一个电流源（一个0A 电流源）。因此D K 的值将依赖于给定的滤波器。考察图1。 图1 相位比较器II 的输出 图中当向上驱动器接通时，相位比较器输出为5PO v V =+，当向下驱动器接通时，0PO v V =，当相位比较器处在开路状态时，PO D v v =。我们可以求出输出的平均值：
频率合成技术
频率合成技术 一、频率合成技术简述 频率合成技术起步于上世纪30年代，至今已有七十年的历史。其原理是通过一个或多个参考信号源的线性运算，在某一频段内，产生多个离散频率点。基于此原理制成的频率源称为频率合成器。 频率合成器是现代电子系统的重要组成部分，是决定整个电子系统系统性能的关键设备，不仅在通信、雷达、电子对抗等军事领域，更在广播电视、遥控遥测、仪器仪表等民用领域得到了广泛的应用。随着电子技术在各领域内占有越来越重要的地位，现代雷达和精确制导等高精尖电子系统对频率合成器的各项指标提出了越来越高的要求，推动了频率合成技术的发展。 频率合成器的主要性能指标包括： (1).输出频率范围，是频率合成器输出的最低频率和最高频率之间的变化范围。一般来说，输出的带宽越高越容易满足系统对于频率源的需求。 (2).频率分辨率，是输出频率两个相邻频率点之间的最小间隔。作为标准信号源的频率合成器，频率分辨率越精细越好。 (3).频率切换时间，是输出频率由一个频率切换到另一个指定的频率的时间，电子对抗时的频率跳变对此有着极高的要求。 (4).频谱纯度，频谱的噪声包括杂散分量和相位噪声两方面，杂散又称为寄生信号，主要由频率合成过程中的非线性失真产生；相位噪声是衡量输出信号相位抖动大小的参数。 (5).频率稳定度，是指在规定的时间间隔内，频率合成器输出频率偏离指定值的数值，由作为参考信号源的时钟和各种随机噪声决定。 (6).调制性能，频率合成器是否具有调幅(AM)、调频(FM)和调相(PM)功能。 初期的频率合成技术采用一组晶体组成的晶体振荡器，输出频率点由晶体个数决定，频率准确度和稳定度由晶体性能决定，频率切换由人工手动完成。随着时间的推移，频率合成技术理论的完善和微电子技术的发展，后来的科学家不断的提出了若干频率合成方法，现代的频率合成技术主要经历了三个阶段：直接模拟频率合成、间接频率合成和直接数字频率合成。 直接模拟频率合成(Direct Frequency Synthesis,DS)技术也是一种早期的频率
超顺手的公式之pll
M2 U M’U2 M U M2 M2 U’ M’U2 M U’ M2 巧计方法：遇到三棱换，不管三七二十一先M2，做M2的同时观察魔方左右两面，即可观察出是顺时针还是逆时针的三棱换。如果是顺时针，接下来就逆时针转U，反之，则顺时针转U。紧接着不管三七二十一M’U2 然后和之前一样，顺时针三棱换就转逆时针的U 逆时针三棱换就转顺的U，M2收尾。 PLL03，04 M2 U M2 U2 M2 U M2 M2 U M2 U’(M’E2)2注：E2指的是上层与下层的夹层旋转180° M2 U’ M2 U (M’E2)2方向不同U与U’互换 PLL05，06 05.(R U R' F') ( r U R' U') (r' F R2 U' R') 06. (R U)( R'2 F')(r U R U')(r' F R U' R') 是倒过来做的一样顺
07.x'(RU'R'D)(RUR'D')(RUR'D)(RU'R'D') (R2 UR'd') (R U R' U' R U R' U')( R U R' F U' F2) 08.(R U R' U')(R' F)(R2 U' R' U') (R U R' F') PLL09，10，11 09.(R'U'F')(RU R' U')(R' F)(R2 U' R' U' )(R U R' UR) 10.(R'UR'U)d(R'F'R2U')(R'UR'F)(RF） 11.F(R U'R' U')(R U R' F')(R U R' U') (R' F R F') Pll12，13 12.(R’U2)(RUR’)z(R2UR’DRU’) 13.(R U R'F')(R U R'U')(R'F R2 U'R'U') PLL14,15 14.(R' U2)(R U'U')(R' F)（R U R' U') (R'F')（R2 U')
锁相环基本原理
锁相环基本原理 一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1， Ud = Kd (θi –θo) U F = Ud F （s ） θi θo 图1 一．鉴相器（PD ） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 异或门的逻辑真值表示于表1，图2是逻辑符号图。 表1图2 从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差?θ时，输出端F 的波形的 占空比与?θ有关，见图3。将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与?θ有关，这样，我 们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U=Vdd*?θ/π (1) Vcc 不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *?θ (2) 1/2ππ?θ Kd 为鉴相灵敏度图4 F O o U K dt d =θV PD LPF VCO Ui Uo V A B F __F = A B + A B F B A
2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。 二． 压控振荡器（VCO ） 压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0U F （t ） 式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。 三． 环路滤波器 这里仅讨论无源比例积分滤波器如图5。 其传递函数为： 1 )(1 )()()(212+++== τττs s s U s U s K i O F 式中：τ1 =R1C τ2 = R2 C 图5 四． 锁相环的相位模型及传输函数 图6 图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。 由图6可知： R1 0640 V Kd KF(s)Ko/s i o e A -+
锁相环PLL的组成和工作原理
锁相环的组成和工作原理#1 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡 器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1 所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入 信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电 路如图8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压 分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即（8-4-4） 则，瞬时相位差θd为 （8-4-5）
毕业设计论文：PLL锁相环电路
摘要 随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。 本次毕业设计的主要任务是，采用0.18μm CMOS工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL锁相环电路，设计重点为PLL锁相环电路的版图设计，设计工具为Laker。 本论文介绍了PLL锁相环电路的基本原理以及其完整的版图设计结果。本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。 关键词：PLL锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计，0.18μm CMOS工艺
Abstract With the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly. The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18μm CMOS technology. The design focus on the layout of the PLL circuit, and the design tools is the Laker. This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements. Key words:PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 μm CMOS process