verilog实验四分频器
Verilog HDL实验报告
Verilog 实验报告
题目：分频器
系部名称：通信工程
专业名称：通信工程
班级：
班内序号：
学生姓名：
时间：2010.12.12
一、实验要求：
设计一个将10MHz时钟分频为500KHz的时钟，有复位端；
二、实验内容：
源文件
module fenpin(clr,a,b);
input a;
input clr;
output b;
integer i=0;
reg b;
always @(negedge clr or posedge a)
if(!clr)
begin
b=0;
i=0;
end
else
begin
i=i+1;
if(i==11)
begin
b=~b;
i=1;
end
end
endmodule
测试文件
`timescale 10ns/100ps
module fenpin_test;
reg a;
reg clr;
wire b;
fenpin u1(clr,a,b);
initial
begin
$monitor($time,"clr=%b,a=%b,b=%b",clr,a,b);
clr=1'b0;
a=1'b0;
#5 clr=1'b1;
end
always
#5 a=~a;
endmodule
# 0clr=0,a=0,b=0 # 5clr=1,a=1,b=0 # 10clr=1,a=0,b=0 # 15clr=1,a=1,b=0 # 20clr=1,a=0,b=0 # 25clr=1,a=1,b=0 # 30clr=1,a=0,b=0 # 35clr=1,a=1,b=0 # 40clr=1,a=0,b=0 # 45clr=1,a=1,b=0 # 50clr=1,a=0,b=0 # 55clr=1,a=1,b=0 # 60clr=1,a=0,b=0 # 65clr=1,a=1,b=0 # 70clr=1,a=0,b=0 # 75clr=1,a=1,b=0 # 80clr=1,a=0,b=0 # 85clr=1,a=1,b=0 # 90clr=1,a=0,b=0 # 95clr=1,a=1,b=1 # 100clr=1,a=0,b=1 # 105clr=1,a=1,b=1 # 110clr=1,a=0,b=1 # 115clr=1,a=1,b=1 # 120clr=1,a=0,b=1 # 125clr=1,a=1,b=1 # 130clr=1,a=0,b=1 # 135clr=1,a=1,b=1
三、实验心得：
通过本实验，我更加熟悉了Verilog这门语言并能使用ModelSim软件，能自己设计编写一些程序和其测试文件，并将测试结果输出，验证理论的学习，加深理论知识的理解；这样可以更直观形象的理解各种电路器件的工作，有助于今后的学习。
verilog数字系统设计教程习题答案
verilog 数字系统设计教程习题答案第二章 HDL 既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互联的结构模块。这意味着利用Verilog 语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。 2.模块的基本结构由关键词module和endmodule构成。 3.一个复杂电路系统的完整Verilog HDL 模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 HDL和VHDL乍为描述硬件电路设计的语言，其共同的特点在于：能形式化地抽象表示电路的结构和行为、支持逻辑设计中层次与领域的描述、可借用高级语言的精巧结构来简化电路的描述、具有电路仿真与验证机制以保证设计的正确性、支持电路描述由高层到低层的综合转换、硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去）、便于文档管理、易于理解和设计重用。 5.不是
6.将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。 7.综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile 是作为一个综合的工业标准，它还有另外一个产品叫Behavior Compiler ，可以提供更高级的综合。 另外最近美国又出了一个软件叫Ambit ，据说比Synopsys 的软件更有效，可以综合50万门的电路，速度更快。今年初Ambit 被Cadence 公司收购，为此Cade nee放弃了它原来的综合软件Syn ergy。随着FPGA 设计的规模越来越大，各EDA公司又开发了用于FPGA设计的综合软件，比较有名的有：Sy nopsys 的FPGAExpress，Cade nee 的Syn plity ，Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。 8.整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件 进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。用于适配，适配将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC Jam格式的 文件 9.在FPGA设计中，仿真一般分为功能仿真（前仿真）和时序仿真（后仿真）。功能仿真又叫逻辑仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证；而时序仿真是在布局布线后进行，它与
数字系统设计与verilog HDL课程设计
数字系统设计与verilog HDL课程设计 设计题目：实用多功能数字钟 专业：电子信息科学与技术 班级：0313410 学号：031341025 姓名：杨存智 指导老师：黄双林
摘要 本课程设计利用QuartusII软件Verilog VHDL语言的基本运用设计一个多功能数字钟，经分析采用模块化设计方法，分别是顶层模块、alarm、alarm_time、counter_time、clk50mto1、led、switch、bitel、adder、sound_ddd、sound_ddd_du模块，再进行试验设计和软件仿真调试，分别实现时分秒计时、闹钟闹铃、时分秒手动校时、时分秒清零，时间保持和整点报时等多种基本功能。 单个模块调试达到预期目标，再将整体模块进行试验设计和软件仿真调试，已完全达到分块模式设计功能，并达到设计目标要求。 关键字：多功能数字钟、Verilog、模块、调试、仿真、功能
目录 1．课程设计的目的及任务............................................................. 错误！未定义书签。 1.1 课程设计的目的 (3) 1.2 课程设计的任务与要求 (4) 2．课程设计思路及其原理 (4) 3．QuartusII软件的应用 (5) 3.1工程建立及存盘 (5) 3.2工程项目的编译 (5) 3.3时序仿真 (6) 4．分模块设计、调试、仿真与结果分析 (7) 4.1 clk50mto1时钟分频模块 (7) 4.2 adder加法器模块 (7) 4.3 hexcounter16 进制计数器模块 (7) 4.4 counter_time 计时模块 (8) 4.5 alarm闹铃模块 (8) 4.6 sound_ddd嘀嘀嘀闹铃声模块 (9) 4.7 sound_ddd_du嘀嘀嘀—嘟声音模块 (9) 4.8 alarm_time闹钟时间设定模块 (10) 4.9 bitsel将输出解码成时分秒选择模块 (10) 4.10 switch去抖模块 (11) 4.11 led译码显示模块 (11) 4.12 clock顶层模块 (12) 5．实验总结 (13) 5．1调试中遇到的问题及解决的方法 (13) 5.2实验中积累的经验 (14) 5.3心得体会 (14) 6．参考文献 (14) 1.1 课程设计的目的 通过课程设计的锻炼，要求学生掌握V erilog HDL语言的一般设计方法，掌握VerilogHDL语言的基本运用，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，基于实践、源于实践，实践出真知，实践检验真理，培养学生的
《verilog_数字系统设计课程》(第二版)思考题答案
Verilog数字系统设计教程思考题答案 绪论 1.什么是信号处理电路？它通常由哪两大部分组成？ 信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常有高速数据通道接口和高速算法电路两大部分组成。 2.为什么要设计专用的信号处理电路？ 因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存储器中，然后在微处理器芯片控制下，按时钟的节拍，逐条取出指令分析指令和执行指令，直到程序的结束。微处理器芯片中的内部总线和运算部件也是为通用目的而设计，即使是专为信号处理而设计的通用微处理器，因为它的通用性也不可能为某一特殊的算法来设计一系列的专用的运算电路而且其内部总线的宽度也不能随便的改变，只有通过改变程序，才能实现这个特殊的算法，因而其算法速度也受到限制所以要设计专用的信号处理电路。 3.什么是实时处理系统？ 实时处理系统是具有实时响应的处理系统。 4.为什么要用硬件描述语言来设计复杂的算法逻辑电路？ 因为现代复杂数字逻辑系统的设计都是借助于EDA工具完成的，无论电路系统的仿真和综合都需要掌握硬件描述语言。 5.能不能完全用C语言来代替硬件描述语言进行算法逻辑电路的设计？ 不能，因为基础算法的描述和验证通常用C语言来做。如果要设计一个专用的电路来进行这种对速度有要求的实时数据处理，除了以上C语言外，还须编写硬件描述语言程序进行仿真以便从电路结构上保证算法能在规定的时间内完成，并能通过与前端和后端的设备接口正确无误地交换数据。 6.为什么在算法逻辑电路的设计中需要用C语言和硬件描述语言配合使用来提 高设计效率？ 首先C语言很灵活，查错功能强，还可以通过PLI编写自己的系统任务，并直接与硬件仿真器结合使用。C语言是目前世界上应用最为广泛的一种编程语言，因而C程序的设计环境比Verilog HDL更完整，此外，C语言有可靠地编译环境，语法完备，缺陷缺少，应用于许多的领域。比较起来，Verilog语言只是针对硬件描述的，在别处使用并不方便。而用Verilog的仿真，综合，查错等大部分软件都是商业软件，与C语言相比缺乏长期大量的使用，可靠性较差，亦有很多缺陷。所以只有在C语言的配合使用下,Verilog才能更好地发挥作用。C 语言与Verilog HDL语言相辅相成，互相配合使用。这就是即利用C语言的完整性又要结合Verilog对硬件描述的精确性，来更快更好地设计出符合性能要求的
通信原理2DPSK调制与解调实验报告
通信原理课程设计报告
一. 2DPSK基本原理 1.2DPSK信号原理 2DPSK方式即是利用前后相邻码元的相对相位值去表示数字信息的一种方式。现假设用Φ表示本码元初相与前一码元初相之差，并规定：Φ＝0表示0码，Φ＝π表示1码。则数字信息序列与2DPSK信号的码元相位关系可举例表示如2PSK信号是用载波的不同相位直接去表示相应的数字信号而得出的，在接收端只能采用相干解调，它的时域波形图如图2.1所示。 图1.1 2DPSK信号 在这种绝对移相方式中，发送端是采用某一个相位作为基准，所以在系统接收端也必须采用相同的基准相位。如果基准相位发生变化，则在接收端回复的信号将与发送的数字信息完全相反。所以在实际过程中一般不采用绝对移相方式，而采用相对移相方式。 定义?Φ为本码元初相与前一码元初相之差，假设： ?Φ=0→数字信息“0”； ?Φ=π→数字信息“1”。 则数字信息序列与2DPSK信号的码元相位关系可举例表示如下： 数字信息： 1 0 1 1 0 1 1 1 0 1
DPSK信号相位：0 π π 0 π π 0 π 0 0 π 或：π 0 0 π 0 0 π 0 π π 0 2. 2DPSK信号的调制原理 一般来说，2DPSK信号有两种调试方法，即模拟调制法和键控法。2DPSK 信号的的模拟调制法框图如图1.2.1所示，其中码变换的过程为将输入的单极性不归零码转换为双极性不归零码。 图1.2.1 模拟调制法 2DPSK信号的的键控调制法框图如图1.2.2所示，其中码变换的过程为将输入的基带信号差分，即变为它的相对码。选相开关作用为当输入为数字信息“0”时接相位0，当输入数字信息为“1”时接pi。 图1.2.2 键控法调制原理图 码变换相乘 载波 s(t)e o(t)
BPSK调制及解调实验报告
实验五BPSK调制及解调实验 一、实验目的 1、掌握BPSK调制和解调的基本原理； 2、掌握BPSK数据传输过程，熟悉典型电路； 3、了解数字基带波形时域形成的原理和方法，掌握滚降系数的概念； 4、熟悉BPSK调制载波包络的变化； 5、掌握BPSK载波恢复特点与位定时恢复的基本方法； 二、实验器材 1、主控&信号源、9号、13号模块各一块 2、双踪示波器一台 3、连接线若干 三、实验原理 1、BPSK调制解调（9号模块）实验原理框 PSK调制及解调实验原理框图 2、BPSK调制解调（9号模块）实验框图说明 基带信号的1电平和0电平信号分别与256KHz载波及256KHz反相载波相乘，叠加后得到BPSK调制输出；已调信号送入到13模块载波提取单元得到同步载波；已调信号与相干载波
相乘后，经过低通滤波和门限判决后，解调输出原始基带信号。 四、实验步骤 实验项目一BPSK调制信号观测（9号模块） 概述：BPSK调制实验中，信号是用相位相差180°的载波变换来表征被传递的信息。本项目通过对比观测基带信号波形与调制输出波形来验证BPSK调制原理。 1、关电，按表格所示进行连线。 2、开电，设置主控菜单，选择【主菜单】→【通信原理】→【BPSK/DBPSK数字调制解调】。将9号模块的S1拨为0000，调节信号源模块W3使256 KHz载波信号峰峰值为3V。 3、此时系统初始状态为：PN序列输出频率32KHz。 4、实验操作及波形观测。 （1）以9号模块“NRZ-I”为触发，观测“I”； （2）以9号模块“NRZ-Q”为触发，观测“Q”。 （3）以9号模块“基带信号”为触发，观测“调制输出”。
乘积型相位鉴频器的设计
一、电路原理 1．电路原理 （1）乘积型相位鉴频由移相网络、乘法器和低通滤波器三部分组成。调频信号一路直接加至乘法器，另一路经相移网络移相后(参考信号)加至乘法器。由于调频信号和参考信号同频正交，因此，称之为正交鉴频器。如图所示。 图1 正交鉴频原理图 （2）用LM1596构成的乘积型相位鉴频器电路如图所示。 图2 LM1596构成的相位鉴频器 其中C 1与并联谐振回路C 2L 共同组成线性移相网络，将调频波的瞬时频率的变化转变成瞬时相位的变化。分析表明，该网络的传输函数的相频特性)(ωφ的表 达式为： )]1(arctan[2)(20 2 --=w w Q w π φ 当 <
或 )2arctan(2 )(0 f f Q f ?-= ?π φ 式中f 0—回路的谐振频率，与调频的中心频率相等。Q —回路品质因数。△ f —瞬时频率偏移。相移φ与频偏△f 的特性曲线如图所示。 图3 相移φ与频偏△f 的特性曲线 2．主要技术指标 相位鉴频法的原理框图如下图所示。图中的变换电路具有线性的频率—相位转换特性，它可以将等幅的调频信号变成相位也随瞬时频率变化的、既调频又调相的FM-PM 波。把此FM-PM 波和原来输入的调频信号一起加到鉴相器上，就可以通过鉴相器解调此调频信号。相位鉴频法的关键是相位检波器，相位检波器或鉴相器就是用来检出两个信号之间的相位差，完成相位差—电压变换作用的部件或电路。设输入鉴相器的两个信号分别为： 把它们同时加于鉴相器，鉴相器的输出电压o u 是瞬时相位差的函数，即： 在线性鉴相时，o u 与输入位相差21()()()e t t t ???=-成正比。信号2u 中引入/2π固 定相移的目的在于当输入相位差21()()()e t t t ???=-在零附近正负变化时，鉴相器输出电压也相应地在零附近正负变化。 图4 相位鉴频器的框图 11122222cos ()cos ()sin ()2c c c u U t t u U t t U t t ω?πω?ω?=+???? ?? =-+=+???????? 21()()o u f t t ??=-????
正交鉴频器实验报告
正交鉴相鉴频器 实验报告 一. 设计方案: 1. 实验原理： 先将调频波经过一个移相网络变换成调相调频波，然后再与原调频波一起加到一个相位检波器进行鉴频。 利用模拟乘法器的相乘原理可以实现乘积型相位检波: 输入信号 ()cos(sin )s sm c f v t V t m t ω=+Ω 移相后的信号为: ''' ()cos{sin [ ()]} 2 sin[sin ()] s sm c f sm c f v t V t m t V t m t π ω?ωω?ω=+Ω++=+Ω+ 得到的输出信号 '' 1()KV sin[2(sin )()] 2 1 V sin () 2 o sm sm c F sm sm v t V t m t K V ω?ω?ω=+Ω++ 其中第一项为高频分量,可以用滤波器滤掉，第二项是所需的频率分量。只要线性移相网络的相频特性()?ω在调频波的频率变化范围内是线性的，当 ()0.4rad ?ω≤时，sin ()()?ω?ω≈。因此，鉴频器的输出电压()o v t 的变化规 律与调频波瞬时频率的变化规律相同，从而实现了相位鉴频。 2. 各部分电路具体实现： 鉴相鉴频器主要由三部分组成：移相网络，模拟相乘器和低频放大器。具体电路实现如下： (1) 移相网络： v D (t)
用LC 谐振回路实现移相网络，使输入信号移相90°。谐振回路的谐振频率为中频频率2.455MHz 。 (2) 模拟相乘器 用MC1496构成相乘器，使输入的两路正交信号相乘。1,4管脚和8,10管脚间分别接有电位器R2和R5用来调节输入直流平衡。电源处C7,C8和L2构成 型滤波网络，R12和C9起级间去耦作用。 (3) 低频放大器: 用LM741运放来放大输入调制信号，同时运放还能起到低通滤波以及隔离的作用。通过调节相应的电阻值可以改变放大的倍数。在运放的两个输入端2脚和3脚加上两个隔直电容，可以滤去直流分量，以保证运放的工作点正确。R21和C15构成低通滤波器。 L2 R13R12
PSK(DPSK)及QPSK-调制解调实验报告
实验4 PSK(DPSK)及QPSK 调制解调实验 配置一：PSK(DPSK)模块 一、实验目的 1. 掌握二相绝对码与相对码的码变换方法； 2. 掌握二相相位键控调制解调的工作原理及性能测试； 3. 学习二相相位调制、解调硬件实现，掌握电路调整测试方法。 二、实验仪器 1．时钟与基带数据发生模块，位号：G 2．PSK 调制模块，位号A 3．PSK 解调模块，位号C 4．噪声模块，位号B 5．复接/解复接、同步技术模块，位号I 6．20M 双踪示波器1 台 7．小平口螺丝刀1 只 8．频率计1 台（选用） 9．信号连接线4 根 三、实验原理 相位键控调制在数字通信系统中是一种极重要的调制方式，它具有优良的抗干扰噪声性能及较高的频带利用率。在相同的信噪比条件下，可获得比其他调制方式（例如：ASK、FSK）更低的误码率，因而广泛应用在实际通信系统中。本实验箱采用相位选择法实现相位调制（二进制），绝对移相键控（PSK 或CPSK）是用输入的基带信号（绝对码）选择开关通断控制载波相位的变化来实现。相对移相键控（DPSK）采用绝对码与相对码变换后，用相对码控制选择开关通断来实现。 （一） PSK 调制电路工作原理 二相相位键控的载波为1.024MHz，数字基带信号有32Kb/s 伪随机码、及其相对码、32KHz 方波、外加数字信号等。相位键控调制解调电原理框图，如图6-1 所示。 1．载波倒相器 模拟信号的倒相通常采用运放来实现。来自1.024MHz 载波信号输入到运放的反相输入端，在输出端即可得到一个反相的载波信号，即π相载波信号。为了使0 相载波与π相载波的幅度相等，在电路中加了电位器37W01 和37W02 调节。 2．模拟开关相乘器 对载波的相移键控是用模拟开关电路实现的。0 相载波与π相载波分别加到模拟开关A：CD4066 的输入端（1 脚）、模拟开关B：CD4066 的输入端（11 脚），在数字基带信号的信码中，它的正极性加到模拟开关A 的输入控制端（13 脚），它反极性加到模拟开关B 的输入控制端（12 脚）。用来控制两个同频反相载波的通断。当信码为“1”码时，模拟开关A 的输入控制端为高电平，模拟开关A 导通，输出0 相载波，而模拟开关B 的输入控制端为低电平，模拟开关B 截止。反之，当信码为“0”码时，模拟开关A 的输入控制端为低电平，模拟开关A 截止。而模拟开关B 的输入控制端却为高电平，模拟开关B 导通。输出π相载波，两个模拟开关输出通过载波输出开关37K02 合路叠加后输出为二相PSK 调制信号。另外，DPSK 调制是采用码型变换加绝对调相来实现，即把数据信息源（伪随机码序列）作为绝对码序列{a n}，通过码型变换器变成相对码序列{b n}，然后再用相对码序列{b n}，进行绝
振幅调制电路实验报告(DOC)
西南科技大学 课程设计报告 课程名称：高频电路课程设计 设计名称：振幅调制电路 姓名：李光伟 学号: 20105315 班级：电子1001 指导教师：魏冬梅 起止日期：2012.12.24-2013.1.6 西南科技大学信息工程学院制
课程设计任务书 学生班级：电子1001 学生姓名：李光伟学号：20105315 设计名称：振幅调制电路 起止日期：2012.12.24-2013.1.6指导教师：魏冬梅 设计要求：波信号为1MHz，低频调制信号为1kHz，两个信号均为正弦波信号。这两个输入信号可以采用实验室的信号源产生，也可以自行设计产生，采用乘法器1496设计调幅电路。 产生DSB信号，输出信号幅度>200mV。
课程设计学生日志时间设计内容
课程设计考勤表 周星期一星期二星期三星期四星期五 课程设计评语表指导教师评语： 成绩：指导教师： 年月日
振幅调制电路 一、 设计目的和意义 目的：实现抑制载波的双边带调幅。产生DSB 信号，输出信号幅度>200mV 。 意义：实现抑制载波的双边带调幅。 二、 设计原理 由集成模拟乘法器MC1496构成的振幅调制电路，可以实现普通调幅、抑制载波的双边带调幅以及单边带调幅。本次实验采用MC1496模拟乘法器是对两个模拟信号(电压或电流)实现相乘功能的有源非线性器件。主要功能是实现两个互不相关信号相乘．即输出信号与两输入信号相乘输出，总电路图如图1所示。 [1] 振幅调制就是使载波信号的振幅随调制信号的变化规律而变化的技术。通常载波信号为高频信号，调制信号为低频信号。设载波信号的表达式为： ()t U u c cm c ωcos =， 调制信号的表达式为t V t u cm Ω=Ωcos )(则调制信号的表达式 为：t t m V u c cm ωcos )cos 1(0Ω+= =t mV t t mV t V c cm c cm c cm )cos(21)cos(21cos Ω-+Ω++ ωωω错误！未找到 引用源。
实验12 斜率鉴频与相位鉴频器
实验12 斜率鉴频与相位鉴频器 —、实验准备 1．做本实验时应具备的知识点： FM波的解调 斜率鉴频与相位鉴频器 2．做本实验时所用到的仪器： 变容二极管调频模块 斜率鉴频与相位鉴频器模块 双踪示波器 万用表 二、实验目的 1．了解调频波产生和解调的全过程以及整机调试方法，建立起调频系统的初步概念； 2．了解斜率鉴频与相位鉴频器的工作原理； 3．熟悉初、次级回路电容、耦合电容对于电容耦合回路相位鉴频器工作的影响。 三、实验内容 1．调频-鉴频过程观察：用示波器观测调频器输入、输出波形，鉴频器输入、输出波形； 2．观察初级回路电容、次级回路电容、耦合电容变化对FM波解调的影响。 四、基本原理 从FM信号中恢复出原基带调制信号的技术称为FM波的解调，也称为频率检波技术，简称鉴频。鉴频器的解调输出电压幅度应与输入FM波的瞬时频率成正比，因此鉴频器实际上是一个频率—电压幅度转换电路。实现鉴频的方法有很多种，本实验介绍斜率鉴频和电容耦合回路相位鉴
频。 1．斜率鉴频电路 斜率鉴频技术是先将FM波通过线性频率振幅转换网络，使输出FM波的振幅按照瞬时频率的规律变化，而后通过包络检波器检出反映振幅变化的解调信号。实践中频率振幅转换网络常常采用LC并联谐振回路，为了获得线性的频率幅度转换特性，总是使输入FM波的载频处在LC并联回路幅频特性曲线斜坡的近似直线段中点，即处于回路失谐曲线中点。这样，单失谐回路就可以将输入的等幅FM波转变为幅度反映瞬时频率变化的FM波，而后通过二极管包络检波器进行包络检波，解调出原调制信号以完成鉴频功能。 图12-1为斜率鉴频与相位鉴频实验电路，图中13K02开关打 向“3”时为斜率鉴频。13Q01用来对FM波进行放大，13C2、13L02为频率振幅转换网络，其中心频率为9MHZ左右。13D03为包络检波二极管。13TP01、13TP02为输入、输出测量点。 2．相位鉴频器 本实验采用平衡叠加型电容耦合回路相位鉴频器，实验电路如图12-1所示，开关13K02拨向“1”时为相位鉴频。 相位鉴频器由频相转换电路和鉴相器两部分组成。输入的调频信号加到放大器13Q01的基极上。放大管的负载是频相转换电路，该电路是通过电容13C3耦合的双调谐回路。初级和次级都调谐在中心频率上。初级回路电压直接加到次级回路中的串联电容13C04、13C05的中心点上，作为鉴相器的参考电压；同时，又经电容13C3耦合到次级回路，作为鉴相器的输入电压，即加在13L02两端用表示。鉴相器采用两个并联二极管检波电路。检波后的低频信号经RC滤波器输出。
基于verilog数字秒表的设计实现
生产实习报告 班级：通信13-2班 姓名：闫振宇 学号： 成绩： 电子与信息工程学院 信息与通信工程系
基于verilog数字秒表的设计实现 1. 概述 硬件描述语言HDL ( HardwareDescription Langyage) 是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计这里用这种语言可以从上层倒下层逐层描述自设计思想用一系列分层的模块来表示极其复杂的数字系统，然后用EDA 工具逐层验证，把其中需要为具体物理电路的模块组合由自动综合工具转换到门级电路网表。Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。使用VERILOG 进行系统设计时采用的是从顶至下的设计，自顶向下的设计是从系统机开始巴西同划分为若干个基本单元，然后再把每个单元划分为下一层的基本单元，这样下去直到可以直接用EDA 元件库中的基本元件来实现为止。 2. 设计目的及要求 a.有源晶振频率：50MHZ； b.测试计时范围：00’00”00 ~ 59’59”99，显示的最长时间为59分59 秒； c.数字秒表的计时精度是10ms； d.显示工作方式：六位BCD七段数码管显示读数，两个按钮开关（一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停）。 3.设计原理 秒表的逻辑结构较简单，它主要由四进制计数器、十六进制计数器、分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止、启动以及清零复位。 秒表有共有6个输出显示，其中6个显示输出数据，分别为百分之一秒、十分之一秒、
实验报告simulink
班级：姓名：学号：
实验一：AM 信号的调制与解调 实验目的：1.了解模拟通信系统的仿真原理。 2.AM 信号是如何进行调制与解调的。 实验原理： 1.调制原理：AM 调制是用调制信号去控制高频正弦载波的幅度，使其按调制信号的规律变化的过程,就是按原始电信号的变化规律去改变载波某些参量的过程。 + m(t) S AM (t)A 0 cos ωc t AM 信号的时域和频域的表达式分别为: ()()[]()()()()t t m t A t t m A t S C C C AM ωωωcos cos cos 00+=+= 式（4-1） ()()()[]()()[]C C C C AM M M A S ωωωωωωδωωδπω-+++ -++=2 1 0 式（4-2） 在式中，为外加的直流分量；可以是确知信号也可以是 随机信号，但通常认为其平均值为0，即。其频谱是DSB SC-AM 信号的频谱加上离散大载波的频谱。 2.解调原理：AM 信号的解调是把接收到的已调信号还 原为调制信号。 AM 信号的解调方法有两种：相干解调和包 络检波解调。 AM 相干解调原理框图如图。相干解调（同步解调）：利用
相干载波（频率和相位都与原载波相同的恢复载波）进行的解调，相干解调的关键在于必须产生一个与调制器同频同相位的载波。如果同频同相位的条件得不到满足，则会破坏原始信号的恢复。相干载波的提取：（1）导频法：在发送端加上一离散的载频分量，即导频，在接收端用窄带滤波器提取出来作为相干载波，导频的功率要求比调制信号的功率小；（2）不需导频的方法：平方环法、COSTAS环法。 LPF m0(t) S AM(t) cosωc t AM信号波形的包络与输入基带信号成正比，故可以用包络检波的方法恢复原始调制信号。包络检波器一般由半波或全波整流器和低通滤波器组成： （1）整流：只保留信号中幅度大于0的部分。（2）低通滤波器：过滤出基带信号；（3）隔直流电容：过滤掉直流分量。实验内容： 1.AM相干解调框图。
(相位鉴频器)电子测量实验指导书(科)
Xb08610209 陆斌 08电子信息（2）班 相位鉴频器 一、实验目的 1、熟悉相位鉴频电路的基本原理。 2、了解鉴频特性曲线（S 曲线）的正确调整方法。 3、将变容二极管调频器与相位鉴频器两实验板进行联机调试，进一步了解调频和解调全过程及整机调试方法。 二、实验原理 相位鉴频器是模拟调频信号解调的一种最基本的解调电路，它具有鉴频灵敏度高，解调线性好等优点。 1、鉴频概述 调频波的解调称为频率解调，简称鉴频；调相波的解调称为相位检波，简称 鉴相。它们的作用都是从已调波中检出反映在频率或相位变化上的调制信号。但是采用的方法不尽相同。由于在调频接收机中，当等幅调频信号通过鉴频前各级电路时，因电路频率特性不均匀而导致调频信号频谱结构的变化，从而造成调频信号的振幅发生变化。如果存在着干扰，还会进一步加剧这种振幅的变化。鉴频器解调这种信号时，上述寄生调幅就会反映在输出解调电压上，产生解调失真。因此，一般必须在鉴频前加一限幅器以消除寄生调幅，保证加到鉴频器上的调频电压是等幅的。限幅与鉴频一般是连用的，统称为限幅鉴频器。 鉴频器输出电压u 0随输入频率f （或频偏 ）变化的特性称为鉴 频特性。在线性解调的理想情况下，鉴频特性为一直线，实际上会弯曲，呈“S”型，称为“S”曲线。 2、鉴频器指标 1）鉴频跨导（效率、灵敏度）S D ：鉴频特性在f c 处的斜率，用它来评价鉴频能力。 单位为V/Hz 。S D 越大，表明鉴频器将输入瞬时频偏变换为输出解调电压的能力越强。 c f f f -=?
一般情况下，S D 为调制角频率的复值函数，即()D S j Ω，要求它的通频带大于调制信号的最高频率 m ax Ω 2）峰值带宽max B ：鉴频器输出电压两峰值点所对应的频率差，即 max 21B f f =-，它近似表明鉴频器鉴频线性区的宽度。为了减小鉴频器的非线性 失真，要求鉴频特性近似线性的范围 m ax 2f ?大于2m f ?。 ③ 最大输出电压0m ax U ：鉴频器输出的最大电压。 ④ 线性度要好与失真要小。 3.电容耦合双调谐回路相位鉴频器： 相位鉴频器的组成方框图如3-3示。图中的线性移相网络就是频—相变换网络，它将输入调频信号u1 的瞬时频率变化转换 为相位变化的信号u2，然后与原输入的调频信号一起加到相位检波器，检出反映频率变化的相位变化，从而实现了鉴频的目的。 图3-4的耦合回路相位鉴频器是常用的一种鉴频器。这种鉴频器的相位检波器部分是由两个包络检波器组成，线性移相网络采用耦合回路。为了扩大线性鉴频的范围，这种相位鉴频器通常都接成平衡和差动输出。 图3-4 耦合回路相位鉴频器 图3-5（a ）是电容耦合的双调谐回路相位鉴频器的电路原理图，它是由调 o
verilog数字系统设计教程习题答案
verilog数字系统设计教程习题答案 第二章 1.Verilog HDL 既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互联的结构模块。这意味着利用Verilog语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。 2.模块的基本结构由关键词module和endmodule构成。 3.一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用 Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 4.Verilog HDL和VHDL作为描述硬件电路设计的语言，其共同的特点在于：能 形式化地抽象表示电路的结构和行为、支持逻辑设计中层次与领域的描述、可借用高级语言的精巧结构来简化电路的描述、具有电路仿真与验证机制以保证设计的正确性、支持电路描述由高层到低层的综合转换、硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去）、便于文档管理、易于理解和设计重用。 5.不是 6.将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组 合装配的过程。 7.综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile是作为一个综合的工业标准，它还有另外一个产品叫Behavior Compiler，可以提供更高级的综合。 另外最近美国又出了一个软件叫Ambit，据说比Synopsys的软件更有效，可以 综合50万门的电路，速度更快。今年初Ambit被Cadence公司收购，为此Cadence 放弃了它原来的综合软件Synergy。随着FPGA设计的规模越来越大，各EDA公 司又开发了用于FPGA设计的综合软件，比较有名的有：Synopsys的FPGA Express，Cadence的Synplity， Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。 8.整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件 进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。用于适配，适配将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。
PSK调制解调实验报告标准范本
报告编号：LX-FS-A22577 PSK调制解调实验报告标准范本 The Stage T asks Completed According T o The Plan Reflect The Basic Situation In The Work And The Lessons Learned In The Work, So As T o Obtain Further Guidance From The Superior. 编写：_________________________ 审批：_________________________ 时间：________年_____月_____日 A4打印/ 新修订/ 完整/ 内容可编辑
PSK调制解调实验报告标准范本 使用说明：本报告资料适用于按计划完成的阶段任务而进行的，反映工作中的基本情况、工作中取得的经验教训、存在的问题以及今后工作设想的汇报，以取得上级的进一步指导作用。资料内容可按真实状况进行条款调整，套用时请仔细阅读。 一、实验目的 1. 掌握二相绝对码与相对码的码变换方法； 2. 掌握二相相位键控调制解调的工作原理及性能测试； 3. 学习二相相位调制、解调硬件实现，掌握电路调整测试方法。 二、实验仪器 1．时钟与基带数据发生模块，位号：G 2．PSK 调制模块，位号A 3．PSK 解调模块，位号C 4．噪声模块，位号B
5．复接/解复接、同步技术模块，位号I 6．20M 双踪示波器1 台 7．小平口螺丝刀1 只 8．频率计1 台（选用） 9．信号连接线4 根 三、实验原理 相位键控调制在数字通信系统中是一种极重要的调制方式，它具有优良的抗干扰噪声性能及较高的频带利用率。在相同的信噪比条件下，可获得比其他调制方式（例如：ASK、FSK）更低的误码率，因而广泛应用在实际通信系统中。本实验箱采用相位选择法实现相位调制（二进制），绝对移相键控（PSK 或CPSK）是用输入的基带信号（绝对码）选择开关通断控制载波相位的变化来实现。相对移相键控（DPSK）采用绝对码与相对码变换后，用相对码控
高频实验九 电容耦合相位鉴频器实验报告
实验九 电容耦合相位鉴频器实验 一．实验目的 1. 进一步学习掌握频率解调相关理论。 1. 了解电容耦合回路相位鉴频器的工作原理。 3. 了解鉴频特性（S 形曲线的调试与测试方法）。 二、实验使用仪器 1．电容耦合相位鉴频器实验板 2．100MH 泰克双踪示波器 3. FLUKE 万用表 4. 高频信号源 三、实验基本原理与电路 1. 实验基本原理 从调频波中取出原来的调制信号，称为频率检波，又称鉴频。完成鉴频功能的电路，称为鉴频器。在调频波中，调制信息包含在高频振荡频率的变化量中，所以调频波的解调任务就是要求鉴频器输出信号与输入调频波的瞬时频移成线性关系。 本实验采用的是相位鉴频器。相位鉴频器是利用回路的相位-频率特性来实现调频波变换为调幅调频波的。它是将调频信号的频率变化转换为两个电压之间的相位变化，再将这相位变化转换为对应的幅度变化，然后利用幅度检波器检出幅度的变化。 鉴相器采用两个并联二极管检波电路。假设二极管D3的检波电路和二极管D4的检波电路完全对称，两个检波电路的电压传输系数完全相等，检波后的输出信号为两个检波电路的输出电压差。即034D D U U U =- 当瞬时频率0f f =时, 2U 比1U 滞后90°，但|3D U |＝|4D U |，这时，鉴频器输出为零。当0f f >时, 2U 滞后于1U 的相角小于90°，|3D U |>|4D U |，鉴频器的输出大于零。当0f f <时，2U 滞后于1U 的相角大于90°，
|3D U |<|4D U |，鉴频器的输出小于零。相位鉴频器鉴频特性的线性较好，鉴频灵敏度也较高。 图9-1频率电压转换原理图。 (ω<ω0)U 2(ω=ω0) (ω>ω0) . U 1.. U 2 .2U 2. 2 .. U 1 .U 2 .2 U 2. 2 . . U 2 .2 U 2. 2 (a) (b)(ω=ω0)(c)(ω>ω0) (d)(ω<ω0) 图9-1频率电压转换原理图。 鉴频器的主要参数： （1） 鉴频跨导 鉴频器的输出电压与输入调频波的瞬时频率偏移成正比，其比例系数称为鉴频跨导。图9-3为鉴频器输出电压V 与调频波的瞬时频偏f ?之间的关系曲线，称为鉴频特性曲线。它的中部接近直线部分的斜率即为鉴频跨导。它代表每单位频偏所产生的输出电压的大小，希望鉴频器的鉴频跨导应该尽可能的大。 （2）鉴频灵敏度 指鉴频器正常工作时，所需要输入调频波的最小幅度。其值越小，鉴频器灵敏度越高。 （3）鉴频器频带宽度 从上图的鉴频特性曲线中可以看出，只有特性曲线中间一部分的线性度较好，我们称2m f ?为频带宽度。一般，要求2m f ?大于输入调频波频偏的两倍，并
《verilog_数字系统设计课程》(第二版)思考题答案
绪论 1.什么是信号处理电路？它通常由哪两大部分组成？ 信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常有高速数据通道接口和高速算法电路两大部分组成。 2.为什么要设计专用的信号处理电路？ 因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存储器中，然后在微处理器芯片控制下，按时钟的节拍，逐条取出指令分析指令和执行指令，直到程序的结束。微处理器芯片中的内部总线和运算部件也是为通用目的而设计，即使是专为信号处理而设计的通用微处理器，因为它的通用性也不可能为某一特殊的算法来设计一系列的专用的运算电路而且其内部总线的宽度也不能随便的改变，只有通过改变程序，才能实现这个特殊的算法，因而其算法速度也受到限制所以要设计专用的信号处理电路。 3.什么是实时处理系统？ 实时处理系统是具有实时响应的处理系统。 4.为什么要用硬件描述语言来设计复杂的算法逻辑电路？ 因为现代复杂数字逻辑系统的设计都是借助于EDA工具完成的，无论电路系统的仿真和综合都需要掌握硬件描述语言。 5.能不能完全用C语言来代替硬件描述语言进行算法逻辑电路的设计？ 不能，因为基础算法的描述和验证通常用C语言来做。如果要设计一个专用的电路来进行这种对速度有要求的实时数据处理，除了以上C语言外，还须编写硬件描述语言程序进行仿真以便从电路结构上保证算法能在规定的时间内完成，并能通过与前端和后端的设备接口正确无误地交换数据。 6.为什么在算法逻辑电路的设计中需要用C语言和硬件描述语言配合使用来提高设计效率？ 首先C语言很灵活，查错功能强，还可以通过PLI编写自己的系统任务，并直接与硬件仿真器结合使用。C语言是目前世界上应用最为广泛的一种编程语言，因而C程序的设计环境比Verilog HDL更完整，此外，C语言有可靠地编译环境，语法完备，缺陷缺少，应用于许多的领域。比较起来，Verilog语言只是针对硬件描述的，在别处使用并不方便。而用Verilog的仿真，综合，查错等大部分软件都是商业软件，与C语言相比缺乏长期大量的使用，可靠性较差，亦有很多缺陷。所以只有在C语言的配合使用下,Verilog才能更好地发挥作用。C 语言与Verilog HDL语言相辅相成，互相配合使用。这就是即利用C语言的完整性又要结合Verilog对硬件描述的精确性，来更快更好地设计出符合性能要求的
磁光调制实验报告
磁光调制实验报告 课程：_____光电子实验_____ 学号： 姓名： 专业：信息工程 南京大学工程管理学院
磁光调制实验报告 一、实验目的 1 观察磁光调制现象 2 测量调制深度与调制角幅度 3测定旋光角与外加磁场的关系 4 测量直流磁场对磁光介质的影响 5 磁光调制与光通讯实验演示 二、实验原理 1 磁光效应 当平面偏振光穿透某种介质时，若在沿平行于光的传播方向施加一磁场，光波的偏振面会发生旋转，实验表明其旋转角θ正比于外加的磁场强度B，这种现象称为法拉第（Faraday）效应，也称磁致旋光效应，简称磁光效应，即： θ (1) = vlB 式中l为光波在介质中的路径，ν为表征磁致旋光效应特征的比例系数，称为维尔德（Verdet）常数。由于磁致旋光的偏振方向会使反射光引起的旋角加倍，而与光的传播方向无关，利用这一特性在激光技术中可制成具有光调制、光开关、光隔离、光偏转等功能性磁光器件，其中磁光调制为其最典型的一种。 图1 磁光效应示意图 如图1所示，在磁光介质的外围加一个励磁线圈就构成基本的磁光调制器件。 2 直流磁光调制 当线偏振光平行于外磁场入射磁光介质的表面时，偏振光的光强I可以分解成如图2所示的左旋圆偏振光I L和右旋圆偏振光I R（两者旋转方向相反）。由于介质对两者具有不同的折射率n L和n R，当它们穿过厚度为l的介质后分别产生不同的相位差，体现在角位移上有：
l n L L λπ θ2= l n R R λ πθ2= 式中λ为光波波长 因θθθθ+=-R L ()()l n n R L R L ?-=-= λ πθθθ221 ( 2 ) 如折射率差()R L n n -正比于磁场强度B ，即可得（1）式，并由θ值与测得的B 与l 求出威德尔常数υ。 图2 入射光偏振面的旋转运动 3 交流磁光调制 用一交流电信号对励磁线圈进行激励，使其对介质产生一交变磁场，就组成了交流（信号）磁光调制器（此时的励磁线圈称为调制线圈），在线圈未通电流并且不计光损耗的情况下，设起偏器P 的线偏振光振幅为A 0，则A 0可分解为 A 0 cos α及A 0 sin α两垂直分量，其中只有平行于P 平面的A 0 cos α分量才能通过检偏器，故有输出光强 αα2020cos )cos (I A I == （马吕斯定律） 其中200A I =为其振幅。 式中α为起偏器P 与检偏器A 主截面之间的夹角，I 0为光强的幅值，当线圈通以交流电信号i=i 0 sin ωt 时，设调制线圈产生的磁场为B=B 0 sin ωt ，则介质相应地会产生旋转角θ=θ0 sin ωt ，则从检偏器输出的光强为： [][])sin (2cos 12 )(2cos 12)(cos 000 20t I I I I ωθαθαθα++=++= += （3）