3.触控面板制程及其使用材料介绍

半导体全制程介绍

《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管 （Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在 晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空

制程能力分析释

e 1999年对公司来说，可定义为OEM品质年，此话怎讲?因为从去年HP的PIGLET开始生产后，陆陆续续接到OEM客户的订单，诸如NEC、PANASONIC、广宇、以及最近的通用、INTEL 等等；我们可以从过去的经验与事实，去观察与分析OEM客户非常重视产品的品质管制，认为供货商是产品生产系统的源头或重要的一部份，足以影响产品是否能及时推上市，获得好评的重要关键之一。 因此对于品质管制手法的使用，一直是OEM客户注意的焦点。尤其是制程能力分析(Analysis for Process Capability) 的应用，大家都视为是一新开发产品导入量产阶段的指针， 所以本文的主题将针对制程能力分析来进行研讨。 接下来将透过下列几个问题，来切入正题: 一、制程能力是个什么东西？ 二、制程能力分析在什么时候实施是正确的？ 三、执行制程能力分析前有那些步骤？ 四、制程能力分析的数据要如何评价？ 五、制程能力分析的数据要如何应用？ 六、究竟要量测多少个样品才能计算Cpk？ 七、Cpk 是否能监测连续生产之制程？ 一、制程能力是个什么东西? 所谓『制程能力』就是一个制程在固定的生产因素(条件)

及稳定管制下所展现的品质能力。 那些是「固定的生产因素(条件)」；如设计的品质、模治具、机器设备、作业方法与作业者的训练、作业照明与环境、检验设备、检验方法与检验者的训练….等等皆属之。 什么是「稳定管制」；就是以上因素加以标准化设定后，并彻底实施后，且该制程之测定值，都是在稳定的管制状态之下，此时的品质能力才可说是该制程的制程能力。 制程能力如何表示： 1.制程准确度Ca (Capability of accuracy) 2.制程精确度Cp (Capability of precision ) 3.综合评价(不良率p ) 4.制程能力指数Cpk 以上最常用的是Cpk、Cp、Ca，而p比较少有人使用。 1.制程准确度Ca (Capability of accuracy) 与

焊接原理与焊点强度

焊接原理與銲點強度
Soldering Basics and Joint Strength

焊錫性與銲點強度的不同
The Difference of Solderability and Solder Joint Strength
z焊接是一種化學反應
? 銲墊為銅基地者焊接後立即生成良性的 Cu6Sn5，且還會隨焊接熱量與後續老化 而長厚 ，不幸的是老化中更會長出惡性致命的Cu3Sn。此類表面處理為：OSP、 HASL 、 I-Sn、I-Ag等。總體而言銅基地的銲點要比鎳基地者脆性低，可靠度也較好。 ? 鎳基地之化鎳浸金與電鍍鎳金之金層較厚者，其焊點不但IMC較薄且更容易形 成金 脆，只有在快速長出的AuSn4游走後鎳基地才會形成Ni3Sn4 其強度原本就不如 Cu6Sn5 。
2

焊接過程與IMC (Intermetallic Compound，介面金屬共化物，介金屬)
?有鉛與無鉛各種配方合金銲料(Solder)中，只有純錫(Sn)才會與PCB承焊的銅基地 (OSP，I-Ag，I-Sn，HASL等)或鎳基地(化學鎳與電鍍鎳)，在強熱中發生擴散反應 迅速生成介面性IMC而焊牢。 ?銲料中純錫以外的其他少量金屬，其等主要功能就是為了降低熔點(Melting Point, mp)以節省能源與減少PCB的熱傷害。次要目的是改善銲點(Solder Joint)的韌度 (Toughness)與強度(Strength)，以加強互連之可靠度。 ?純錫的熔點高達321℃根本無法用於PCBA的焊接，必須配製成 以錫為主的合金銲料才能使用。例如加入少許銅做為兩相合金 時 (0.7% by wt)，不但mp降至227℃而且還呈現內外瞬間整體 熔融之共熔狀態(Eutectic此字被譯為“共晶”係抄自日文 並不正確)。無鉛回焊者以SAC305為主，波焊以SCNi為主。

IC载板~1

IC 载板市场与技术 三 4.4 工艺与设备特点 4.4.1设计因素 IC载板的设计完全是为符合芯片与封装方式的要求,有关电路布线与互连是由IC设计师们所完成的,对于制造者更关注的是与IC载板制造密切相关的设计因素. 在当前数字化时代所追求的PCB (包括常规PCB和IC载板)是轻薄短小高速化高密度化和多功能化,具体为薄型细线小孔尺寸精确与性能稳定,以及低成本化. 设计考虑因素主要有板子功能性,可生产加工性,产品可测试性,经济成本性. 板子功能首先是电性能,涉及到绝缘介质的电性能,信号传输线安排防止干扰等;其次是安装适用性和耐环境可靠性,涉及结构尺寸端点连接耐热耐湿等,这些很大因素取决于基板材料. 可生产加工性是使设计要求与生产条件相匹配,如要有适合的材料,细线宽/线距及微小孔加工能力等. 产品可测试性对于BGA/CSP载板十分必要,产品的复杂性无法用人工目测或简单仪器鉴别,为保证产品质量设计时对性能指标就应有相应检测手段. 经济成本性这是批量生产与市场竞争必需条件. 在IC载板结构上最大特点是微通孔(Micro Via). 如图4

下表9 列出了芯片尺寸端子节距有关输出入端子数. 芯片边上端子数是按相应的芯片尺寸与端子节距计算的,端子间可布设引线数也可作相应计算. 表9 IC载板的设计参数[引自电子技术 2001/6 ] 参数项目 2001 2002 2003 2004 2005 2008 2011 倒芯片端点节距(m) 175 175 150 150 130 115 100 连接盘大小(m) 88 88 75 75 65 58 50 芯片尺寸 (mm/边) 经济性能型13 14 15 15 15 15 16 高性能型18 18 18 19 19 21 22 阵列规模=沿芯片边沿端点数 经济性能型(最多) 75 79 98 100 118 133 164 经济性能型(常规要求) 35 37 39 41 43 50 59 高性能型(最多) 101 103 123 126 148 180 221 高性能型(常规要求) 52 55 58 61 65 77 91 外部行列通路数(取决于输出层数要求) 经济性能型 5 5 4 5 5 5 6 高性能型8 8 8 8 8 9 10 输出要求有效的总布线密度 (cm/cm2 ) 经济性能型 286 286 267 333 385 435 600 高性能型 457 457 533 533 615 783 1000 基板上布线(节距通路间3条线) 线路宽度(m) 29.2 29.2 32.1 25.0 21.7 19.2 13.6 线路间距(m) 29.2 29.2 32.1 25.0 21.7 19.2 13.6 基板上布线(节距通路间6条线) 线路宽度(m) 17.5 17.5 15.0 15.0 13.0 10.1 7.9 线路间距(m) 17.5 17.5 15.0 15.0 13.0 10.1 7.9 4.4.2 图形制作 印制板线路形成的基本方法有三大类,即全加成法半加成法减去法. 在常规印制板生产中主要采用减去法,而IC载板生产这三类工艺都有采用,目前采用半加成法的较多些. 然而这三类工艺中都涉及到图形转移成像技术. IC载板的线路图形都是精细线条, 采用光致成像技术. 光致成像技术涉及到光致抗蚀剂材料,有干膜型和液态型正性和负性水(弱碱性)显影型和有机溶剂显影型等区分;涉及到曝光设备和光源,有平行光和非平行光紫外光和激光等区分. 而以图像转移方式区别主要技术如下. (1) 接触印制成像(Contact Printing) 这是目前印制板生产通用的技术,采用照相底版覆盖在已有光致抗蚀层基板表面,照射紫外光曝光, 照相底版与有光致抗蚀层基板表面之间是通过抽真空而紧密接触的. 这种方式由于照相底版厚度和光源散射等因素,形成图形线条到2 mil 可说是极限了. (2) 激光投影成像(LPI: Laser Projection Imaging) 这是应用准分子激光源照射照相底版,透射的光再投影到已有光致抗蚀层基板表面,感光出线路图形. 该装置的强力激光经过折射系统后投影到基板的是平行光,因此照相底版与基板是不接触的,又能保持图形精度. 如用30m 厚的光致干膜能产生线宽/线距为35/35m的图形,若用13m厚的液态光致抗蚀刻能产生线宽/线距为10/10m的图形,

CPK制程能力分析讲解

C P K为什么要定1，1.33，1.67，这几个值？ CPK：ComplexProcessCapabilityindex的缩写，是现代企业用于表示的指标。现今下产品的质量要求越来越高，产品的质量也不是仅仅能保证在公差范围内就能满足要求，因此对产品的质量关注从原来的被动检查产品尺寸转换到对产品加工过程的控制，那么如何来评价某个过程对产品加工质量的控制能力，利用统计学的原理按照一定的时间规律、对加工生产出的产品进行数据统计，通过计算其产品数据的离散度、标准差等数据来表达这个过程中产品的质量波动情况，CPK就在这种情况应运而生。 CPK用数值来表示，该值反映的是制造加工过程控制能力的大小，数值越大表示该过程的控制能力越好，产品的一致性越好，产品的尺寸变化波动越小越靠近中间值；而数值越大表示该过程的控制能力越差，产品的一致性越差，产品的尺寸变化波动越大离散度越大，甚至容易超出两边极限公差。 CPK的计算数据由至少125组数据组成，抽取的数据也有一定的要求（每5件为一组连续数据，每组之间按一定的时间间隔进行），抽取数据时制程必须是无任何异常状态下进行，所以CPK值反应的是某个制程在正常工作状态下的过程控制能力。 下面分别用4态图、柱状图辅助理解这样更直观一些（两侧的竖直线表示产品的尺寸极限，中间的竖直线表示产品的中间值）： 上图的CPK值为0.656，接近0.67，从柱状表示可以看出，虽然产品的尺寸都在极限范围以内，但大部分的产品数据分列在靠近极限值的两端，产品的离散度大；如果某过程的CPK计算数值在0.67左右，意味作该过程的控制能力并不稳定，具有超出产品极限的风险，如果数值小于0.67，加工过程中可能已经有超差极限值得产品存在。 上图的CPK值为1.078，与CPK值为0.656的图形对比可以看出，产品的尺寸的波动范围比前一副图约小一点，更趋近中间值。因此当CPK值增大时，该图反应出的过程控制能力就比CPK值为0.656的过程控制能力要好，那么产品超差两端极限的情况也就更小。 下面分别为CPK值为1.33和1.67左右的图形 从上列4张图片的对比不难看出，当CPK值越大时，过程控制能力越强，加工出的产品越靠近中间值且波动范围越小，产品互换性好质量越高。

半导体各工艺简介5

Bubbler Wet Thermal Oxidation Techniques

Film Deposition Deposition is the process of depositing films onto a substrate. There are three categories of these films: * POLY * CONDUCTORS * INSULATORS (DIELECTRICS) Poly refers to polycrystalline silicon which is used as a gate material, resistor material, and for capacitor plates. Conductors are usually made of Aluminum although sometimes other metals such as gold are used. Silicides also fall under this category. Insulators refers to materials such as silicon dioxide, silicon nitride, and P-glass (Phosphorous-doped silicon dioxide) which serve as insulation between conducting layers, for diffusion and implantation masks,and for passivation to protect devices from the environment.

COF研究工作计划

COF研究工作计划COF（Chip On Flex，or，Chip On Film），常称覆晶薄膜，是将集成电路（IC）固定在柔性线路板上的晶粒软膜构装技术，运用软质附加电路板作为封装芯片载体将芯片与软性基板电路结合，或者单指未封装芯片的软质附加电路板，包括卷带式封装生产（TAB基板，其制程称为TCP）、软板连接芯片组件、软质IC载板封装 虽然COF是一种新兴的IC封装技术，但它的工艺制程和传统的FPC及IC安装技术兼容，人们能够用现有的设备生产出COF产品。精细线路的制作随着芯片安装的节距减小和I/O数的增加，对精细线路图形的要求也在增加，要求线宽和间距小于50μm的精细图形。其中ILB(内部引线连接)处线宽从2001年的22.5μm，发展到2005年的15μm，这种趋势势必还要持续下去。在这种情况下，选用何种工艺来制作如此精细的线路图形，成为研究的重点。COF中制作精细线路主要有以下3种方法。 减层法 减层法是传统FPC生产的主要方法。它是在FCCL上贴上一层感光抗蚀干膜或者涂覆上一层液态感光抗蚀剂，然后通过曝光、显影、蚀刻、脱膜，最后形成所需的线路图形。减层法所能达到的线宽间距跟感光抗蚀层的分辨率密切相关。而感光抗蚀层的分辨率是由抗蚀层的厚度决定的，厚度越薄，就能感光形成更细的线路图形。这是因为光线在经过抗蚀层时会发生散射，抗蚀层越厚，散射程度就越大，形成的线路误差就越大。要想制作50μm以下的线宽，干膜厚度必须达到20μm以下，但太薄的干膜制造起来很有难度，所以人们更愿意使用厚度比干膜薄并能自行控制的湿膜工艺，有的公司甚至能用滚筒涂覆液态感光抗蚀

剂制作出5μm的湿膜。但太薄的湿膜难免会出现针孔，汽泡，划伤等缺陷，而且它的均匀性也不及干膜，所以短期内无法代替干膜。由于上述原因，加上蚀刻中不可避免的侧蚀现象，使减层法的极限定格在20μm线宽。要想得到更细的线路，就必须配合更薄的9μm，5μm 甚至3μm的超薄铜箔，这样才能尽量缩短蚀刻时间，减小侧蚀，得到精细的线路。 半加层法 如果要制作更加精细的线路，可考虑采用半加层法。半加层法的基材多选用5μm的薄铜箔，有时也可以把常规铜箔通过蚀刻减薄之后使用。此种方法中，光线散射对线路图形没有不良影响，可以使用较厚的抗蚀层，能够制作20μm以下的线路。 加层法 加层法是利用绝缘基材直接加工形成电路图形的方法。之所以要在PI和后来的铜层之间溅射上Cr薄层，是为了增加PI和铜层之间的结合力，防止以后铜层剥落。这种方法能够制作出最精细的线路，据报道说已经有公司试制成功线宽间距都为3μm的线路。这种方法还有一个好处就是能够运用厚的光敏干膜，把线路厚度做大，如达到8倍的厚宽比，可以抑制当线路精细化时直流电阻(R)增大的问题。但这种方法需要用到半导体制造用的装置，工艺复杂，成本高。COF用到的芯片与FPC基板的连接技术主要有以下3种。 金-锡共晶连接工艺 这种工艺是利用IC芯片上的金凸块和镀上锡的FPC内部引线，通过加热加压，在接触面形成金-锡共晶，达到连接的目的。这种方法的焊接温度必须在金-锡共晶的形成温度(325～330℃)以上，这对基材的耐热性是个严峻的考验。另外，合适的焊接温度不好掌握。当连接部分温度比较低时，内部引线共晶形成不充分，导致内部引线开路。然而，当连接部

半导体制程气体介绍

一、半導體製程氣體介紹: A.Bulk gas: ---GN2 General Nitrogen : 只經過Filter -80℃ ---PN2 Purifier Nitrogen ---PH2 Purifier Hydrgen (以紅色標示) ---PO2 Purifier Oxygen ---He Helium ---Ar Argon ※“P”表示與製程有關 ※台灣三大氣體供應商: 三福化工(與美國Air Products) 亞東氣體(與法國Liquid合作) 聯華氣體(BOC) 中普Praxair B.Process gas : Corrosive gas (腐蝕性氣體) Inert gas (鈍化性氣體) Flammable gas (燃燒性氣體) Toxic gas (毒性氣體) C.General gas : CDA : Compressor DryAir (與製程無關，只有Partical問題)。 ICA : Instrument Compressor Air (儀表用壓縮空氣)。 BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。 二、氣體之物理特性: A.氣體分類: 1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體) 2.助燃性氣體: O2、Cl2、NF3、N2O ,….. 3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,….. 4.自燃性氣體: SiH4、SC2H6 ,….. 5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..

制程能力分析 Cpk Cp Ca

CPK (Process Capability Index )的定义：制程能力指数； CPK的意义：制程水平的量化反映;（用一个数值来表达制程的水平）制程能力指数：是一种表示制程水平高低的方便方法，其实质作用是反映制程合格率的高低。 与CPK相关的几个重要概念： USL (Upper Specification Limit): 即规格上限; LSL (Lower Specification Limit): 即规格下限; C (Center Line）：规格中心; =(X1+X2+……+Xn)/n 平均值；(n为样本数) T=USL-LSL：即规格公差； δ（sigma）为数据的标准差。标准差是一组数据平均值分散程度的一种度量。一个较大的标准差，代表大部分数值和其平均值之间差异较大；一个较小的标准差，代表这些数值较接近平均值。 例如，A、B两组各有6位学生参加同一次语文测验，A组的分数为95、85、75、65、55、45，B 组的分数为73、72、71、69、68、67。这两组的平均数都是70，但A组的标准差约为17.08分，B组的标准差约为2.16分，说明A组学生之间的差距要比B组学生之间的差距大得多。 (Excel中的“STDEV”函数自动计算所取样数据的标准差(σ) ) 样本: 从总体中随机抽取的若干个个体的总和称为样本。组成样本的每个个体称为样品。 样本标准偏差S: 因为标准偏差是用数据整体计算，所以当数据量大太时，就不便以操作,而且不符合现场需要。所以一般情况下, 会用样本标准偏差S来代替σ。 S ≈σ Ca (Capability of Accuracy)：制程准确度，Ca 衡量的是“实际平均值“与“规格中心值”的一致性; 1.对于单边规格，不存在规格中心，因此也就不存在Ca;

LED散热基板之厚膜与薄膜制程差异分析

LED散热基板之厚膜与薄膜制程差异分析 1、简介 LED模组现今大量使用在电子相关产品上，随着应用范围扩大以及照明系统的不断提升，约从1990年开始高功率化的要求急速上升，尤其是以白光高功率型式的需求最大，现在的照明系统上所使用之LED功率已经不只1W、3W、5W甚至到达10W以上，所以散热基板的散热效能俨然成为最重要的议题。影响LED散热的主要因素包含了LED晶粒、晶粒载板、晶片封装及模组的材质与设计，而LED 及其封装的材料所累积的热能多半都是以传导方式散出，所以LED 晶粒基板及LED晶片封装的设计及材质就成为了主要的关键。 2、散热基板对于LED模组的影响 LED从1970年以后开始出现红光的LED，之后很快的演进到了蓝光及绿光，初期的运用多半是在一些标示上，如家电用品上的指示，到了2000年开始，白光高功率LED的出现，让LED的运用开始进入另一阶段，像是户外大型看版、小型显示器的背光源等(如图一)，但随着高功率的快速演进，预计从2010年之后，车用照明、室内及特殊照明的需求量日增，但是这些高功率的照明设备，其散热效能的要求也越益严苛，因陶瓷基板具有较高的散热能力与较高的耐热、气密性，因此，陶瓷基板为目前高功率LED最常使用的基板材料之一。然而，目前市面上较常见的陶瓷基板多为LTCC或厚膜技术制成的陶瓷散热基板，此类型产品受网版印刷技术的准备瓶颈，使得其对位精准度上无法配合更高阶的焊接，共晶(Eutectic)或覆晶(Flip chip) 封装

方式，而利用薄膜制程技术所开发的陶瓷散热基板则提供了高对位精准度的产品，以因应封装技术的发展。 2.1、散热基板的选择 就LED晶粒承载基板的发展上，以承载晶粒而言，传统PCB的基板材质具有高度商业化的特色，在LED发展初期有着相当的影响力。然而，随着LED功率的提升，LED基板的散热能力，便成为其重要的材料特性之一，为此，陶瓷基板逐渐成为高效能LED的主要散热基板材料(如表一所示)，并逐渐被市场接受进而广泛使用。近年来，除了陶瓷基板本身的材料特性问题须考虑之外，对基板上金属线路之线宽、线径、金属表面平整度与附着力之要求日增，使得以传统厚膜制程备制的陶瓷基板逐渐不敷使用，因而发展出了薄膜型陶瓷散热基板，本文将针对陶瓷散热基板在厚膜与薄膜制程及其产品特性上的差异做出分析。 中国灯具招商网 专业整理 表一、各类材料散热系数 3、陶瓷散热基板 从传统的PCB(FR4)板，到现在的陶瓷基板，LED不断往更高功率的需求发展，现阶段陶瓷基板之金属线路多以厚膜技术成型，然而厚膜印刷的对位精准度使得其无法跟上LED封装技术之进步，其主要因素为在更高功率LED元件的散热设计中，使用了共晶以及覆晶两种封装技术，这些技术的导入不但可以使用高发光效率的LED晶粒，

半导体全制程介绍

半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之后，送到热炉管（Furnace）内，在含氧的 环境中，以加热氧化（Oxidation）的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。

生产印制电路板的工艺流程简介

生产印制电路板的工艺流程简介 工厂生产印制电路板的工艺大致为：绘图→照相制版→感丝网→落料→图形转移→蚀刻→钻孔→刻板→孔化→抛光→镀金镀银→阻焊→助焊→修边→印字符图→出厂检验等15道工序。现分别简介如下： ①照相制版将用户提供的印制电路板导电图形图制成照相底片（照相底片也称工作底片，是用来把导电图形转印到印制电路板或丝网板的正片或负片）。 ②感丝网对用户提供的助焊图及字符图做网架，为对印制电路板做助焊、阻焊处理和印制字符图做准备。 ③落料根据图纸提供的印制电路板外形尺寸备板。 ④图形转移将导电图形由照相底片转移到印制电路板上。一般由感光机完成，将导电图形感光到已落好料的敷铜板上。 ⑤蚀刻俗称烂板，将感光好的敷铜板置于三氧化铁(Fe2Cl3)溶液或其他蚀刻液中腐蚀掉不需要的铜箔。 ⑥整板去毛刺，整形，开异形孔，初检。 ⑦刻板将未腐蚀干净的导电条、工艺线等用手工法除去。 ⑧孔化孔化，全称引线孔金属孔化。即在双面板或多层板引线孔和过孔内壁和基板两面上用电化学方法沉积金属，实现两个外层电路和内外层电路之间的电气连接。 ⑨抛光烘干后的表面处理，去除表面氧化层。

⑩镀金镀银根据用户要求，采用电或化学镀金或镀银，再抛光两次，清洗烘干。 ⑥阻焊采用丝网印制法，将阻焊剂涂覆在除焊盘和过孔盘以外的区域上。 ⑥助焊采用丝网印制法，在焊盘和过孔盘上上助焊剂。 ⑩印字符图采用丝网印制法，在印制电路板元件面上印上字符图。 ⑩修边将制好的印制电路板对外轮廓按尺寸进行加工。 ⑩检验对印制电路板进行目视检验（10倍放大镜）、印制图形连通性检验、绝缘电阻测量、可焊性试验、电镀层检验和粘合强度检验等。

CPK(过程能力分析报告方法)

过程能力分析 过程能力也称工序能力，是指过程加工方面满足加工质量的能力，它是衡量过程加工内在一致性的，最稳态下的最小波动。当过程处于稳态时，产品的质量特性值有99.73%散布在区间[μ-3σ，μ+3σ]，(其中μ为产品特性值的总体均值，σ为产品特性值总体标准差)也即几乎全部产品特性值都落在6σ的范围内﹔因此，通常用6σ表示过程能力，它的值越小越好。 为什么要进行过程能力分析 进行过程能力分析，实质上就是通过系统地分析和研究来评定过程能力与指定需求的一致性。之所以要进行过程能力分析，有两个主要原因。首先，我们需要知道过程度量所能够提供的基线在数量上的受控性;其次，由于我们的度量计划还相当"不成熟"，因此需要对过程度量基线进行评估，来决定是否对其进行改动以反映过程能力的改进情况。根据过程能力的数量指标，我们可以相应地放宽或缩小基线的控制条件。 工序过程能力分析 工序过程能力指该工序过程在5M1E正常的状态下，能稳定地生产合格品的实际加工能力。过程能力取决于机器设备、材料、工艺、工艺装备的精度、工人的工作质量以及其他技术条件。过程能力指数用Cp 、Cpk表示。 非正态数据的过程能力分析方法 当需要进行过程能力分析的计量数据呈非正态分布时，直接按普通的计数数据过程能力分析的方法处理会有很大的风险。一般解决方案的原则有两大类:一类是设法将非正态数据转换成正态数据，然后就可按正态数据的计算方法进行分析;另一类是根据以非参数统计方法为基础，推导出一套新的计算方法进行分析。遵循这两大类原则，在实际工作中成熟的实现方法主要有三种，现在简要介绍每种方法的操作步骤。 非正态数据的过程能力分析方法1:Box-Cox变换法 非正态数据的过程能力分析方法2:Johnson变换法 非正态数据的过程能力分析方法3:非参数计算法

高密度印制电路板(HDI)介绍.

高密度印制电路板(HDI)介绍 印刷电路板是以绝缘材料辅以导体配线所形成的结构性元件。在制成最终产品时，其上会安装积体电路、电晶体、二极体、被动元件（如：电阻、电容、连接器等）及其他各种各样的电子零件。藉著导线连通，可以形成电子讯号连结及应有机能。因此，印制电路板是一种提供元件连结的平台，用以承接联系零件的基的。 由于印刷电路板并非一般终端产品，因此在名称的定义上略为混乱，例如：个人电脑用的母板，称为主机板而不能直接称为电路板，虽然主机板中有电路板的存在但是并不相同，因此评估产业时两者有关却不能说相同。再譬如：因为有积体电路零件装载在电路板上，因而新闻媒体称他为IC板，但实质上他也不等同于印刷电路板。 在电子产品趋于多功能复杂化的前题下，积体电路元件的接点距离随之缩小，信号传送的速度则相对提高，随之而来的是接线数量的提高、点间配线的长度局部性缩短，这些就需要应用高密度线路配置及微孔技术来达成目标。配线与跨接基本上对单双面板而言有其达成的困难，因而电路板会走向多层化，又由于讯号线不断的增加，更多的电源层与接地层就为设计的必须手段，这些都促使从层印刷电路板（Multilayer Printed Circuit Board）更加普遍。 对于高速化讯号的电性要求，电路板必须提供具有交流电特性的阻抗控制、高频传输能力、降低不必要的幅射（EMI）等。采用Stripline、Microstrip的结构，多层化就成为必要的设计。为减低讯号传送的品质问题，会采用低介电质系数、低衰减率的绝缘材料，为配合电子元件构装的小型化及阵列化，电路板也不断的提高密度以因应需求。BGA (Ball Grid Array)、CSP (Chip Scale Package)、DCA (Direct Chip Attachment)等组零件组装方式的出现，更促印刷电路板推向前所未有的高密度境界。 凡直径小于150um以下的孔在业界被称为微孔（Microvia），利用这种微孔的几何结构技术所作出的电路可以提高组装、空间利用等等的效益，同时对于电子产品的小型化也有其必要性。 对于这类结构的电路板产品，业界曾经有过多个不同的名称来称呼这样的电路板。例如：欧美业者曾经因为制作的程序是采用序列式的建构方式，因此将这类的产品称为SBU （Sequence Build Up Process）,一般翻译为“序列式增层法”。至于日本业者，则因为这类的产品所制作出来的孔结构比以往的孔都要小很多，因此称这类产品的制作技术为MVP （Micro Via Process）,一般翻译为“微孔制程”。也有人因为传统的多层板被称为MLB (Multilayer Board),因此称呼这类的电路板为BUM (Build Up Multilayer Board),一般翻译为“增层式多层板”。 美国的IPC电路板协会其于避免混淆的考虑，而提出将这类的产品称为HDI （High Density Intrerconnection Technology）的通用名称，如果直接

半导体制程基本简介说明

(基本觀念) IC製程說明介紹 半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array (圖一) 不同外形半導體元件(圖二)EPROM內部晶片 (圖三)EPROM晶片接腳放大圖(圖四)LED 燈

(圖五)LED內部晶片放大圖(圖六)LED通電時因晶片發亮而發光 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種: 一種是插入電路板的銲孔或腳座，如PDIP、PGA 一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序: 前一段是先製造元件的核心─晶片，稱為晶圓製造 後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段 的製造程序。

ic载板的定义

做电子产业相关工作的从业人员，对IC的周边及相关知识都比较在意，今天给大家整理什么是IC封装载板及定义。 从IC封装的过程讲起，IC卡封装框架指的是用于集成电路卡模块封装用的一种关键专用基础材料，主要起到保护芯片并作为集成电路芯片和外界接口的作用，其形式为带状，通常为金黄色。具体的使用过程如下：首先通过全自动贴片机将集成电路卡芯片贴在IC卡封装框架上面，然后用焊线机将集成电路芯片上面的触点和IC卡封装框架上面的节点连接起来实现电路的联通，最后使用封装材料将集成电路芯片保护起来形成集成电路卡模块，便于后道应用。目前IC卡封装框架的供应都是依靠进口。国外也隐现了一些相关企业，如兴森科技、深南电路都在往这方面的业务拓展。 IC载板也是以BGA(Ball Grid Array,植球矩阵排列或植球数组)架构基为础的产品，制造流程与PCB产品相近，但精密度大幅提升，且在材料设计、设备选用、后段制程等与PCB则有差异。IC载板成为IC封装中关键零组件，逐步取代部份导线架(Lead Frame)之应用。 IC卡封装框架的分类： 按照IC卡封装框架的用途和形式可以分为6PIN、8PIN、双界面以及非接触式封装框架几种，所有这些都是严格按照国际标准组织（ISO）和国际电工委员会（IEC）的标准来制造，以便于后道生产加工的自动化。但是IC卡封装框架的表面图案可以按照具体的要求来定制。按照IC卡封装框架的材质可以分为：金属IC 卡封装框架、环氧基IC卡封装框架两种。目前金属IC卡封装框架主要用于非接触式集成电路卡模块的封装，而接触式集成电路卡模块的封装则主要采用环氧基材的IC卡封装框架。 IC卡封装框架的制造流程： IC卡封装框架的制造过程是一个高精密的复杂的过程，目前国内有山东恒汇电子生产，属填补国内空白。生产过程中所用的基础材料目前主要依靠进口。具体的生产加工过程如下：首先利用高速精密冲床在玻璃纤维基材上面按照设计的要求冲出相应的空位，然后通过精密贴膜设备将导电材料粘接在一起，利用照相技术将设计好的图案曝光在其表面上面，再通过相应的后处理工序最终形成成品。

生产印制电路板的工艺流程简介

生产印制电路板的工艺流程 简介 -标准化文件发布号：（9556-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

生产印制电路板的工艺流程简介 工厂生产印制电路板的工艺大致为：绘图→照相制版→感丝网→落料→图形转移→蚀刻→钻孔→刻板→孔化→抛光→镀金镀银→阻焊→助焊→修边→印字符图→出厂检验等15道工序。现分别简介如下：①照相制版将用户提供的印制电路板导电图形图制成照相底片（照相底片也称工作底片，是用来把导电图形转印到印制电路板或丝网板的正片或负片）。 ②感丝网对用户提供的助焊图及字符图做网架，为对印制电路板做助焊、阻焊处理和印制字符图做准备。 ③落料根据图纸提供的印制电路板外形尺寸备板。 ④图形转移将导电图形由照相底片转移到印制电路板上。一般由感光机完成，将导电图形感光到已落好料的敷铜板上。 ⑤蚀刻俗称烂板，将感光好的敷铜板置于三氧化铁(Fe2Cl3)溶液或其他蚀刻液中腐蚀掉不需要的铜箔。 ⑥整板去毛刺，整形，开异形孔，初检。 ⑦刻板将未腐蚀干净的导电条、工艺线等用手工法除去。 ⑧孔化孔化，全称引线孔金属孔化。即在双面板或多层板引线孔和过孔内壁和基板两面上用电化学方法沉积金属，实现两个外层电路和内外层电路之间的电气连接。 ⑨抛光烘干后的表面处理，去除表面氧化层。

⑩镀金镀银根据用户要求，采用电或化学镀金或镀银，再抛光两次，清洗烘干。 ⑥阻焊采用丝网印制法，将阻焊剂涂覆在除焊盘和过孔盘以外的区域上。 ⑥助焊采用丝网印制法，在焊盘和过孔盘上上助焊剂。 ⑩印字符图采用丝网印制法，在印制电路板元件面上印上字符图。 ⑩修边将制好的印制电路板对外轮廓按尺寸进行加工。 ⑩检验对印制电路板进行目视检验（10倍放大镜）、印制图形连通性检验、绝缘电阻测量、可焊性试验、电镀层检验和粘合强度检验等。

印制电路板常见结构

印制电路板常见结构以及PCB抄板PCB设计基础知识 印制电路板（PCB）的常见结构可以分为单层板（single Layer PCB）、双层板（Double Layer PCB）和多层板（Multi Layer PCB）三种。 一、单层板single Layer PCB 单层板（single Layer PCB）是只有一个面敷铜，另一面没有敷铜的电路板。元器件一般情况是放置在没有敷铜的一面，敷铜的一面用于布线和元件焊接，如图所示。 二、双层板Double Layer PCB 双层板（Double Layer PCB）是一种双面敷铜的电路板，两个敷铜层通常被称为顶层（Top Layer）和底层（Bottom Layer），两个敷铜面都可以布线，顶层一般为放置元件面，底层一般为元件焊接面，如图所示。 三、多层板Multi Layer PCB 多层板（Multi Layer PCB）就是包括多个工作层面的电路板，除了有顶层（Top Layer）和底层（Bottom Layer）之外还有中间层，顶层和底层与双层面板一样，中间层可以是导线层、信号层、电源层或接地层，层与层之间是相互绝缘的，层与层之间的连接往往是通过孔来实现的。以四层板为例，如图2 3 4 所示。这个四层板除了具有顶层和底层之外，内部还具有一个地层和一个图2 3 4 四层板结构 尽管Protel DXP支持72层板的设计，但在实际的应用中，一般六层板已经能够满足电路设计的要求，不必将电路板设计成更多层结构。 Prepreg&core

Prepreg：半固化片，又称预浸材料，是用树脂浸渍并固化到中间程度(B 阶)的薄片材料。半固化片可用作多层印制板的内层导电图形的黏结材料和层间绝缘。在层压时，半固化片的环氧树脂融化、流动、凝固，将各层电路毅合在一起，并形成可靠的绝缘层。 core:芯板，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1 OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。 多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构（iMX255coreboard）：

印刷电路板制程简介

一、印刷电路板制程简介: 在电子装配中，印刷电路板(Printed Circuit Boards)是个关键零件。它搭载其它的电子零件并连通电路，以提供一个安稳的电路工作环境。如以其上电路配置的情形可概分为三类： 【单面板】将提供零件连接的金属线路布置于绝缘的基板材料上，该基板同时也是安装零件的支撑载具。 【双面板】当单面的电路不足以提供电子零件连接需求时，便可将电路布置于基板的两面，并在板上布建通孔电路以连通板面两侧电路。 【多层板】在较复杂的应用需求时，电路可以被布置成多层的结构并压合在一起，并在层间布建通孔电路连通各层电路。

二、制程说明:

【内层线路】铜箔基板先裁切成适合加工生产的尺寸大小。基板压膜前通常需先用刷磨、微蚀等方法将板面铜箔做适当的粗化处理，再以适当的温度及压力将干膜光阻密合贴附其上。将贴好干膜光阻的基板送入紫外线曝光机中曝光，光阻在底片透光区域受紫外线照射后会产生聚合反应（该区域的干膜在稍后的显影、蚀铜步骤中将被保留下来当作蚀刻阻剂），而将底片上的线路影像移转到板面干膜光阻上。撕去膜面上的保护胶膜后，先以碳酸钠水溶液将膜面上未受光照的区域显影去除，再用盐酸及双氧水混合溶液将裸露出来的铜箔腐蚀去除，形成线路。最后再以氢氧化钠水溶液将功成身退的干膜光阻洗除。对于六层（含）以上的内层线路板以自动定位冲孔机冲出层间线路对位的铆合基准孔。 【多层板压合】完成后的内层线路板须以玻璃纤维树脂胶片与外层线路铜箔黏合。在压合前，内层板需先经黑(氧)化处理，使铜面钝化增加绝缘性；并使内层线路的铜面粗化以便能和胶片产生良好的黏合性能。叠合时先将六层线路﹝含﹞以上的内层线路板用铆钉机成对的铆合。再用盛盘将其整齐叠放于镜面钢板之间，送入真空压合机中以适当之温度及压力使胶片硬化黏合。压合后的电路板以Ｘ光自动定位钻靶机钻出靶孔做为内外层线路对位的基准孔。并将板边做适当的细裁切割，以方便后续加工。 【钻孔】将电路板以ＣＮＣ钻孔机钻出层间电路的导通孔道及焊接零件的固定孔。钻孔时用插梢透过先前钻出的靶孔将电路板固定于钻孔机床台上，同时加上平整的下垫板（酚醛树酯板或木浆板）与上盖板（铝板）以减少钻孔毛头的发生。 【镀通孔】【一次铜】 在层间导通孔道成型后需于其上布建金属铜层，以完成层间电路的导通。先以重度刷磨及高压冲洗的方式清理孔上的毛头及孔中的粉屑，再以高锰酸钾溶液去除孔壁铜面上的胶渣。在清理干净的孔壁上浸泡附着上锡钯胶质层，再将其还原成金属钯。将电路板浸于化学铜溶液中，借着钯金属的催化作用将溶液中的铜离子还原沉积附着于孔壁上，形成通孔电路。再以硫酸铜浴电镀的方式将导通孔内的铜层加厚到足够抵抗后续加工及使用环境冲击的厚度。 【外层线路】【二次铜】 在线路影像转移的制作上如同内层线路，但在线路蚀刻上则分成正片与负片两种生产方式。负片的生产方式如同内层线路制作，在显影后直接蚀铜、去膜即算完成。正片的生产方式则是在显影后再加镀二次铜与锡铅（该区域的锡铅在稍后的蚀铜步骤中将被保留下来当作蚀刻阻剂），去膜后以碱性的氨水、氯化铜混合溶液将裸露出来的铜箔腐蚀去除，形成线路。最后再以锡铅剥除液将功成身退的锡铅层剥除（在早期曾有保留锡铅层，经重镕后用来包覆线路当作保护层的做