硅通孔三维封装技术研究进展_杨邦朝
通孔回流工艺
穿孔回流焊是一项国际电子组装应用中新兴的技术。当在PCB的同一面上既有贴装元件，又有少量插座等插装元件时，一般我们会采取先贴片过回流炉，然后再手工插装过波峰焊的方式。但是，如果采取穿孔回流焊技术，则只需在贴片完成后，进回流炉前，将插件元件插装好，一起过回流炉就可以了。 通过这项比较，就可以看出穿孔回流焊相对于传统工艺的优越性。首先是减少了工序，省去了波峰焊这道工序，在费用上自然可以节省不少。同时也减少了所需工作人员，在效率上也得到了提高。其次是回流焊相对于波峰焊，生产桥接的可能性要小得多，这样就提高了一次通过率。穿孔回流焊技术相对传统工艺在经济性、先进性上都有很大的优势。所以，穿孔回流焊技术是电子组装中的一项革新，必然会得到广泛的应用。 但如果要应用穿孔回流焊技术，也需要对器件、PCB设计、网板设计等方面提出一些不同于传统工艺的要求。 a)元件： 穿孔元件要求能承受回流炉的回流温度的标准，最小为230度,65秒。这一过程包括在孔的上面涂覆焊膏（将在回流焊过程中进入孔中）。为使这一过程可行，元件体应距板面0.5毫米，所选元件的引脚长度应和板厚相当，有一个正方形或U形截面，（较之长方形为好）。 b)计算孔尺寸 完成孔的尺寸应在直径上比引脚的最大测量尺寸大0.255毫米（0.010英寸），通常用引脚的截面对角，而不包括保持特征。钻孔的尺寸比之完成孔再大0.15毫米（0.006英寸），这是电镀补偿，这样算得的孔就是可接受的最小尺寸。 c)计算丝网：（焊膏量） 第一部分计算是找出焊接所需的焊膏量，孔的体积减去引脚的体积再加上焊角的体积。（需要什么样的焊接圆角）。所需焊接体积乘以2就是所需焊膏量，因为焊膏中金属含量为50%体积（以ALPHA 的UP78焊膏为例）。丝印过程中将焊膏通过网孔印在PCB上，由于压力一般能将焊膏压进孔中0.8毫米（当刮刀与网板成45度角时）。我们计算进入孔中焊膏的体积，从所需焊膏量中减去它就得到在网孔中留下的焊膏的体积。这一体积除以网板的厚度就可以求出网孔所需的面积了。 d)网板设计： 网板的位置将取决于以下几个因素： 1、网孔的一边到孔中心的最小距离要求等于钻孔半径。 2、网孔总是比焊盘要大，所以焊膏将涂在阻焊层上，回流焊后确认不会有焊膏残留在阻焊盘上，网孔的边要求笔直，因为当回流焊过程焊膏进入孔中，将不会有焊膏在表面进行回流焊。 3、器件底面的下模形状有设计限制，下底面和丝印的焊膏之间需要有0。2毫米的空间。（在设计中必须包含） 4、在插座上，许多网孔提供笔直和窄的丝印，所以元件定位和在穿孔插座旁的测试点要留下一定的空间给焊膏层。 5、一般元件比如晶振，在元件下有足够的空间满足丝印需要的面积，这意味着将没有必要将焊膏涂覆在元件的外部。 e)元件管脚的准备： 管脚有一个正确的长度非常重要，当它们进入这一过程之前它们必须被预先剪切以达到比板厚多1.5毫米的条件。所有的引脚尺寸和网孔尺寸的变动偏差都将会被焊接圆角的量所包含，所以一些变动会体现在焊接圆角的高度变动上。 回流炉的温度曲线要求设置成：在4.5分钟内平滑提升到165+20度，从165～220+5度只经过一个温区，在220+5度保持50秒。 f)焊接： 由于实际原因，当穿孔回流焊时总是有焊膏的变动，所以设计有一个焊接圆角，可以解决一系列变
3D封装与硅通孔TSV工艺技术
万方数据
３２４电子工艺技术第３０卷第６期 技术的不断进步发展而言。 图１三种不同基板ＭＣＭ 图２键合工艺技术 ３Ｄ封装的主要优势为：具有最小的尺寸和质量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的２Ｄ互连，降低寄生效应和功耗等。码Ｖ的关键技术是ｚ轴互连和电隔离技术。包括通孔的形成；堆叠形式（晶圆到晶圆、芯片到晶圆或芯片到芯片）；键合方式（直接Ｃｕ—Ｃｕ键合、粘接、直接熔合和焊接）；绝缘层、阻挡层和种子层的淀积；铜的填充（电镀）和去除；再分布引线（ＲＤＬ）电镀；晶圆减薄；测量和检测等。而这种集成技术会使ＩＣ制造与封装发生工艺交叠ＨＪ。 ｌ偈Ｖ关键工艺技术 ｒＩ．ＳＶ集成被定义为一种系统级集成结构，在这一结构中，多层平面器件被堆叠起来，并经由穿透硅通孔（１＇ｓＶ）在ｚ方向连接起来，主要工艺技术为层减薄技术、通孔工艺、对准和键合技术等。 １，１减薄工艺 大多数３Ｄ—ＩＣ工艺中，单个Ｉｃ的厚度要求都远低于７５Ｉｘｍ。减薄器件晶圆成为很重要的工艺之一。减薄技术面临的首要挑战就是超薄化工艺所要求的＜５０斗ｍ的减薄能力。传统上，减薄工艺仅仅需要将硅片从晶圆加工完成时的原始厚度减薄到３００斗ｍ～４００斗ｍ。在这个厚度上，硅片仍然具有相当的厚度来容忍减薄工程中的磨削对硅片的损伤及内在应力，同时其刚性也足以使硅片保持原有的平整状态㈣。 在传统减薄工艺的粗精磨之后残留在磨削表面的损伤是造成破片的主要直接原因。之所以产生这样的损伤是因为磨削工艺本身就是一种物理损伤性工艺，其去除硅材质的过程本身就是一个物理施压、损伤、破裂和移除的过程。为了消除这些表面损伤及应力，人们考虑了各种方法：干抛、湿抛、干法刻蚀和湿法刻蚀等，目前在实际批量生产中应用最多目前业界的主流解决方案是采用东京精密公司所率先倡导的一体机思路，将硅片的磨削、抛光、保护膜去除和划片膜粘贴等工序集合在一台设备内，通过独创的机械式搬送系统使硅片从磨片一直到粘贴划片膜为止始终被吸在真空吸盘上，始终保持平整状态。当硅片被粘贴到划片膜上后，比划片膜厚还薄的硅片会顺从膜的形状而保持平整，不再发生翘曲和下垂等同题，从而解决了搬送的难题。如日本东京精密公司的一体机ＰＧ２００／３００ＲＭ硅片在不用离开真空吸盘的情况下就可以顺次移送到粗磨、精磨和抛光等不同的加工位，完成整个减薄的过程。这一独创的设计完全克服了磨片后硅片的严重翘曲所造成的难以搬送到抛光机的问题。同时也避免了磨片后的严重翘曲使表面损伤扩大，进而破裂的危险。１．２通孔工艺 Ｉ．２．１通孔制造 晶圆上通孔制造是ＴｓＶ技术的核心，目前“钻蚀”ＴＳＶ的技术主要有两种，一种是干法刻蚀或称博世刻蚀，另一种是激光烧蚀。博世工艺为ＭＥＭＳ工业而开发，快速地在去除硅的ＳＦ６等离子刻蚀和实现侧壁钝化的Ｃ４Ｆ８等离子沉积步骤之间循环切换‘６‘。， 激光技术作为一种不需掩膜的工艺，避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤，已取得重大进展。三星（韩国）已经在存储器叠层中采用了这一技术。激光加工系统供应商Ｘｓｉｌ公司（爱尔兰）为偈Ｖ带来了最新解决方案，Ｘｓｉｌ称激光钻 孔工艺将首先应用到低密度闪存及ＣＭＯＳ传感器万方数据
圆片级封装介绍(wafer level packaging)
Table of Contents INFORMATION (1) 1 CONTACT 2 INTRODUCTION (3) 2.1Overview (3) 2.2History (3) 3 CHOOSING A BUMPING PROCESS (5) 3.1Standard Flip Chip – Bump on I/O (5) 3.1.1Standard Flip Chip-Bump on I/O Process Summary (6) 3.1.2I/O requirements for the SFC-Bump on I/O process (7) 3.2Standard Flip Chip--Repassivation (8) 3.2.1SFC-Repassivation Process Summary (9) 3.3Standard Flip Chip--Redistribution (10) 3.3.1SFC-Redistribution Process Summary (10) 3.4Spheron TM WLCSP (12) 3.4.1Spheron WLP? Redistribution Process Flow (12) 3.5Ultra CSP? (14) 3.5.1Ultra CSP Process Summary (14) 3.6Elite UBM?, Elite FC?, and Elite CSP? – Electroless Ni/Au (17) 3.6.1Elite UBM? – Process Flow (17) 3.6.2Elite FC? – Process Flow (18) 3.6.3Elite CSP? – Process Flow (19) 3.7Available Solder Alloys (21) 3.7.1Basic Physical Properties of Solder Paste Alloys (21) 3.7.2Basic Physical Properties of Pre-Formed Solder Ball Alloys (21) 3.8Other Services (22) 3.8.1Laser Mark (22) 3.8.2“In Process” Backgrind (22) 3.8.3“Post Process” Backgrind (22) 3.8.4Electronic Wafer Yield Maps (23) 3.8.5Post Bump Electrical Testing (23) 3.8.6Dicing and Packaging (23)
电子封装技术发展现状及趋势
电子封装技术发展现状及趋势 摘要 电子封装技术是系统封装技术的重要内容，是系统封装技术的重要技术基础。它要求在最小影响电子芯片电气性能的同时对这些芯片提供保护、供电、冷却、并提供外部世界的电气与机械联系等。本文将从发展现状和未来发展趋势两个方面对当前电子封装技术加以阐述，使大家对封装技术的重要性及其意义有大致的了解。 引言 集成电路芯片一旦设计出来就包含了设计者所设计的一切功能，而不合适的封装会使其性能下降，除此之外，经过良好封装的集成电路芯片有许多好处，比如可对集成电路芯片加以保护、容易进行性能测试、容易传输、容易检修等。因此对各类集成电路芯片来说封装是必不可少的。现今集成电路晶圆的特征线宽进入微纳电子时代，芯片特征尺寸不断缩小，必然会促使集成电路的功能向着更高更强的方向发展，这就使得电子封装的设计和制造技术不断向前发展。近年来，封装技术已成为半导体行业关注的焦点之一，各种封装方法层出不穷，实现了更高层次的封装集成。本文正是要从封装角度来介绍当前电子技术发展现状及趋势。
正文 近年来，我国的封装产业在不断地发展。一方面，境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国，拉动了封装产业规模的迅速扩大；另一方面，国内芯片制造规模的不断扩大，也极大地推动封装产业的高速成长。但虽然如此，IC的产业规模与市场规模之比始终未超过20%，依旧是主要依靠进口来满足国内需求。因此，只有掌握先进的技术，不断扩大产业规模，将国内IC产业国际化、品牌化，才能使我国的IC产业逐渐走到世界前列。 新型封装材料与技术推动封装发展，其重点直接放在削减生产供应链的成本方面，创新性封装设计和制作技术的研发倍受关注，WLP 设计与TSV技术以及多芯片和芯片堆叠领域的新技术、关键技术产业化开发呈井喷式增长态势，推动高密度封测产业以前所未有的速度向着更长远的目标发展。 大体上说，电子封装表现出以下几种发展趋势：（1）电子封装将由有封装向少封装和无封装方向发展；（2）芯片直接贴装（DAC）技术，特别是其中的倒装焊（FCB）技术将成为电子封装的主流形式；（3）三维（3D）封装技术将成为实现电子整机系统功能的有效途径；（4）无源元件将逐步走向集成化；（5）系统级封装（SOP或SIP）将成为新世纪重点发展的微电子封装技术。一种典型的SOP——单级集成模块（SLIM）正被大力研发；（6）圆片级封装（WLP）技术将高速发展；（7）微电子机械系统（MEMS）和微光机电系统（MOEMS）正方兴未艾，它们都是微电子技术的拓展与延伸，是集成电子技术与精密
【CN209447783U】一种IC芯片圆片级封装结构【专利】
(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 201920381545.X (22)申请日 2019.03.25 (73)专利权人 江苏聚润硅谷新材料科技有限公 司 地址 224000 江苏省盐城市大丰区新丰镇 梦想大道3号 (72)发明人 谢增雄 郑雷 (74)专利代理机构 北京汇众通达知识产权代理 事务所(普通合伙) 11622 代理人 梁明升 (51)Int.Cl. H01L 23/31(2006.01) H01L 23/367(2006.01) H01L 23/467(2006.01) (54)实用新型名称一种IC芯片圆片级封装结构(57)摘要本实用新型公开了一种IC芯片圆片级封装结构，包括IC圆片、IC芯片和固定架，所述IC圆片底侧粘接有绝缘层，所述绝缘层底侧粘接有介电层，所述介电层内开设有凹槽，所述凹槽内壁粘接有IC芯片，所述介电层底部开设有对称分布的导气口，所述介电层内开设有导气槽，所述导气口、导气槽与凹槽相通；本实用新型的导气槽和导气口可将IC芯片持续工作后产生的大部分热量进行导出，封装结构随电子设备进行移动时，滑动杆板会在复位弹簧的拉力与自身重力下进行升降，从而将空气通过导气槽和导气口压入到凹槽中，对IC芯片表面进行部分散热，本封装结构利用了部分设备移动时的机械能来对IC芯片进行部分散热， 延长了IC芯片的使用寿命。权利要求书1页 说明书3页 附图3页CN 209447783 U 2019.09.27 C N 209447783 U
权 利 要 求 书1/1页CN 209447783 U 1.一种IC芯片圆片级封装结构，包括IC圆片（101）、IC芯片（105）和固定架（201），其特征在于：所述IC圆片（101）底侧粘接有绝缘层（102），所述绝缘层（102）底侧粘接有介电层（103），所述介电层（103）内开设有凹槽（104），所述凹槽（104）内壁粘接有IC芯片（105），所述介电层（103）底部开设有对称分布的导气口（110），所述介电层（103）内开设有导气槽（106），所述导气口（110）、导气槽（106）与凹槽（104）相通，所述IC圆片（101）外壁焊接有对称分布的两个固定架（201），所述固定架（201）内壁焊接有复位弹簧（202），所述复位弹簧（202）底部焊接有滑动杆板（203），所述滑动杆板（203）底端板与导气口（110）相接触，所述滑动杆板（203）远离介电层（103）一侧的底部通过定轴转接有压杆（206），所述压杆（206）压在滑动杆板（203）固定块顶部，所述滑动杆板（203）一侧开设有定位圆孔（204），所述滑动杆板（203）活动插接在定位圆孔（204）内。 2.根据权利要求1所述的一种IC芯片圆片级封装结构，其特征在于：所述介电层（103）内镶嵌有金属柱（107）与再布线金属走线层（108），所述金属柱（107）与IC芯片（105）焊接。 3.根据权利要求2所述的一种IC芯片圆片级封装结构，其特征在于：所述金属柱（107）与再布线金属走线层（108）焊接，所述金属柱（107）位于IC芯片（105）与再布线金属走线层（108）之间。 4.根据权利要求3所述的一种IC芯片圆片级封装结构，其特征在于：所述再布线金属走线层（108）底部焊接有均匀分布的焊球（109），所述焊球（109）镶嵌在介电层（103）底部。 5.根据权利要求1所述的一种IC芯片圆片级封装结构，其特征在于：所述滑动杆板（203）顶端活动套在固定架（201）内部。 6.根据权利要求1所述的一种IC芯片圆片级封装结构，其特征在于：所述滑动杆板（203）底端板外壁粘接有橡胶垫（205）。 2
通孔回流焊接的工艺技术
通孔回流焊接的工艺技术如图2，可实现在单一步骤中同时对通孔元件和表面贴装元件（SMC/SMD）进行回流焊。相对传统工艺，在经济性、先进性上都有很大的优势。所以，通孔回流工艺是电子组装中的一项革新，必然会得到广泛的应用。 二通孔回流焊接工艺与传统工艺相比具有以下优势： 1、首先是减少了工序，省去了波峰焊这道工序，多种操作被简化成一种综合的工艺过程； 2、需要的设备、材料和人员较少； 3、可降低生产成本和缩短生产周期； 4、可降低因波峰焊而造成的高缺陷率，达到回流焊的高直通率。； 5、可省去了一个或一个以上的热处理步骤，从而改善PCB可焊性和电子元件的可靠性，等等。 尽管用通孔回焊可得到良好的工艺效果，但还是存在一些工艺问题。 1、在通孔回焊过程中锡膏的用量比较大，由于助焊剂挥发物质的沉积会增加对机器的污染，因而回流炉具有有效的助焊剂管理系统是很重要的； 2、对THT元件质量要求高，要求THT元件能经受再流焊炉的热冲击，例如线圈、连接器、屏蔽等。有铅焊接时要求元件体耐温235℃，无铅要求260℃以上。许多THT元件尤其是连接器无法承受回流焊温度；电位器、铝电解电容、国产的连接器、国产塑封器件等不适合回流焊工艺。 3、由于要同时兼顾到THT元件和SND元件，使工艺难度增加。 本文重点是确定对通孔回流工艺质量有明显影响的各种因素，然后将这些因素划分为材料、设计或与工艺相关的因素，揭示在实施通孔回流工艺之前必须清楚了解的关键问题。 1. 通孔回流焊焊点形态要求 2. 获得理想焊点的锡膏体积计算 3. 锡膏沉积方法 4. 设计和材料问题 5. 贴装问题 6. 回流温度曲线的设定 下面将逐项予以详细描述。
应用于三维封装中的硅通孔技术
- 18 - 收稿日期：2012-03-26 应用于三维封装中的硅通孔技术 邓小军1，曹正州2 （1.无锡创立达科技有限公司，江苏 无锡 214142；2.中国电子科技集团公司第58研究所，江苏 无锡 214035） 摘 要：随着集成电路日新月异的发展，当半导体器件工艺进展到纳米级别后，传统的二维领域封装已渐渐不能满足电路高性能、低功耗与高可靠性的要求。为解决这一问题，三维封装成为了未来封装发展的主流。文章简要介绍了三维封装的工艺流程，并重点介绍了硅通孔技术的现阶段在CSP 领域的应用，以及其未来的发展方向。关键词：三维封装；硅通孔；CSP 中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2012）09-0018-06 The Through Silicon Via Technology Using in 3D Packaging DENG Xiao-jun 1, CAO Zheng-zhou 2 （1. Wuxi TreasureStar Technology Co ., LTD ., Wuxi 214142, China ; 2. China Electronics Technology Group Corporation No .58 Research Institute , Wuxi 214035, China ） Abstract: With the development of now day integrated circuit, the traditional 2D packaging can not satisfy the requirement of high function, low power and high reliability when the semiconductor device develops into nano level. To solve the problem, 3D packaging becomes the mainstream of future package. In this paper, authors introduce the process flow of 3D package and emphasize the through silicon via （TSV ）technology using in CSP area and the further development’s direction. Key words: 3D packaging; TSV; CSP 1 引言 在过去的三十年间，半导体技术已经在二维领域得到了广泛的应用。一个关键原因就是金属氧化物半导体（MOS ）器件数量的快速增长趋势是可以根据摩尔定律预测的[1] 。但是近年来实际的器件增长趋势已经和理想模型的预测有所差别了。因为随着芯片功能的增强，芯片内集成的晶体管数目越来越多，体积也越来越大，功耗也越来越高，kT /q 比无法继续在现有技术层面缩小，因此在不提高泄漏上限的基础上降低MOS 器件的阈值电压就变得十分困难。而阈值电压无法降低，降低功耗和提高器件 的性能这两种要求就会产生冲突。尤其是在高集成 度条件下，单个芯片内各个系统的互连引线过长和过多，其阻容延迟和寄生电容会使器件工作速度降低。另外，其所引发的信号传输延迟、信号带宽不足和控制时序的不一致性，会制约当前通信技术和大型计算机技术的发展。还有，互连引线过长引起的噪声问题也不容忽视，而各种噪声均与信号在互连引线中的传输距离密切相关。要满足上述性能要求，必须突破当前二维器件技术水平的制约。 大规模集成电路的结构是其中一种解决方案。随着电路集成度越来越高，信号的延迟主要取决于引线长度和引脚电容。三维大规模集成电路是一种能提升性能同时不需要增加功耗的解决途径。带来
thr通孔回流焊技术要求(1)
通孔回流焊技术要求 近年来,表面贴装技术（SMT）迅速发展起来,在电子行业具有举足轻重的位置。除了全自动化生产规模效应外,SMT还有以下的技术优势：元件可在PCB的两面进行贴装,以实现高密度组装;即使是最小尺寸的元件也能实现精密贴装,因此可以生产出高质量的PCB组件。 然而,在一些情况下,这些优势随着在PCB上元件贴着力的减少而削弱。让我们观察图1的例子。SMT元件的特点是设计紧凑,并易于贴装,与通孔的连接器在尺寸和组装形式上有明显的区别。 图1 PCB上组装有SMT元件（左）和一个大理通孔安装的连接器（右） 用于工业领域现场接线的连接器通常是大功率元件。可满足传输高电压、大电流的需要。因此设计时必须考虑到足够的电气间隙与爬电距离,这些因素最终影响到元件的尺寸。 此外,操作便利性、连接器的机械强度也是很重要的因素。连接器通常是PCB主板与“外界部件”通信的“接口”,故有时可能会遇到相当大的外力。通孔技术组装的元件在可靠性方面要比相应的SMT元件高很多。无论是强烈的拉拽、挤压或热冲击,它都能承受,而不易脱离PCB。 从成本考虑,大部分PCB上SMT元件约占80%,生产成本仅占60%;通孔元件约占20%,生产成本却占40%,如图2所示。可见,通孔元件生产成本相对较高。而对许多制造公司来说,今后面临的挑战之一便是开发采用纯SMT工艺的印刷线路板。
图2 带有通孔无件和SMT元件的PCB 根据生产成本以及对PCB的影响,SMT+波峰焊和SMT+压接技术（press in）等现有的工艺还不完全令人满意,因为在现有的SMT工序需要进行二次加工,不能一次性完成组装。 这就对采用通孔技术的元件提出了下列要求：通孔元件与贴片元件应该使用同样的时间、设备和方法来完成组装。 THR如何与SMT进行整合 根据上述要求发展起来的技术,称之为通孔回流焊技术（Through-hole Reflow,THR）,又叫“引脚浸锡膏（pin in paste,PIP）”工序,如图3所示。 图3 通孔回流焊技术的工序
TSV硅通孔技术的研究解析
西安电子科技大学 硕士研究生课程考试试卷 科目集成电路封装与测试 题目硅通孔（TSV）工艺技术 学号 1511122657 班级 111504 姓名马会会 任课教师包军林 分 数 评卷人 签名 注意事项 1.考试舞弊者做勒令退学或开除学籍 2.用铅笔答题一律无效（作图除外） 3.试题随试卷一起交回 硅通孔TSV工艺技术
1511122657 马会会 摘要:本文主要介绍近几年封装技术的快速发展及发展趋势。简单介绍了TSV技术的发展前景及其优势。详细介绍了硅通孔工艺以及其关键技术。并针对TSV 中通孔的形成，综述了国内外研究进展，提出了干法刻蚀、湿法刻蚀、激光钻孔和光辅助电化学刻蚀法（PAECE）等四种TSV通孔的加工方法、并对各种方法进行了比较，提出了各种方法的适用范围。 关键词：后摩尔时代；封装技术；TSV；硅通孔 Abstract:This paper mainly introduces the rapid development and development trend of packaging technology in recent years.In the brief introduction of several vertical packaging technology, the paper focuses on the development of TSV technology and its advantages. The technology of Si - through hole and its key technologies are introduced in detail. In this paper, the research progress of TSV was summarized, and the method of dry etching, wet etching, laser drilling and photo assisted electrochemical etching (PAECE) was proposed, and four kinds of TSV through hole were compared. Keywords:Post Moore era; packaging technology; TSV; silicon through hole 引言 集成电路技术在过去的几十年里的到了迅速的发展。集成电路的速度和集成度得到了很大的提高并且一直遵循摩尔定律不断发展，即单位集成电路面积上可容纳的晶体管数目大约每隔18个月可以增加一倍。然而，当晶体管尺寸减小到几十纳米级后，想再通过减小晶体管尺寸来提升集成电路的性能已经变得非常困难，要想推动集成电路行业继续遵循摩尔定律发展就不得不寻求新的方法。 自从集成电路发明以来，芯片已无可辩驳地成为电子电路集成的最终形式。从那以后，集成度增加的速度就按照摩尔定律的预测稳步前进。摩尔定律的预测在未来若干年依然有效的观点目前仍然被普遍接受，然而，一个同样被广泛认同的观点是，物理定律将使摩尔定律最初描述的发展趋势停止。在这种情况下，电子电路技术和点路设计的概念将进入一个新的发展阶段，互连线将在重要性和价值方面得到提升。在被称作“超越摩尔定律”的新兴范式下，无论是物理上还是使用上，在z轴方向组装都变得越来越重要。目前在电子封装业中第三维正在被广泛关注，成为封装技术的主导。 图1 封装的技术演变与长期发展图
三维集成电路
微处理器体系结构综述 题目三维集成电路综述 专业微电子学与固体电子学 学号1208090538 学生韩新辉 指导教师戴力 2013 年春季学期
三维集成电路综述 摘要：本文介绍了集成电路从开始发展到SOC再到NOC以及后来的三维集成电路中应用的3D NOC。然后从工艺（SOI技术和TSV技术）、拓扑结构、功耗等方面阐述了研究现状、需要亟待解决的技术问题以后发展方向。最后，对文章做了总结。 关键字：3D NOC 三维集成电路TSV 拓扑结构功耗 1 引言 从1947年第一个半导体晶体管的发明,到1958年采用硅平面工艺的集成电路诞生,直到后来的SOC,半导体集成电路一直遵循着摩尔定律高速发展着。随着集成电路技术的不断发展，在单一芯片上集成更多的资源已经成为片上系统（SOC）设计的重要挑战。在当前的高性能SOC设计中，已经可以包含多个处理器、存储器、模拟电路、数模混合电路等不同的IP单元。当SOC变得越来越复杂时，芯片的速度、功耗、面积、总线交换的效率等成为高性能SOC设计面临的最大问题。尤其是总线架构的系统结构大大的限制了SOC多个核之间高效的数据通信。其主要表现在三个方面：（1）扩展性差；（2）线通信效率低；（3）单一时钟同步问题。 1999年前后，一些研究机构开始使用系统的方法研究SOC通信单元，将计算机网络技术移植到芯片设计中来，提出了一种全新的集成电路体系结构NOC(Network On Chip)，从体系结构上彻底解决总线架构带来的问题。NoC具有更高的带宽，它的网络拓扑结构提供了良好的可扩展性；由于NOC所使用的通信协议层本身属于独立的资源，因此提供了支持高效率可重用设计方法学的体系结构；NoC使用全局异步局部同步(Global Asynchronous Local Synchronous,GALS)机制，每一个资源节点都工作在自己的时钟域,而不同的资源节点之间则通过OCN进行异步通讯，很好地解决了总线结构的单一时钟同步问题。然而，二维片上网络结构随着核数的增加，通信性能并不能成比例的提升，因而限制了整个系统的性能。 三维集成电路制造技术可以通过将原二维集成电路中较长的水平互联线替
多环境下硅通孔互连结构可靠性技术研究
目录 摘要........................................................................................................................................................... I Abstract .................................................................................................................................................... I I 第一章绪论. (1) §1.1 研究背景 (1) §1.2 TSV互连结构可靠性研究面临的挑战 (2) §1.3 国内外研究现状 (2) §1.4 目前TSV可靠性研究存在问题归纳及研究意义 (6) §1.5 本文的研究内容及创新点 (7) 第二章基本理论与研究方法介绍 (9) §2.1 有限元分析方法介绍 (9) §2.1.1 有限元分析的基本理论方法 (9) §2.1.2 ANSYS有限元分析仿真软件简介 (9) §2.2 振动分析基本理论 (11) §2.2.1 模态分析基本理论 (11) §2.2.2 随机振动分析概述 (12) §2.3 热力学理论 (13) §2.3.1 热传导的基本原理 (13) §2.3.2 热应力基本原理 (14) §2.4 正交试验设计方法 (15) §2.5 本章小结 (16) 第三章随机振动条件下TSV互连结构可靠性研究 (17) §3.1 硅通孔互连结构有限元模型的建立 (17) §3.1.1 硅通孔互连结构尺寸参数 (17) §3.1.2 硅通孔互连结构材料参数 (18) §3.1.3 单元类型的选择 (18) §3.1.4 硅通孔互连结构三维有限元模型 (19) §3.2 TSV互连结构随机振动分析 (19) §3.2.1 模态分析 (20) §3.2.2 随机振动分析激励 (21) §3.2.3 TSV互连结构随机振动分析结果 (22) §3.3 随机振动条件下TSV互连结构单因子分析 (24) §3.3.1 TSV高度对TSV互连结构随机振动可靠性的影响 (24) §3.3.2 两种微凸点材料TSV互连结构可靠性对比分析 (26) §3.3.3 不同焊料对TSV互连结构随机振动可靠性的影响 (27) §3.4 本章小结 (29) 第四章随机振动条件下TSV互连结构多参数多目标优化设计 (31) §4.1 基于正交试验设计方法的硅通孔互连结构可靠性分析 (31) §4.1.1 TSV互连结构参数组合正交试验设计 (31) §4.1.2 TSV互连结构随机振动应力方差分析 (32) §4.2 基于正交设计和灰色关联的TSV互连结构多因素多目标优化设计 (34) §4.2.1 TSV互连结构正交优化设计的局限 (34) §4.2.2 灰色关联分析过程 (35)
硅通孔_TSV_转接板微组装技术研究进展_刘晓阳
- 1 - 硅通孔（TSV ）转接板微组装技术研究进展* 刘晓阳1，刘海燕2，于大全3，吴小龙1，陈文录1 （1. 江南计算技术研究所，江苏 无锡 214083； 2. 华进半导体封装先导技术研发中心有限公司，江苏 无锡 214135； 3. 中国科学院微电子研究所，北京 100029） 摘 要：以硅通孔（TSV ）为核心的三维集成技术是半导体工业界近几年的研发热点，特别是2.5D TSV 转接板技术的出现，为实现低成本小尺寸芯片系统封装替代高成本系统芯片（SoC ）提供了解决方案。转接板作为中介层，实现芯片和芯片、芯片与基板之间的三维互连，降低了系统芯片制作成本和功耗。在基于TSV 转接板的三维封装结构中，新型封装结构及封装材料的引入，大尺寸、高功率芯片和小尺寸、细节距微凸点的应用，都为转接板的微组装工艺及其可靠性带来了巨大挑战。综述了TSV 转接板微组装的研究现状，及在转接板翘曲、芯片与转接板的精确对准、微组装相关材料、工艺选择等方面面临的关键问题和研究进展。 关键词：硅通孔（TSV ）；转接板；微组装技术；基板；2.5D/3D 集成 中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2015）08-0001-08 Development of Micropackage Technology for Through Silicon Via (TSV) Interposer LIU Xiaoyang 1, LIU Haiyan 2, YU Daquan 3, WU Xiaolong 1, CHEN Wenlu 1（1. Jiangnan Institute of Computing Technology , Wuxi 214083, China ;2. National Center for Advanced Packaging , Wuxi 214135, China ; 3. Institute of Microelectronics of Chinese Academy of Sciences , Beijing 100029, China ） Abstract: In recent years, 3D integration technology with the key technology of through silicon via (TSV) has been a research and development hotspot of semiconductor industry. Especially, 2.5D TSV interposer technology has been provided a solution for substituting low cost small size die system package for high cost system on chip (SOC). As the medilayer, interposer achieves 3D interconnection between die to die and die to substrate, and has reduced the cost of system on chip and power consumption. In the structure of 3D package based on TSV interposer, there have been very huge challenges for micropackage technology and reliability of interposer, with new type package structures and materials introduced, and with large size high power die and small size fine pitch microbumps applied. In the paper, the currently research of TSV interposer micropackage was summarized, including the key questions and development of warpage of interposer, pinpoint between die and interposer, materials of micropackage, and technics choice, etc. Key words: through Silicon via (TSV); interposer; micropackage; substrate; 2.5D/3D integration 收稿日期：2015-5-4 *基金项目：国家科技重大专项（2011ZX02709-2）；国家自然科学基金（61176098） DOI:10.16257/https://www.sodocs.net/doc/bb1219487.html,ki.1681-1070.2015.0080
台湾硅通孔三维集成电路技术及产业发展动态
台湾硅通孔三维集成电路技术及产业发展动态 硅通孔（TSV）是三维集成电路（3D IC）的一种主流技术。它是一种系统级架构的新方法，内部含有多个平面器件层的叠层，并经由TSV在垂直方向实现相互连接。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，降低芯片的功耗、设计难度和成本。 台湾是世界重要的半导体芯片制造和封装基地，具有开展TSV 3D IC技术研发的基础条件。2008年7月，台湾工研院发起成立“先进堆栈系统与应用研发联盟（Ad-STAC）”。联盟成员包括台湾力晶集团智旺科技、台积电、日月光、南亚、硅品科技、力鼎科技、德国SUSS MicroTec、巴斯夫(BASF)、日本住友精密工业会社等12个国家的30余家半导体厂商，涵盖了材料、设备、EDA工具、IC设计、IC制造、IC封装测试等产业。该联盟主要任务为：共同开发3D IC技术、产品及应用市场；参与国外相关组织，掌握世界发展趋势；结合政府科技发展资源，创造台湾产业的竞争优势；促进产业资源共享，包括技术、专利及验证测试等。 Ad-STAC已在台湾新竹建成全球第一条300毫米晶圆3D IC演示生产线，专门用于3D IC研发。该生产线适合多种工艺材料试验，凡是对三维开发有兴趣的机构均可使用该设施，测试新技术、开发新产品。2010年Ad-STAC的工作重点是聚焦平台模块研发与系统层级设计，推动3D IC共通技术与设计平台建设，将与工研院共同开发一套完整的3D IC成本结构分析与动态仿真工具。工研院2010年还将与
美国应用材料公司合作，在台湾建立全球首座3D IC实验室。作为开放式的工艺研发平台，该平台将整合双方TSV 3D IC工艺技术，开展定制化核心制程设备的合作开发，同时对外提供流片服务，协助半导体厂商降低初期投资，缩短相关集成电路芯片开发时间，迅速地将先进芯片3D IC设计导入市场。 在台湾半导体业者中，日月光集团公司现阶段的3D IC技术开发计划包括封装堆栈、内埋组件基板与整合组件技术、TSV芯片-晶圆堆栈与封装三个部分。另据台湾DIGITIMES报道，台积电2010年会导入TSV 3D IC技术，南亚科技则要到2012年才有机会导入生产。 《科技要情专递》动态版 第48期 （2010年1月18日）
3D集成电路中的TSV技术概要
3D集成电路中的TSV技术概要 北京航空航天大学电子信息工程学院马志才 1.TSV技术简介 TSV(through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于T SV能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，成为目前电子封装技术中最引人注目的一种技术。如图1.1所示是4层芯片采用带载封装方法(tape car rier package，TCP)(见图1.1(a))和采用TSV方法(见图1.1(b))封装的外形比较。 业内人士将TSV称为继引线键合(wire bonding)、载带键合(TAB)和倒装芯片(FC)乏后的第4代封装技术。 图1.1 TSV 封装外形比较 2.TSV及其技术优势 a)缩小封装尺寸； b)高频特性出色，减小传输延时、降低噪声； c)降低芯片功耗，据称，TSV可将硅锗芯片的功耗降低大约40%；
d)热膨胀可靠性高。 3．TSV的主要技术环节 1) 通孔的形成 晶片上的通孔加工是TSV技术的核心，目前通孔加工的技术主要有两种，一种是深反应离子刻蚀，另一种是激光打孔。 激光技术作为一种不需掩模的工艺，避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤，已取得重大进展。然而，未来当TSV的尺寸通孔降到lOUm 以下时，激光钻孔就面临着新的挑战。 目前这两种技术的细节及其选择仍然在探索中，不过一些先期进入的厂商已经推出相应的加工设备。 此外，形成通孔后还有绝缘层、阻挡层和种子层的淀积以及孔金属化等工艺技术。图3.1是6个芯片堆叠采用TSV封装的存储器示意图。 图3.1 采用TSV封装的存储器示意图
TSV技术的发展
ＴＳＶ技术的发展、挑战和展望，3D IC 技术的一体化、3D硅技术的一体化 摘要：3D集成技术包括3D IC集成，3D IC封装和3D 硅集成技术。这三者是不同的技术，并且硅通孔技术将3D IC封装技术与3D IC集成技术、3D IC硅集成技术区分开来，因为后二者使用了该技术而3D IC封装没有。硅通孔技术（TSV）是3D IC集成技术、3D 硅集成技术的核心。也是研究的热点。3D集成技术起源于当代，当然，3D IC/硅集成技术的革新、挑战与展望已是讨论的热点，还有它的蓝图。最后，通用的、更低能耗的、加强热控制的3D IC集成封装系统相继被提出。 关键词：硅通孔技术，3D IC集成技术，3D 硅集成技术，活泼的、消极的互边导电物，C2W和W2W。 说明： 电子产业自从1996年以来已成为世界上最大的产业。截止2011年底已经创造了一万五千亿美元的价值。其中电子工业最大的发明便是电子管（1947年），这也使得John Bardeen,Walter Brattain 和William赢得了1956年的诺贝尔物理学奖。1958年Jack Kilby发明了集成电路（也使他获得了诺贝尔奖），六个月后Robert Noyce(他因在1990年去世而未能与Jack kilby分享诺贝尔奖)首创IC集成技术。由戈登·摩尔在1965年提出的每二年便要在电路板上将晶体管的数量翻一倍的理论（也叫摩尔定律，为了更低的能耗），在过去的46年中已成为发展微电子产业最有力的指导。这条定律强调可以通过单片集成系统（SOC）将平面技术和所有功能的集成（在2D层面）放到单片芯片中。另一方面，这里所有功能的集成