搜档网
当前位置:搜档网 › IC测试经典课程

IC测试经典课程

IC测试经典课程
IC测试经典课程

第一章.认识半导体和测试设备

本章节包括以下内容,

自动测试设备(ATE)的总体认识

模拟、数字和存储器测试等系统的介绍

负载板(Load boards)、探测机(Probers)、机械手(Handlers)和温度控制单元(Temperature units)

二、自动测试设备

随着集成电路复杂度的提高,其测试的复杂度也随之水涨船高,一些器件的测试成本甚至占到了芯片成本的大部分。大规模集成电路会要求几百次的电压、电流和时序的测试,以及百万次的功能测试步骤以保证器件的完全正确。要实现如此复杂的测试,靠手工是无法完成的,因此要用到自动测试设备(ATE,Automated Test Equipment)。

ATE是一种由高性能计算机控制的测试仪器的集合体,是由测试仪和计算机组合而成的测试系统,计算机通过运行测试程序的指令来控制测试硬件。测试系统最基本的要求是可以快速且可靠地重复一致的测试结果,即速度、可靠性和稳定性。为保持正确性和一致性,测试系统需要进行定期校验,用以保证信号源和测量单元的精度。

当一个测试系统用来验证一片晶圆上的某个独立的Die的正确与否,需要用Probe Card来实现测试系统和Die之间物理的和电气的连接,而Probe Card和测试系统内部的测试仪之间的连接则通过一种叫做“Load board”或“Performance board”的接口电路板来实现。在CP测试中,Performance board和Probe card 一起使用构成回路使电信号得以在测试系统和Die之间传输。

当Die封装出来后,它们还要经过FT测试,这种封装后的测试需要手工将一个个这些独立的电路放入负载板(Load board)上的插座(Socket)里,这叫手工测试(hand test)。一种快速进行FT测试的方法是使用自动化的机械手(Handler),机械手上有一种接触装置实现封装引脚到负载板的连接,这可以在测试机和封装内的Die之间提供完整的电路。机械手可以快速的抓起待测的芯片放入测试点(插座),然后拿走测试过的芯片并根据测试pass/fail的结果放入事先定义好的相应的Bin区。

三、半导体技术

有一系列的方法被用来生产和制造数字半导体电路,这些方法称为半导体技术或工艺,常用的技术或工艺包括:TTL (Transistor-Transistor Logic a.k.a. bipolar logic), ECL (Emitter Coupled Logic), SOS (Silicon on Sapphire), and CMOS (Complimentary Metal-Oxide Semiconductor) 。不管什么技术或工艺,出来的产品都要经过测试,这里我们关注数字TTL和CMOS电路。

四、数字和模拟电路

过去,在模拟和数字电路设计之间,有着显著的不同。数字电路控制电子信号,表现为逻辑电平“0”和“1”,它们被分别定义成一种特殊的电压分量,所有有效的数字电路数据都用它们来表示,每一个“0”或“1”表示数据的一个比特(bit)位,任何数值都可以由按照一定顺序排列的“0”“1”比特位组成的二进制数据来表示,数值越大,需要的比特位越多。每8个比特一组构成一个Byte,数字电路中的数据经常以Byte 为单位进行处理。

不同于数字信号的“0”“1”界限分明(离散),模拟电路时连续的——在任何两个信号电平之间有着无穷的数值。模拟电路可以使用电压或电流来表示数值,我们常见的也是最常用的模拟电路实例就是运算放大器,简称运放。

为帮助理解模拟和数字电路数值的基本差别,我们可以拿时钟来比方。“模拟”时钟上的指针连续地移动,因此所有的任一时间值可以被观察者直接读出,但是所得数值的准确度或者说精度取决于观察着认知的程度。

而在“数字”时钟上,只有最小增量以上的值才能被显示,而比最小增量小的值则无法显示。如果有更高的精度需求,则需要增加数据位,每个新增的数据位表示最小的时间增量。

有的电路里既有数字部分也有模拟部分,如AD转换器(ADC)将模拟信号转换成数字信号,DA

转换器(DAC)则相反,我们称之为“混合信号电路”(Mixed Signal Devices)。另一种描述这种混合电路的方法则基于数字部分和模拟部分占到电路的多少:数字部分占大部分而模拟部分所占比例较少归于数字电路,反之则归于模拟电路。

五、测试系统的种类

一般认为测试系统都是通用的,其实大部分测试系统的设计都是面向专门类型的集成电路,这些专门的电路包括:存储器、数字电路、模拟电路和混合信号电路;每种类型下还可以细分成更多种类,我们这里只考虑这四种类型。

5.1存储器件类

我们一般认为存储器是数字的,而且很多DC测试参数对于存储类和非存储类的数字器件是通用的,虽然如此,存储器的测试还是用到了一些独特的功能测试过程。带内存的自动测试系统使用一种算法模式生成器(APG,algorithmic pattern generator)去生成功能测试模型,使得从硬件上生成复杂的功能测试序列成为可能,这样我们就不用把它们当作测试向量来保存。存储器测试的一些典型模型包括:棋盘法、反棋盘法、走0、走1、蝶形法,等等……APG在器件的每次测试时生成测试模型,而不带内存的测试系统将预先生成的模型保存到向量存储区,然后每次测试时从中取出数据。存储器测试通常需要很长的测试时间去运行所要求的测试模型,为了减少测试成本,测试仪通常同时并行测试多颗器件。

5.2模拟或线形器件类

模拟器件测试需要精确地生成与测量电信号,经常会要求生成和测量微伏级的电压和纳安级的电流。相比于数字电路,模拟电路对很小的信号波动都很敏感,DC测试参数的要求也和数字电路不一样,需要更专业的测试仪器设备,通常会按照客户的选择在设计中使用特殊的测试仪器甚至机架。模拟器件需要测试的一些参数或特性包括:增益、输入偏移量的电压和电流、线性度、通用模式、供电、动态响应、频率响应、建立时间、过冲、谐波失真、信噪比、响应时间、窜扰、邻近通道干扰、精度和噪声。

5.3混合信号器件类

混合信号器件包括数字电路和模拟电路,因此需要测试系统包含这两部分的测试仪器或结构。混合信号测试系统发展为两个系列:大部分数字电路测试结构、少量模拟测试结构的系列,被设计成用于测试以数字电路为主的混合信号器件,它能有效地进行DC参数测试和功能测试,但是仅支持少量的模拟测试;大部分模拟电路测试结构、少量数字测试结构的系列,相反,能够精确地测试模拟参数而在功能测试上稍逊风骚。

5.4数字电路器件类

仅含有数字逻辑的电路器件可使用数字电路测试系统来完成测试,这些测试系统之间在价格、性能、尺寸、可选项上有着明显的不同。

低端的测试机被用来测试低价格或者低性能的低端产品,通常是些管脚少、复杂度低的器件;一般运行于低于20MHz的时钟频率,且只能存储少量的测试向量;用于小规模(SSI)或中规模(MSI)集成电路的测试。

高端的测试机则是速度非常快(时钟频率高)、测试通道非常多的测试系统;时钟频率通常会达到400MHz,并能提供1024个测试通道;拥有高精度的时钟源和百万bit位的向量存储器。它们被用于验证新的超大规模(VLSI)集成电路,但是昂贵的成本阻碍了他们用于生产测试。

而半导体测试工业普遍使用的是中高端的测试设备,它们拥有较好的性价比,在对测试成本非常敏感的半导体测试行业,这无疑是非常重要的。这类测试设备多运行在50-100MHz,提供256个测试通道,通常带有一些可选的配置。

为了控制测试成本,谨慎地选择能满足器件测试需求的测试设备是非常重要的,选择功能相对于我们器件的测试要求过于强大的测试系统会使得我们的测试成本居高不下,而相反的选择会造成测试覆盖率不够;找到设备功能和成本之间的平衡是测试成本控制本质的要求。

六.测试负载板(Load Board)

测试负载板是一种连接测试设备的测试头和被测器件物理和电路接口,被固定在针测台(Probe)、机械手(Handler)或者其他测试硬件上,其上的布线连接测试机台内部信号测试卡的探针和被测器件的管脚。

在CP测试中,负载板连接Probe Card;在手工测试中,我们将Socket固定在负载板上;而在FT的生产测试中,我们将其连接到Handler. 因为测试机在物理和电气上需要与多种类型的设备连接、锁定,因而Load board的类型和款式也是多种多样。

测试高速或者大功率的器件需要定制的Load board,为保证信号完整性,这种高性能的定制电路板必须完成阻抗匹配——这对于布局、布线及线长、线宽等都有特殊要求,因此通常需要数月的时间设计制作,并且价格非常昂贵。

七.探针卡(Probe Card)

探针卡在CP测试用于连接测试机电路和Die上的Pad,通常作为Load board的物理接口,在某些情况下Probe Card通过插座或者其它接口电路附加到Load board上。

测试机的信号通过弹簧针(pogo pins)连接到Probe Card底部的Pad上,再由Probe Card上的布线通往被测的Die上。

第二章.半导体测试基础

摘要:

本章节包括一下内容:

测试目的

测试工程学基本原试术语则

基本测试系统组成

PMU(精密测量单元)及引脚测试卡

样片及测试程序

一、基础术语

描述半导体测试的专业术语很多,这里只列举部分基础的:

1.DUT

需要被实施测试的半导体器件通常叫做DUT(Device Under Test,我们常简称“被测器件”),或者叫UUT(Unit Under Test)。

首先我们来看看关于器件引脚的常识,数字电路期间的引脚分为“信号”、“电源”和“地”三部分。

信号脚,包括输入、输出、三态和双向四类,

输入:在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1”电平。

输出:在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道;输出管脚提供正确的逻辑“0”或“1”的电压,并提供合适的驱动能力(电流)。

三态:输出的一类,它有关闭的能力(达到高电阻值的状态)。

双向:拥有输入、输出功能并能达到高阻态的管脚。

电源脚,“电源”和“地”统称为电源脚,因为它们组成供电回路,有着与信号引脚不同的电路结构。

VCC:TTL器件的供电输入引脚。

VDD:CMOS器件的供电输入引脚。

VSS:为VCC或VDD提供电流回路的引脚。

GND:地,连接到测试系统的参考电位节点或VSS,为信号引脚或其他电路节点提供参考0电位;对于单一供电的器件,我们称VSS为GND。

2.测试程序

半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被

具体定义在器件规格书里的设计指标。

测试程序通常分为几个部分,如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数;功能测试验证芯片内部一系列逻辑功能操作的正确性;AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。

程序控制测试系统的硬件进行测试,对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格;Fail则相反,器件没有达到设计要求,不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类,这个过程叫做“Binning”,也称为“分Bin”. 举个例子,一个微处理器,如果可以在150MHz下正确执行指令,会被归为最好的一类,称之为“Bin 1”;而它的某个兄弟,只能在100MHz下做同样的事情,性能比不上它,但是也不是一无是处应该扔掉,还有可以应用的领域,则也许会被归为“Bin 2”,卖给只要求100MHz的客户。

程序还要有控制外围测试设备比如 Handler 和 Probe 的能力;还要搜集和提供摘要性质(或格式)的测试结果或数据,这些结果或数据提供有价值的信息给测试或生产工程师,用于良率(Yield)分析和控制。

二、正确的测试方法

经常有人问道:“怎样正确地创建测试程序?”这个问题不好回答,因为对于什么是正确的或者说最好的测试方式,一直没有一个单一明了的界定,某种情形下正确的方式对另一种情况来说不见得最好。很多因素都在影响着测试行为的构建方式,下面我们就来看一些影响力大的因素。

测试程序的用途。

下面的清单列举了测试程序的常用之处,每一项都有其特殊要求也就需要相应的测试程序:

Wafer Test——测试晶圆(wafer)每一个独立的电路单元(Die),这是半导体后段区分良品与不良品的第一道工序,也被称为“Wafer Sort”、CP测试等.

Package Test——晶圆被切割成独立的电路单元,且每个单元都被封装出来后,需要经历此测试以验证封装过程的正确性并保证器件仍然能达到它的设计指标,也称为“Final Test”、FT测试、成品测试等。

Quality Assurance Test —— 质量保证测试,以抽样检测方式确保Package Test 执行的正确性,即确保pass的产品中没有不合格品。

Device Characterization —— 器件特性描述,决定器件工作参数范围的极限值。

Pre/Post Burn-In —— 在器件“Burn-in”之前和之后进行的测试,用于验证老化过程有没有引起一些参数的漂移。这一过程有助于清除含有潜在失效(会在使用一段时间后暴露出来)的芯片。

Military Test—— 军品测试,执行更为严格的老化测试标准,如扩大温度范围,并对测试结果进行归档。

Incoming Inspection —— 收货检验,终端客户为保证购买的芯片质量在应用之前进行的检查或测试。

Assembly Verification —— 封装验证,用于检验芯片经过了封装过程是否仍然完好并验证封装过程本身的正确性。这一过程通常在FT测试时一并实施。

Failure Analysis —— 失效分析,分析失效芯片的故障以确定失效原因,找到影响良率的关键因素,并提高芯片的可靠性。

测试系统的性能。

测试程序要充分利用测试系统的性能以获得良好的测试覆盖率,一些测试方法会受到测试系统硬件或软件性能的限制。

高端测试机:

高度精确的时序——精确的高速测试

大的向量存储器——不需要去重新加载测试向量

复合PMU(Parametric Measurement Unit)——可并行测试,以减少测试时间

可编程的电流加载——简化硬件电路,增加灵活性

Per Pin的时序和电平——简化测试开发,减少测试时间

低端测试机:

低速、低精度——也许不能充分满足测试需求

小的向量存储器——也许需要重新加载向量,增加测试时间

单个PMU ——只能串行地进行DC测试,增加测试时间

均分资源(时序/电平)——增加测试程序复杂度和测试时间

测试环节的成本。

这也许是决定什么需要被测试以及以何种方式满足这些测试的唯一的最重要的因素,测试成本在器件总的制造成本中占了很大的比重,因此许多与测试有关的决定也许仅仅取决于器件的售价与测试成本。例如,某个器件可应用于游戏机,它卖15元;而同样的器件用于人造卫星,则会卖3500元。每种应用有其独特的技术规范,要求两种不同标准的测试程序。3500元的器件能支持昂贵的测试费用,而15元的器件只能支付最低的测试成本。

测试开发的理念。

测试理念只一个公司内部测试人员之间关于什么是最优的测试方法的共同的观念,这却决于他们特殊的要求、芯片产品的售价,并受他们以往经验的影响。在测试程序开发项目启动之前,测试工程师必须全面地上面提到的每一个环节以决定最佳的解决方案。开发测试程序不是一件简单的正确或者错误的事情,它是一个在给定的状况下寻找最佳解决方案的过程。

三.测试系统

测试系统称为ATE,由电子电路和机械硬件组成,是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式(pattern)生成器和其他硬件项目的集合体,用于模仿被测器件将会在应用中体验到的操作条件,以发现不合格的产品。

测试系统硬件由运行一组指令(测试程序)的计算机控制,在测试时提供合适的电压、电流、时序和功能状态给DUT并监测DUT的响应,对比每次测试的结果和预先设定的界限,做出pass 或fail的判断。

测试系统的内脏

图2-1显示所有数字测试系统都含有的基本模块,虽然很多新的测试系统包含了更多的硬件,但这作为起点,我们还是拿它来介绍。

“CPU”是系统的控制中心,这里的CPU不同于电脑中的中央处理器,它由控制测试系统的计算机及数据输入输出通道组成。许多新的测试系统提供一个网络接口用以传输测试数据;计算机硬盘和Memory用来存储本地数据;显示器及键盘提供了测试操作员和系统的接口。

图2-1.通用测试系统内部结构

DC子系统包含有DPS(Device Power Supplies,器件供电单元)、RVS(Reference Voltage Supplies,参考电压源)、PMU(Precision Measurement Unit,精密测量单元)。DPS为被测器件的电源管脚提供电压和电流;RVS为系统内部管脚测试单元的驱动和比较电路提供逻辑0和逻辑1电平提供参考电压,这些电压设置包括:VIL、VIH、VOL和VOH。性能稍逊的或者老一点的测试系统只有有限的RVS,因而同一时间测试程序只能提供少量的输入和输出电平。这里先提及一个概念,“tester pin”,也叫做“tester channel”,它是一种探针,和Load board背面的Pad接触为被测器件的管脚提供信号。当测试机的pins共享某一资源,比如RVS,则此资源称为“Shared Resource”。一些测试系统称拥有“per pin”的结构,就是说它们可以为每一个pin独立地设置输入及输出信号的电平和时序。

DC子系统还包含PMU(精密测量单元,Precision Measurement Unit)电路以进行精确的DC参数测试,一些系统的PMU也是per pin结构,安装在测试头(Test Head)中。(PMU我们将在后面进行单独的讲解)

每个测试系统都有高速的存储器——称为“pattern memory”或“vector memory”——去存储测试向量(vector或pattern)。Test pattern(注:本人驽钝,一直不知道这个pattern的准确翻译,很多译者将其直译为“模式”,我认为有点欠妥,实际上它就是一个二维的真值表;将“test pattern”翻译成“测试向量”吧,那“vector”又如何区别?呵呵,还想听听大家意见)描绘了器件设计所期望的一系列逻辑功能的输入输出的状态,测试系统从pattern memory中读取输入信号或者叫驱动信号(Drive)的pattern状态,通过tester pin输送给待测器件的相应管脚;再从器件输出管脚读取相应信

号的状态,与pattern中相应的输出信号或者叫期望(Expect)信号进行比较。进行功能测试时,pattern 为待测器件提供激励并监测器件的输出,如果器件输入与期望不相符,则一个功能失效产生了。有两种类型的测试向量——并行向量和扫描向量,大多数测试系统都支持以上两种向量。

Timing分区存储有功能测试需要用到的格式、掩盖(mask)和时序设置等数据和信息,信号格式(波形)和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点。Timing分区从pattern memory那里接收激励状态(“0”或者“1”),结合时序及信号格式等信息,生成格式化的数据送给电路的驱动部分,进而输送给待测器件。

Special Tester Options部分包含一些可配置的特殊功能,如向量生成器、存储器测试,或者模拟电路测试所需要的特殊的硬件结构。

The System Clocks为测试系统提供同步的时钟信号,这些信号通常运行在比功能测试要高得多的频率范围;这部分还包括许多测试系统都包含的时钟校验电路。

其他的小模块这里不再赘述,大家基本上可以望文生义,呵呵。

四.PMU

PMU(Precision Measurement Unit,精密测量单元)用于精确的DC参数测量,它能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生的电流。PMU的数量跟测试机的等级有关,低端的测试机往往只有一个PMU,同过共享的方式被测试通道(test channel)逐次使用;中端的则有一组PMU,通常为8个或16个,而一组通道往往也是8个或16个,这样可以整组逐次使用;而高端的测试机则会采用per pin的结构,每个channel配置一个PMU。

图2-2. PMU状态模拟图

驱动模式和测量模式(Force and Measurement Modes)

在ATE中,术语“驱动(Force)”描述了测试机应用于被测器件的一定数值的电流或电压,它的替代词是Apply,在半导体测试专业术语中,Apply和Force都表述同样的意思。

在对PMU进行编程时,驱动功能可选择为电压或电流:如果选择了电流,则测量模式自动被设置成电压;反之,如果选择了电压,则测量模式自动被设置成电流。一旦选择了驱动功能,则相应的数值必须同时被设置。

驱动线路和感知线路(Force and Sense Lines)

为了提升PMU驱动电压的精确度,常使用4条线路的结构:两条驱动线路传输电流,另两条感知线路监测我们感兴趣的点(通常是DUT)的电压。这缘于欧姆定律,大家知道,任何线路都有电阻,当电流流经线路会在其两端产生压降,这样我们给到DUT端的电压往往小于我们在程序中设置的参数。

设置两根独立的(不输送电流)感知线路去检测DUT端的电压,反馈给电压源,电压源再将其与理想值进行比较,并作相应的补偿和修正,以消除电流流经线路产生的偏差。驱动线路和感知线路的连接点被称作“开尔文连接点”。

量程设置(Range Settings)

PMU的驱动和测量范围在编程时必须被选定,合适的量程设定将保证测试结果的准确性。需要提醒的是,PMU的驱动和测量本身就有就有范围的限制,驱动的范围取决于PMU的最大驱动能力,如果程序中设定PMU输出5V的电压而PMU本身设定为输出4V电压的话,最终只能输出4V的电压。同理,如果电流测量的量程被设定为1mA,则无论实际电路中电流多大,能测到的读数不会超过1mA。

值得注意的是,PMU上无论是驱动的范围还是测量的量程,在连接到DUT的时候都不应该再发生变化。这种范围或量程的变化会引起噪声脉冲(浪涌),是一种信号电压值短时间内的急剧变化产生的瞬间高压,类似于ESD的放电,会对DUT造成损害。

边界设置(Limit Settings)

PMU有上限和下限这两个可编程的测量边界,它们可以单独使用(如某个参数只需要小于或大于某个值)或一起使用。实际测量值大于上限或小于下限的器件,均会被系统判为不良品。

钳制设置(Clamp Settings)

大多数PMU会被测试程序设置钳制电压和电流,钳制装置是在测试期间控制PMU输出电压与电流的上限以保护测试操作人员、测试硬件及被测器件的电路。

图2-2.电流钳制电路模拟图

当PMU用于输出电压时,测试期间必须设定最大输出电流钳制。驱动电压时,PMU会给予足够的必须

的电流用以支持相应的电压,对DUT的某个管脚,测试机的驱动单元会不断增加电流以驱动它达到程序中设定的电压值。如果此管脚对地短路(或者对其他源短路),而我们没有设定电流钳制,则通过它的电流会一直加大,直到相关的电路如探针、Probe Card、相邻DUT甚至测试仪的通道全部烧毁。

图2-3显示PMU驱动5.0V电压施加到250ohm负载的情况,在实际的测试中,DUT是阻抗性负载,从欧姆定律I=U/R我们知道,其上将会通过20mA的电流。器件的规格书可能定义可接受的最大电流为25mA,这就意味着我们程序中此电流上限边界将会被设置为25mA,而钳制电流可以设置为30mA。

如果某一有缺陷的器件的阻抗性负载只有10ohm的话,在没有设定电流钳制的情况下,通过的电流将达到500mA,这么大的电流已经足以对测试系统、硬件接口及器件本身造成损害;而如果电流钳制设定在30mA,则电流会被钳制电路限定在安全的范围内,不会超过30mA。

电流钳制边界(Clamp)必须大于测试边界(Limit)上限,这样当遇到缺陷器件才能出现fail;否则程序中会提示“边界电流过大”,测试中也不会出现fail了。

图2-4.电压钳制电路模拟图

当PMU用于输出电流时,测试期间则相应地需要进行电压钳制。电压钳制和电流钳制在原理上大同小异,这里就不再赘述了。

五、管脚电路

管脚电路(The Pin Electronics,也叫Pin Card、PE、PEC或I/O Card)是测试系统资源部和待测期间之间的接口,它给待测器件提供输入信号并接收待测器件的输出信号。

每个测试系统都有自己独特的设计但是通常其PE电路都会包括:

提供输入信号的驱动电路

驱动转换及电流负载的输入输出切换开关电路

检验输出电平的电压比较电路

与PMU的连接电路(点)

可编程的电流负载

还可能包括:

用于高速电流测试的附加电路

Per pin 的PMU结构

尽管有着不同的变种,但PE的基本架构还是一脉相承的,图2-5显示了数字测试系统的数字测试通道的典型PE卡的电路结构。

图2-5.典型的Pin Electronics

1.驱动单元(The Driver)

驱动电路从测试系统的其他相应环节获取格式化的信号,称为FDATA,当FDATA通过驱动电路,从参考电压源(RVS)获取的VIL/VIH参考电平被施加到格式化的数据上。如果FDATA 命令驱动单元去驱动逻辑0,则驱动单元会驱动VIL参考电压;VIL(Voltage In Low)指施加到DUT 的input管脚仍能被DUT内部电路识别为逻辑0的最高保证电压。

如果FDATA命令驱动单元去驱动逻辑1,则驱动单元会驱动VIH参考电压;VIH(Voltage In High)指施加到DUT的input管脚仍能被DUT内部电路识别为逻辑1的最低保证电压。

F1场效应管用于隔离驱动电路和待测器件,在进行输入-输出切换时充当快速开关角色。当测试通道被程序定义为输入(Input),场效应管F1导通,开关(通常是继电器)K1闭合,使信号由驱动单元(Driver)输送至DUT;当测试通道被程序定义为输出(Output)或不关心状态(don’t care),F1截止,K1断开,则驱动单元上的信号无法传送到DUT上。F1只可能处于其中的一种状态,这样就保证了驱动单元和待测器件同时向同一个测试通道送出电压信号的I/O冲突状态不会出现。

2.电流负载单元(Current Load)

电流负载(也叫动态负载)在功能测试时连接到待测器件的输出端充当负载的角色,由程序控制,提供从测试系统到待测器件的正向电流或从待测器件到测试系统的负向电流。

电流负载提供IOH(Current Output High)和IOL(Current Output Low)。IOH指当待测器

件输出逻辑1时其输出管脚必须提供的电流总和;IOL则相反,指当待测器件输出逻辑0时其输出管脚必须接纳的电流总和。

当测试程序设定了IOH和IOL,VREF电压就设置了它们的转换点。转换点决定了IOH起作用还是IOL起作用:当待测器件的输出电压高于转换点时,IOH提供电流;当待测器件的输出电压低于转换点时,IOL提供电流。

F2和F1一样,也是一个场效应管,在输入-输出切换时充当高速开关,并隔离电流负载电路和待测器件。当程序定义测试通道为输出,则F2导通,允许输出正向电流或抽取反向电流;当定义测试通道为输入,则F2截止,将负载电路和待测器件隔离。

电流负载在三态测试和开短路测试中也会用到。

3.电压比较单元(Voltage Receiver)

电压比较器用于功能测试时比较待测器件的输出电压和RVS提供的参考电压。RVS为有效的逻辑1(VOH)和逻辑0(VOL)提供了参考:当器件的输出电压等于或小于VOL,则认为它是逻辑0;当器件的输出电压等于或大于VOH,则认为它是逻辑1;当它大于VOL而小于VOH,则认为它是三态电平或无效输出。

4.PMU连接点(PMU Connection)

当PMU连接到器件管脚,K1先断开,然后K2闭合,用于将PMU和Pin Electrics卡的I/O 电路隔离开来。

5.高速电流比较单元(High Speed Current Comparators)

相对于为每个测试通道配置PMU,部分测试系统提供了快速测量小电流的另一种方法,这就是可进行快速漏电流(Leakage)测试的电流比较器,开关K3控制它与待测器件的连接与否。如果测试系统本身就是Per Pin PMU结构的,那么这部分就不需要了。

6.PPPMU(Per Pin PMU)

一些系统提供Per Pin PMU的电路结构,以支持对DUT每个管脚同步地进行电压或电流测试。与PMU一样,PPPMU可以驱动电流测量电压或者驱动电压测量电流,但是标准测试系统的PMU 的其它功能PPPMU则可能不具备。

六.测试开发基本规则

任何工作都有其规则和流程,IC测试也不例外。我们在实际工作中看到,一些简单的错误和低级的问题经常在一个又一个的程序中再现,如果有一定的标准,相信情况会好很多。这里我们就来总结一些基本的规则,它们将普遍适用于多数的实例;也许其中的一些在我们看来是显而易见的,但是在测试硬件无误的情况下,很多人还是在不经意间违反。可能大家会说了,谁这么傻呀?呵呵,相信大家都不会主动这么做,但是粗心呢?如果你决定刻意违反其中的某一条或几条的话,请确定你完全知道后果。^_^

永远不要将DUT的输入管脚当作输出管脚进行功能测试。最常见的是在pattern中,如果一个输入管脚在此测试项不需要去管(既给0或给1不影响此测试结果),我们有人就给它“X”,

而“X”是输出测试的mask态,这样测试机就会将此管脚当作输出去处理,连接到比较电路,只是对结果不做比较。记住,在功能测试中,输入管脚不能直接测试以期得到pass/fail的结果;信号施加到输入管脚,我们需要测试的是输出管脚。

永远不要将测试机的驱动单元连接到DUT的输出管脚。此举会造成测试机和器件本身会在同一时间驱动电压和电流到该管脚,当它们在某一点相遇时,那就是狭路相逢勇者胜了,输的一方会受伤哦!

永远不要悬空(float)某个输入管脚,一个有效的逻辑必须施加到输入管脚,0或者1。对于CMOS工艺的器件,悬空输入管脚会造成闩锁(latch-up)现象,导致大电流对器件造成破坏。

永远不要施加大于VDD或小于GND的电压到输入或输出管脚。否则同样会引起浪涌现象损害器件。

驱动电压信号到DUT时,记得设置电流钳制,限制测试机的最大输出电流。

驱动电流信号到DUT时,记得设置电压钳制,限制测试机的最大输出电压。

永远不要在驱动单元与器件引脚连接时改变驱动信号(电压或电流)的范围,也不要在这个时候改变PMU驱动的信号类型(如将电压驱动改为电流驱动)。

第三章.基于PMU的开短路测试

本章节我们来说说最基本的测试——开短路测试(Open-Short Test),说说测试的目的和方法。

一.测试目的

Open-Short Test也称为Continuity Test或Contact Test,用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接,并且没有信号引脚与其他信号引脚、电源或地发生短路。

测试时间的长短直接影响测试成本的高低,而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷,如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。

另外,在测试开始阶段,Open-Short测试能及时告知测试机一些与测试配件有关的问题,如Probe Card或器件的Socket没有正确的连接。

二.测试方法

Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及,但是对大多数器件而言,它的测试方法及参数都是标准的,这些标准值会在稍后给出。

基于PMU的Open-Short测试是一种串行(Serial)静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”(即我们常说的清0),接着连接PMU到单个的DUT管脚,并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管(图3-1),一个正向的电流会流经连接到电源的二极管(图3-2),电流的大小在100uA到500uA之间就足够了。大家知道,当电流流经二极管时,会在其P-N结上引起大约0.65V的压降,我们接下来去检测连接点的电压就可以知道结果了。

既然程序控制PMU去驱动电流,那么我们必须设置电压钳制,去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到,它的测试结果将会是3V。

串行静态Open-Short测试的优点在于它使用的是DC测试,当一个失效(failure)发生时,其准确的电压测量值会被数据记录(datalog)真实地检测并显示出来,不管它是Open引起还是Short导致。缺点在于,从测试时间上考虑,会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说,这个缺点就不存在了。

图3-1.对地二极管的测试

测试下方连接到地的二极管,用PMU抽取大约-100uA的反向电流;设置电压下限为-1.5V,低于-1.5V (如-3V)为开路;设置电压上限为-0.2V,高于-0.2V(如-0.1V)为短路。此方法仅限于测试信号管脚(输入、输出及IO口),不能应用于电源管脚如VDD和VSS.

图3-2.对电源二极管的测试

测试上方连接到电源的二极管,用PMU驱动大约100uA的正向电流;设置电压上限为1.5V,高于1.5V(如3V)为开路;设置电压下限为0.2V,低于0.2V(如0.1V)为短路。此方法仅限于测试信号管脚(输入、输出及IO口),不能应用于电源管脚如VDD和VSS.

电源类管脚结构和信号类管脚不一样,无法照搬上述测试方法。不过也可以测试其开路情形,如遵循已知的良品的测量值,直接去设置上下限。

图3-3是一个Open-Short对地二极管测试的datalog,从中大家可以看到各种测试结果。

图3-3.Open-Short Test datalog

第四章.DC参数测试(1)

摘要

本章节我们来说说DC参数测试,大致有以下内容,

欧姆定律等基础知识

DC测试的各种方法

各种DC测试的实现

各类测试方法的优缺点

基本术语

在大家看DC测试部分之前,有几个术语大家还是应该知道的,如下:

Hot Switching 热切换,即我们常说的带电操作,在这里和relay(继电器)有关,指在有电流的情况下断开relay或闭合relay的瞬间就有电流流过(如:闭合前relay两端的电位不等)。热切换会减少relay的使用寿命,甚至直接损坏relay,好的程序应避免使用热切换。

Latch-up 闩锁效应,由于在信号、电源或地等管脚上施加了错误的电压,在CMOS 器件内部引起了大电流,造成局部电路受损甚至烧毁,导致器件寿命缩短或潜在失效等灾难性的后果。

Binning(我很苦恼这玩意汉语怎么说——译者)是一个按照芯片测试结果进行自动分类的过程。在测试程序中,通常有两种Binning的方式——hard binning和soft binning. Hard binning控制物理硬件实体(如机械手)将测试后的芯片放到实际的位置中去,这些位置通常放着包装管或者托盘。Soft binning 控制软件计数器记录良品的种类和不良品的类型,便于测试中确定芯片的失效类别。Hard binning的数目受到外部自动设备的制约,而Soft binning的数目原则上没有限制。下面是一个Binning的例子:

Bin# 类别

01 100MHz下良品

02 75MHz下良品

10 Open-Short测试不良品

11 整体IDD测试不良品

12 整体功能测试不良品

13 75MHz功能测试不良品

14 功能测试VIL/VIH不良品

15 DC测试VOL/VOH不良品

16 动态/静态IDD测试不良品

17 IIL/IIH漏电流测试不良品

从上面简单的例子中我们可以看到,Hard bin 0,Soft bin 01-02是良品,是我们常说的GoodBin;而Hard bin 1,Soft bin 10-17是不良品,也就是我们常说的FailedBin。

测试程序必须通过硬件接口提供必要的Binning信息给handler,当handler接收到一个器件的测试结果,它会去判读其Binning的信息,根据信息将器件放置到相应位置的托盘或管带中。

Program Flow

测试程序流程中的各个测试项之间的关系对DC测试来说是重要的,很多DC测试要求前提条件,如器件的逻辑必须达到规定的逻辑状态要求,因此,在DC测试实施之前,通常功能测试需要被验证无误。如果器件的功能不正确,则后面的DC测试结果是没有意义的。图4-1的测试流程图图解了一个典型的测试流程,我们可以看到Gross Functional Test在DC Test之前实施了,这将保证所有的器件功能都已经完全实现,并且DC测试所有的前提条件都是满足要求的。

我们在制定测试程序中的测试流程时要考虑的因素不少,最重要的是测试流程对生产测试效率的影响。一个好的流程会将基本的测试放在前面,尽可能早的发现可能出现的失效,以提升测试效率,缩短测试时间。其它需要考虑的因素可能有:测试中的信息收集、良品等级区分等,确保你的测试流程满足所有的要求。

图4-1.测试流程

生产测试进行一段时间后,测试工程师应该去看看测试记录,决定是否需要对测试流程进行优化——出现不良品频率较高的测试项应该放到流程的前面去。

Test Summary

测试概要提供了表明测试结果的统计信息,它是为良率分析提供依据的,因此需要尽可能多地包含相关的信息,最少应该包含总测试量、总的良品数、总的不良品数以及相应的每个子分类的不良品数等。在生产测试进行的时候,经常地去看一下Test Summary可以实时地去监控测试状态。图4-2显示的是一个Summary的实例。

TEST SUMMARY

TOTAL UNITS % OF TOTAL

TOTAL TESTED (100)

TOTAL PASSED BIN 1.....................30 30

TOTAL PASSED BIN 2.....................50 50

TOTAL FAILED...........................20 20

CONTINUITY (SHORTS) FAILURES............1 1

CONTINUITY (OPENS) FAILURES............2 2

GROSS IDD AT VDDMAX.....................0 0

GROSS FUNCTIONAL AT VDDMIN..............7 7

GROSS FUNCTIONAL AT VDDMAX..............0 0

100 MHZ FUNCTIONAL AT VDDMIN (50)

100 MHZ FUNCTIONAL AT VDDMAX 0

75 MHZ FUNCTIONAL AT VDDMIN.............0 0

75 MHZ FUNCTIONAL AT VDDMAX.............0 0

VIL/VIH FUNCTIONAL AT VDDMIN............1 1

VIL/VIH FUNCTIONAL AT VDDMAX............0 0

VOL/VOH DC STATIC AT VDDMIN.............3 3

IDD DYNAMIC AT VDDMAX...................4 4

IDD STATIC AT VDDMAX....................2 2

IIL/IIH AT VDDMAX.......................0 0

IOZL/IOZH AT VDDMAX.....................0 0

Power Supply Alarms 0

Average Static IDD.....................26.8uA

图4-2.Test Summary

DC测试与隐藏电阻

许多DC测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的,其实质是测量电路中硅介质产生的电阻值。当测试模式为驱动电流时,测量到的电压为这部分电阻上产生的电压;与之相似,驱动电压时,测量到的电流为这部分电阻消耗的电流。

我们按照器件规格书来设计半导体电路,基本上每条半导体通路的导通电压、电路电阻等详细的参

IC测试原理解析

I C测试原理解析 Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】

IC测试原理解析3 存储器和逻辑芯片的测试? ?存储器芯片测试介绍? ?存储器芯片是在特定条件下用来存储数字信息的芯片。存储的信息可以是操作代码,数据文件或者是二者的结合等。根据特性的不同,存储器可以分为以下几类,如表1所示:? ? ?存储器术语的定义? ?在讨论存储器芯片测试之前,有必要先定义一些相关的术语。? ?写入恢复时间(Write?Recovery?Time):一个存储单元在写入操作之后和正确读取之前中间必须等待的时间。? ? ;?保持时间(Hold?Time):输入数据电平在锁存时钟之后必须保持的时间间隔。? ?Pause?Test:存储器内容保持时间的测试。? ?刷新时间(Refresh?Time):存储器刷新的最大时间间隔。? ?建立时间(Setup?Time):输入数据电平在锁存时钟之前必须稳定保持的时间间隔。? ?上升和下降时间(Rise?and?Fall?Times):功能速度测试是通过重复地进行功能测试,同时改变芯片测试的周期或频率来完成的。测试的周期通常使用二进制搜索的办法来进行改变。这些测试能够测出芯片的最快运行速度。? ?写入恢复(Write?Recovery):一个存储单元在写入操作之后和下一个存储单元能正确读取之前中间必须等待的时间。? ?读取时间(Access?time):通常是指在读使能,片选信号或地址改变到输出端输出新数据的所需的最小时间。读取时间取决于存储器读取时的流程。?

?存储器芯片测试中的功能测试? ?存储器芯片必须经过许多必要的测试以保证其功能正确。这些测试主要用来确保芯片不包含一下类型的错误:? ?存储单元短路:存储单元与电源或者地段路? ?存储单元开路:存储单元在写入时状态不能改变相邻单元短路:根据不同的短路状态,相邻的单元会被写入相同或相反的数据地址? ?开路或短路:这种错误引起一个存储单元对应多个地址或者多个地址对应一个存储单元。这种错误不容易被检测,因为我们一次只能检查输入地址所对应的输出响应,很难确定是哪一个物理地址被真正读取。? ?存储单元干扰:它是指在写入或者读取一个存储单元的时候可能会引起它周围或者相邻的存储单元状态的改变,也就是状态被干扰了。? ?存储器芯片测试时用于错误检测的测试向量? ?测试向量是施加给存储器芯片的一系列的功能,即不同的读和写等的功能组合。它主要用于测试芯片的功能错误。常用的存储器测试向量如下所示,分别介绍一下他们的执行方式以及测试目的.? -------------------------------------------------------------------------------- ?全”0”和全”1”向量:?4n行向量? ?执行方式:对所有单元写”1”再读取验证所有单元。对所有单元写”0”再读取验证所有单元。? ?目的:检查存储单元短路或者开路错误。也能检查相邻单元短路的问题。?

IC测试原理

IC测试原理解析(第一部分) 本系列一共四章,下面是第一部分,主要讨论芯片开发和生产过程中的IC测试基本原理, 内容覆盖了基本的测试原理,影响测试决策的基本因素以及IC测试中的常用术语。 第一章 数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此,测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口,懂得怎样模拟器件将来的电操作环境,这 样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是,测试成本是一个很重要的因素,关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下,测试成本有时能占到器件总体成本的40%左右。良品率和测试时间必须达到一个平衡,以取得最好的成本效率。 第一节 不同测试目标的考虑 依照器件开发和制造阶段的不同,采用的工艺技术的不同,测试项目种类的不同以及待测器件的不同,测试技术可以分为很多种类。 器件开发阶段的测试包括: ? 特征分析:保证设计的正确性,决定器件的性能参数; ? 产品测试:确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ? 可靠性测试:保证器件能在规定的年限之内能正确工作; ? 来料检查:保证在系统生产过程中所有使用的器件都能满足它本身规格书要求,并能正确工作。 制造阶段的测试包括: ?圆片测试:在圆片测试中,要让测试仪管脚与器件尽可能地靠近,保证电缆,测试仪和器件之间的阻抗匹配,以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ? 封装测试:器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 ? 特征分析测试,包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、 接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括: ? TTL

IC测试原理 IC设计必备宝典

第1章认识半导体和测试设备 更多.. 1947年,第一只晶体管的诞生标志着半导体工业的开始,从那时起,半导体生产和制造技术变得越来越重要... 第1节 晶圆、晶片和封装 第3节 半导体技术 第5节 测试系统的种类 第7节 探针卡(ProbeCard) 第2节 自动测试设备 第4节 数字和模拟电路 第6节 测试负载板(LoadBoard)... 第2章半导体测试基础 更多.. 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标... 第1节 基础术语 第3节 测试系统 第5节 管脚电路 第2节 正确的测试方法 第4节 PMU 第6节 测试开发基本规则 第3章基于PMU的开短路测试 更多.. Open-Short Test也称为Continuity Test或Contact Test,用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接,并且没有信号引脚与其他信号引脚、电源或地发生短路... 第1节 测试目的 第2节 测试方法 第4章DC参数测试 更多.. 测试程序流程中的各个测试项之间的关系对DC测试来说是重要的,很多DC测试要求前提条件... 第1节基本术语 第3节VOL/IOL 第5节Static IDD 第7节IIL / IIH 第11节High Impedance Curren... 第2节VOH/IOH 第4节Gross IDD 第6节IDDQ & Dynamic IDD 第8节Resistive Input & Outpu...

第12节IOS test 第5章功能测试 更多.. 功能测试是验证DUT是否能正确实现所设计的逻辑功能,为此,需生成测试向量或真值表以检测DUT中的错误,真值表检测错误的能力可用故障覆盖率衡量,测试向量和测试时序组成功能测试的核心... 第1节基础术语 第3节输出数据 第5节Vector Data 第7节Gross Functional Test an... 第9节标准功能测试 第2节测试周期及输入数据 第4节Output Loading for AC Te... 第6节Functional Specification... 第8节Functionally Testing a D... 第6章AC参数测试 更多.. 第1节 测试类型 第1节 晶圆、晶片和封装

IC测试基本原理

本系列一共四章,下面是第一部分,主要讨论芯片开发和生产过程中的IC测试基本原理,内容覆盖了基本的测试原理,影响测试决策的基本因素以及IC测试中的常用术语。 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此,测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口,懂得怎样模拟器件将来的电操作环境,这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是,测试成本是一个很重要的因素,关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下,测试成本有时能占到器件总体成本的40%左右。良品率和测试时间必须达到一个平衡,以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同,采用的工艺技术的不同,测试项目种类的不同以及待测器件的不同,测试技术可以分为很多种类。 器件开发阶段的测试包括: ·特征分析:保证设计的正确性,决定器件的性能参数; ·产品测试:确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ·可靠性测试:保证器件能在规定的年限之内能正确工作; ·来料检查:保证在系统生产过程中所有使用的器件都能满足它本身规格书要求,并能正确工作。 制造阶段的测试包括: ·圆片测试:在圆片测试中,要让测试仪管脚与器件尽可能地靠近,保证电缆,测试仪和器件之间的阻抗匹配,以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ·封装测试:器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。·特征分析测试,包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括: · TTL · ECL · CMOS · NMOS · Others 通常的测试项目种类: ·功能测试:真值表,算法向量生成。 ·直流参数测试:开路/短路测试,输出驱动电流测试,漏电电源测试,电源电流测试,转换电平测试等。·交流参数测试:传输延迟测试,建立保持时间测试,功能速度测试,存取时间测试,刷新/等待时间测试,上升/下降时间测试。 第二节直流参数测试 直流测试是基于欧姆定律的用来确定器件电参数的稳态测试方法。比如,漏电流测试就是在输入管脚施加电压,这使输入管脚与电源或地之间的电阻上有电流通过,然后测量其该管脚电流的测试。输出驱动电流测试就是在输出管脚上施加一定电流,然后测量该管脚与地或电源之间的电压差。

IC测试原理解析 第三部分-混合信号芯片

IC测试原理解析(第三部分) 芯片测试原理讨论在芯片开发和生产过程中芯片测试的基本原理,一共分为四章,下面将要介绍的是第三章。我们在第一章介绍了芯片测试的基本原理;第二章讨论了怎么把这些基本原理应用到存储器和逻辑芯片的测试上;本文主要介绍混合信号芯片的测试;接下来的第四章将会介绍射频/无线芯片的测试。 第三章混合信号芯片测试基础 基于DSP的测试技术 利用基于数字信号处理(DSP)的测试技术来测试混合信号芯片与传统的测试技术相比有许多优势。这些优势包括: 由于能并行地进行参数测试,所以能减少测试时间; 由于能把各个频率的信号分量区分开来(也就是能把噪声和失真从测试频率或者其它频率分量中分离出来),所以能增加测试的精度和可重复性。 能使用很多数据处理函数,比如说求平均数等,这对混合信号测试非常有用 采样和重建 采样用于把信号从连续信号(模拟信号)转换到离散信号(数字信号),重建用于实现相反的过程。自动测试设备(A TE)依靠采样和重建给待测芯片(DUT)施加激励信号并测量它们的响应。测试中包含了数学上的和物理上的采样和重建。图1中说明了在测试一个音频接口芯片时用到的各种采样和重建方法。 采样和重建在混合信号测试中的应用

纯数学理论上,如果满足某些条件,连续信号在采样之后可以通过重建完全恢复到原始信号,而没有任何信号本质上的损失。不幸的是,现实世界中总不能如此完美,实际的连续信号和离散信号之间的转换总会有信号的损失。 我们周围物理世界上的许多信号,比如说声波、光束、温度、压力在自然界都是模拟的信号。现今基于信号处理的电子系统都必须先把这些模拟信号转换为能与数字存储,数字传输和数学处理兼容的离散数字信号。接下来可以把这些离散数字信号存储在计算机阵列之中用数字信号处理函数进行必要的数学处理。 重建是采样的反过程。此过程中,被采样的波形(脉冲数字信号)通过一个数模转换器(DAC)和反镜象滤波器一样的硬件电路转换为连续信号波形。重建会在各个采样点之间填补上丢失的波形。DAC和滤波器的组合就是一个重建的过程,可以用图2所示的冲击响应p(t)来表示。 由一个数据序列重建连续时间波形 混合信号测试介绍 最常见的混合信号芯片有:模拟开关,它的晶体管电阻随着数字信号变化;可编程增益放大器(PGAs),能用数字信号调节输入信号的放大倍数;数模转换电路(D/As or DACs);模数转换电路(A/Ds or ADCs);锁相环电路(PLLs),常用于生成高频基准时钟或者从异步数据流中恢复同步时钟。

IC测试原理解析 第一部分-芯片测试

IC测试原理解析 主要讨论芯片开发和生产过程中的IC测试基本原理,内容覆盖了基本的测试原理,影响测试决策的基本因素以及IC测试中的常用术语。 第一章数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此,测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口,懂得怎样模拟器件将来的电操作环境,这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是,测试成本是一个很重要的因素,关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下,测试成本有时能占到器件总体成本的40%左右。良品率和测试时间必须达到一个平衡,以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同,采用的工艺技术的不同,测试项目种类的不同以及待测器件的不同,测试技术可以分为很多种类。 器件开发阶段的测试包括: ?特征分析:保证设计的正确性,决定器件的性能参数; ?产品测试:确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ?可靠性测试:保证器件能在规定的年限之内能正确工作; ?来料检查:保证在系统生产过程中所有使用的器件都能满足它本身规格书要求,并能正确工作。 制造阶段的测试包括: ?圆片测试:在圆片测试中,要让测试仪管脚与器件尽可能地靠近,保证电缆,测试仪和器件之间的阻抗匹配,以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ?封装测试:器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 ?特征分析测试,包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括:

IC测试原理:存储器和逻辑芯片测试

1 存储器芯片测试 存储器芯片是在特定条件下用来存储数字信息的芯片。存储的信息可以是操作代码,数据文件或者是二者的结合。根据特性的不同,存储器可以分为以下几类,如表1所示。大允许时间间隔。 建立时间(Setup Time):输入数据电平在锁存时钟之前必须稳定保持的时间间隔。 速度(Speed):功能速度测试是通过重复地进行功能测试,同时改变芯片测试的周期或频率来完成的。测试的周期通常使用二进制搜索的办法来进行改变。这些测试能够测出芯片的最快运行速度。 读取时间(Access time):通常是指在读使能,芯片被选中或地址改变到输出端输出新数据的所需的时间。读取时间取决于存取单元排列次序。 3 存储器芯片所需的功能测试存储器芯片必须经过许多必要的测试以保证其功能正确。这些测试主要用来确保芯片不包含以下任何一种类型的错误: 存储单元短路:存储单元与电源或者地短路。 存储单元开路:存储单元在写入时状态不能改变。 相邻单元短路:根据不同的生产工艺,相邻的单元会被写入相同或相反的数据。 地址开路或短路:这种错误引起一个存储单元对应多个地址或者多个地址对应一个存储单元。这种错误不容易被检测,因为我们一次只能检查输入地址所对应的输出响应,很难确定是哪一个物理地址被真正读取。 存储单元干扰:它是指在写入或者读取一个存储单元的时候可能会引起它相邻的存储单元状态的改变,也就是状态被干扰了。 4 存储器芯片测试时用于错误检 测的测试向量 测试向量是施加给存储器芯片的一系列的功 IC测试原理-存储器和逻辑芯片的测试 许伟达 (科利登系统有限公司) 存储器的种类 闪存(Flash) 只读存储器(ROM) 静态随机读取存储器 (SRAM) 电可编程只读存储器(EPROM) 电可编程可擦除编程只读存 储器(EEPROM) 动态随机读取存储器(DRAM) 特性 低成本,高密度,速度快;低功耗,高可靠性 成熟的技术,高密度,可靠的,低成本;写入速度慢,适用于固定代码存储的批量产品 速度最快,高功耗,低密度;较低的密度关系使其生产成本上升较高 高密度;必须通过紫外线照射来擦除内存数据 以字节方式进行电擦除;低可靠性,高成本,密度最低 高密度,低成本,高速度,高功耗 表1 存储器的种类与特性 2 存储器术语的定义 在讨论存储器芯片测试之前,有必要先定义一 些相关的术语。 写入恢复时间(Write Recovery Time):一个 存储单元在写入操作之后到能正确读取之前这中间 必须等待的时间。 锁存时间(Hold Time) :输入数据电平在锁存 输入时钟之后必须保持的时间间隔。 数据保存时间(Pause Test):存储器单元 能保持它们状态的时间,也是存储器内容能保持时 间的测试。 刷新时间(Refresh Time) :存储器刷新前的最 半导体技术第31卷第5期2006年5月350

CPU芯片测试技术

CPU芯片测试技术

目录 第一章 CPU芯片封装概述 1.1 集成电路的发展 (4) 1.1.1 世界集成电路的发展 (4) 1.1.2 我国集成电路的发展 (5) 1.1.3 CPU芯片的发展 (6) 1.2 CPU构造原理 (10) 1.3 .1 CPU工作原理 (11) 1.3.2 CPU的工作流程 (12) 1.4 CPU性能指标 (12) 第二章测试 2.1 可靠性测试 (23) 2.2 测试分类 (24) 2.3 测试过程 (24) 2.4 电性能测试 (25) 2.5 电功能测试 (26) 2.6 测试环境条件 (26) 第三章 CPU芯片测试设备 3.1 测试设备介绍 (28) 3.1.1 Handler(传送机)介绍 (28) 3.1.2 Tester(测试机)介绍 (29) 3.1.3 Chiller(温控设备)介绍 (29) 3.2 测试系统 (30) 3.2.1 SUMMIT ATC 2.13 (温度控制系统) (30) 3.2.2 T2000( 测试系统) (31) 3.2.3 其它相关系统 (31) 第四章测试实例分析 4.1 等级测试 (32) 4.2 实例分析 (32) 致谢....................................................................................。.. (42) 参考文献 (43)

摘要 为什么要测试? 可以通过测试对产品中的带有缺陷的不合格的产品及时筛选出来。 可以通过测试对产品的性能作出优良等级的评定。 可以通过测试对产品,还在工厂中时,随时监控,及时找出存在的问题,解决问题。 可以通过测试对产品,及时监控,把最新动态反馈给工程师,从而不断的改进和完善工艺。 关键字:测试可靠性中央处理器传送机测试机 Abstract Why should we test ? Can pass the test product with a defect in the standard filter out of the product in time. Can test the performance of the product to make a good level of assessment. Can pass the test product, is still at the factory at any time to monitor, identify problems in a timely manner, to solve the problem. Can pass the test product, timely monitoring, the latest feedback to the engineers, so as to continuously improve and perfect the process Keywords: Test,reliability,CPU(Central Processing Unit),Handler,Tester

基于数字IC测试机架构详细讲解测试理论

目录 集成电路测试机发展史简介 ....... 错误!未定义书签。 测试的专业术语简介.......................................................... 错误!未定义书签。 芯片测试中的一些专业术语...................................... 错误!未定义书签。 测试中硬件的一些专业术语 (3) 测试系统中的一些专业术语...................................... 错误!未定义书签。 测试参数中的一些专业术语...................................... 错误!未定义书签。 测试设备的一般结构.......................................................... 错误!未定义书签。 FUNCTIONAL测试原理.................................................. 错误!未定义书签。 功能测试简介.............................................................. 错误!未定义书签。 Test Vector .................................................................... 错误!未定义书签。 Input Signal Format ..................................................... 错误!未定义书签。 Input Signal Creation ................................................... 错误!未定义书签。 Output Signal Testing ................................................... 错误!未定义书签。 一些基本参数的测试原理.................................................. 错误!未定义书签。 Open/Short Test ............................................................ 错误!未定义书签。 IDD TEST .................................................................... 错误!未定义书签。 VOL/IOL VOH/IOH TEST ......................................... 错误!未定义书签。 Input Current (IIL/IIH) ................................................ 错误!未定义书签。 附录...................................................................................... 错误!未定义书签。 Test Development Steps ............................................... 错误!未定义书签。

IC测试原理解析_第一部分-芯片测试

IC测试原理解析(第一部分) 本章主要讨论芯片开发和生产过程中的IC测试基本原理,内容覆盖了基本测试原理,影响测试方案的基本因素以及IC测试中的常用术语。 第一章数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此,测试工程师必须对计算机编程(主流编程程序为VC) 和操作系统有详细的认识。测试工程师必须清楚的了解测试设备与IC器件之间的接口及通讯,懂得如何模拟器件的实际应用环境(bench setup),使得待测的器件能够完全适应将来应用的环境。 首先一点必须考虑的是,测试成本(test cost)是一个很重要的因素,关键目的之一就是帮助降低器件的整个制造和加工成本。部分芯片的测试成本有时占到器件总体成本的40%左右, 此时, 通过优化测试程序和研发多工位测试(multi-site test), 可以很大程度上降低测试成本。良品率和测试时间必须达到一个平衡,以取得最好的成本管控。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同,采用的工艺技术的不同,测试项目种类的不同以及待测器件的不同,测试技术可以分为很多种类。 器件开发阶段的测试包括: ?特征分析:保证设计的正确性,决定器件的性能参数; ?产品测试:确保器件的规格和功能正确的前提下减少测试时间提高成本效率 ?可靠性测试:保证器件能在规定的年限之内能正确工作; ?来料检查:保证在系统生产过程中所有使用的器件都能满足它本身规格书要求,并能正确工作。 制造阶段的测试包括: ?圆片测试:在圆片测试中,要让测试仪管脚与器件尽可能地靠近,保证电缆,测试仪和器件之间的阻抗匹配,以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 ?封装测试:器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的

LDO测试原理解析

LDO測試原理解析 GTM By Antly_Law

LDO內容 ●LDO說明 ●LDO基本原理●主要參數 ●Power驗證線路●習題

LDO說明 ●LDO 是一种线性稳压器其英文全稱為Low Drop Out(LDO) Linear Voltage Regulators。 ●线性稳压器使用在其线性区域内运行的晶体管或FET,从应用的输入电 压中减去超额的电压,产生经过调节的输出电压。所谓压降电压,是指稳压器将输出电压维持在其额定值上下100mV 之内所需的输入电压与输出电压差额的最小值。正输出电压的LDO(低压降)稳压器通常使用功率晶体管(也称为传递设备)作为PNP。这种晶体管允许饱和,所以稳压器可以有一个非常低的压降电压,通常为200mV 左右;与之相比,使用NPN 复合电源晶体管的传统线性稳压器的压降为2V 左右。负输出LDO 使用NPN 作为它的传递设备,其运行模式与正输出LDO 的PNP 设备类似 請參閱:https://www.sodocs.net/doc/bd7363437.html,/view/47e91aa1b0717fd5360cdc12.html

LDO 的基本原理 1.如下圖所示:该电路由串联调整管VT 、取样电阻R1和R2、比较放大器A 组成。 1.U-=(Vout/(R1+R2))*R2 它是取樣電壓 2.UAout=(U+ -U-)*A (注:A 為比較放大器的倍數) 3.U+ = 穩壓管的壓降,它是固定的即Uref + -

LDO的基本原理 2.工作原理說明: 2.1.取样电压加在比较器A的反相输入端,与加在同相输入端的基准电压 Uref相比较,两者的差值经放大器A放大后,控制串联调整管的压降, 从而稳定输出电压。 2.2.当输出电压Uout增大时,基准电压与取样电压的差值增大,經比較 器A放大后,使Ub和ic減小,串联调整管Uce增大,使輸出电压降低, 從而維持Uo基本不變. 這個過程可以看成是Uo上升,U-上升,Ub下降,ic下降,Uce上升, Uo下降.

IC测试原理解析 第四部分-射频与无线芯片

IC测试原理解析第四部分 发射器测试基础 如图1所示,数字通信系统发射器由以下几个部分构成: CODEC(编码/解码器) 符号编码 基带滤波器(FIR) IQ调制 上变频器(Upconverter) 功率放大器 CODEC使用数字信号处理方法( DSP)来编码声音信号,以进行数据压缩。它还完成其它一些功能,包括卷积编码和交织编码。卷积编码复制每个输入位,用这些冗余位来进行错误校验并增加了编码增益。交织编码能让码位错误分布比较均匀,从而使得错误校验的效率更高。 符号编码把数据和信息转化为I/Q信号,并把符号定义成某个特定的调制格式。基带滤波和调制整形滤波器通过修整I/Q调制信号的陡峭边沿来提高带宽的使用效率。 IQ调制器使得I/Q信号相互正交(积分意义上),因此它们之间不会相互干扰。IQ调制器的输出为是IQ 信号的组合,就是一个单一的中频信号。该中频信号经过上变频器转换为射频信号后,再通过放大后进行发射。

Figure 1. 通用数字通信系统发射器的简单模块图 先进的数字信号处理和专用应用芯片技术提高了数字系统的集成度。现在一块单一的芯片就集成了从ADC转换到中频调制输出的大部分功能。因此,模块级和芯片级的射频测试点会减少很多,发射器系统级和天线端的测试和故障分析就变得更加重要。 发射器的主要测试内容 信道内测试 信道内测试采用时分复用或者码分复用的方法来测试无线数字电路。复用指的是频率或者空间上的复用等。在时分多址(TDMA)技术中,一个信道可以定义为在一系列重复出现的帧里面特定的频段和时隙,而在码分多址(CDMA)技术中,信道定义为特定的码段和频段。信道内和信道外这两个术语指的是我们所感兴趣的频段(频率信道),而不是指频率带宽内信道的时隙或者码段。 发射器信道带宽是最先进行的测试,它决定了发射器发射信号的频谱特性。通过频谱的形状和特性可以发现设计上的许多错误,并能大概推算出系统符号速率的错误率。

2.3_IC测试要求和步骤(精)

IC 测试要求和步骤 一、测试原理: 对于基于CMOS 工艺制造的IC 芯片,T3Ster 系统可以进行瞬态热测试,并进而得出散热路径上的结构函数。 使用CMOS 工艺制造的芯片,在进行瞬态热测试的时候,将GND 管脚和Vdd 管脚找到,并在GND 管脚接入正电压,Vdd 管脚接入负电压,电流流过CMOS 电路的体二极管,使芯片发热,并进行测试。 图:IC 测试原理——CMOS 芯片的体二极管作为测试对象 或者选择IC 电路中的ESD 保护二极管作为测试的对象,进行瞬态热测试。

图:IC 测试原理——芯片的ESD 保护二极管作为测试对象 结构函数反映了从发热源(Die Chip )到环境(热沉,最后直线向上部分)的热流路径上的所有热容与热阻分布。根据结构函数上斜率(热容与热阻的比值变化,可以区分出代表不同材料的线段。T3Ster 系统用直观的方式,帮助分析热流路径上不同材料的热阻与热容。

图:IC 芯片测试后的结构函数 二、测试的准备和条件: 1,对于复杂的BGA IC来说,首先要按照Block Diagram找到每个Block 中存在体二极管的GND 管脚和Vdd 管脚;

图:IC Block示意图 2,通过一个电路板,将所有Block 中的GND 管脚和Vdd 管脚连接起来,并放置在静态空气箱中进行测试; 图:焊在PWB 板上的BGA IC

图:放置在静态空气箱中的BGA IC和电路板 3,如果需要进行符合JESD51-14规定的Rthjc 的测试,请准备两种电路板,这两种电路板的导热铜层厚度有区别; 图:不同铜层厚度的FR4电路板

IC测试经验交流

本文主要讨论芯片开发和生产过程中的IC测试基本原理,内容覆盖了基本的测试原理,影响测试决策的基本因素以及IC测试中的常用术语。 2 数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的,因此, 测试工程师必须对计算机科学编程和操作系统有详细的认识,测试工程师必须清晰了解测试设备与器件之间的接口,懂得怎样模拟器件将来的电操作环境,这样器件被测试的条件类似于将来的应用环境。 首先有一点必须明显的是,测试成本是一个很重要的因素,关键目的之一就是帮助降低器件的生产成本,甚至在优化的条件下,测试成本有时能占到器件总体成本的40%左右,良品率和测试时间必须达到一个平衡,以取得最好的成本效率。 2.1 不同测试目标的考虑 依照器件开发和制造阶段的不同,采用的工艺技术的不同,测试项目种类的不同以及待测器件的不同,测试技术可以分为很多种类。 器件开发阶段的测试包括:特征分析:保证设计的正确性,决定器件的性能参数; 产品测试:确保器件的规格和功能正确的前提下减少测试时间提高成本效率; 可靠性测试:保证器件能在规定的年限之内正确工作; 来料检查:保证在系统生产过程中所有使用的器件都能满足它本身规格书要求,并能正确工作。 制造阶段的测试包括: 圆片测试:在圆片测试中,要让测试衣管脚与器件尽可能地靠近,保证电缆,测试衣和器件之间的阻抗匹配,以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 封装测试:器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 特征分析测试,包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻,金属多点接触电阻、扩散层电阻,接触电阻以及FET寄生漏电等参数测试。 通常的工艺种类包括: TTL、ECL、CMOS、NMOS、Others 通常的测试项目种类: 功能测试:真值表、算法向量生成 直流参数测试:开路/短路测试,输出驱动电流测试、漏电电源测试、电源电流测试、转换电平测试等。 交流参数测试:传输延迟测试,建立保持时间测试、功能速度测试、存取时间测试、刷新/等待时间测试,上升/下降时间测试。 2.2 直流参数测试 直流测试是基于欧姆定律的用来确定器件电参数的稳态测试方法。比如,漏电流测试就是在输入管脚施加电压,这使输入管脚与电源或地之间的电阻上有电流通过, 然后测量其该管脚电流的测试,输出驱动电流测试就是在输出管脚上施加一定电流,然后测量该管脚与地或电源之间的电压差。 通常的DC测试包括: 接触测试(短路-开路):这项测试保证测试接口与器件正常连接,接触测试通过测量输入输出管脚上保护二极管的自然压降来确定连接性。二极管上如果施加一个适当的正向

常用IC的检测方法

常用IC的检测方法 1.IC检测的方法: 现在的电子产品往往由于一块集成电路损坏,导致一部分或几个部分不能常工作,影响设备的正常使用。那么如何检测集成电路的好坏呢?通常一台设备里面有许多个集成电路,当拿到一部有故障的集成电路的设备时,首先要根据故障现象,判断出故障的大体部位,然后通过测量,把故障的可能部位逐步缩小,最后找到故障所在。 要找到故障所在必须通过检测,通常修理人员都采用测引脚电压方法来判断,但这只能判断出故障的大致部位,而且有的引脚反应不灵敏,甚至有的没有什么反应。就是在电压偏离的情况下,也包含外围元件损坏的因素,还必须将集成块内部故障与外围故障严格区别开来,因此单靠某一种方法对集成电路是很难检测的,必须依赖综合的检测手段。现以万用表检测为例,介绍其具体方法。 我们知道,集成块使用时,总有一个引脚与印制电路板上的“地”线是焊通的,在电路中称之为接地脚。由于集成电路内部都采用直接耦合,因此,集成块的其它引脚与接地脚之间都存在着确定的直流电阻,这种确定的直流电阻称为该脚内部等效直流电阻,简称R内。当我们拿到一块新的集成块时,可通过用万用表测量各引脚的内部等效直流电阻来判断其好坏,若各引脚的内部等效电阻R 内与标准值相符,说明这块集成块是好的,反之若与标准值相差过大,说明集成块内部损坏。测量时有一点必须注意,由于集成块内部有大量的三极管,二极管等非线性元件,在测量中单测得一个阻值还不能判断其好坏,必须互换表笔再测一次,获得正反向两个阻值。只有当R内正反向阻值都符合标准,才能断定该集成块完好。 在实际修理中,通常采用在路测量。先测量其引脚电压,如果电压异常,可断开引脚连线测接线端电压,以判断电压变化是外围元件引起,还是集成块内部引起。也可以采用测外部电路到地之间的直流等效电阻(称R外)来判断,通常在电路中测得的集成块某引脚与接地脚之间的直流电阻(在路电阻),实际是R内与R外并联的总直流等效电阻。在修理中常将在路电压与在路电阻的测量方法结合使用。有时在路电压和在路电阻偏离标准值,并不一定是集成块损坏,而是有关外围元件损坏,使R外不正常,从而造成在路电压和在路电阻的异常。这时便只能测量集成块内部直流等效电阻,才能判定集成块是否损坏。 根据实际检修经验,在路检测集成电路内部直流等效电阻时可不必把集成块从电路上焊下来,只需将电压或在路电阻异常的脚与电路断开,同时将接地脚也

IC测试原理-芯片测试原理

IC测试原理-芯片测试原理 许伟达 (科利登系统有限公司) 1 引言 芯片测试原理讨论在芯片开发和生产过程中芯片测试的基本原理,一共分为四章,下面将要介绍的是第二章。我们在第一章介绍了芯片测试的基本原理; 第二章讨论了怎么把这些基本原理应用到存储器和逻辑芯片的测试上;本文主要介绍混合信号芯片的测试; 接下来的第四章将会介绍射频/无线芯片的测试。 2 混合信号芯片测试基础 利用基于数字信号处理(DSP)的测试技术来测试混合信号芯片与传统的测试技术相比有许多优势。这些优势包括: ·由于能并行地进行参数测试,所以能减少测试时间; ·由于能把各个频率的信号分量区分开来(也就是能把噪声和失真从测试频率或者其它频率分量中分离出来),所以能增加测试的精度和可重复性。 ·由于拥有很多阵列处理函数,比如说求平均数等,这对混合信号测试非常有用 3 采样和重建 采样用于把信号从连续信号(模拟信号)转换到离散信号(数字信号),重建用于实现相反的过程。自动测试设备(ATE)依靠采样和重建给待测芯片(DUT)施加信号或者测量它们的响应。测试中包含了数学上的和物理上的采样和重建。图1中说明了在测试一个音频接口芯片时用到的各种采样和重建方法。

纯数学理论上,如果满足某些条件,连续信号在采样之后可以通过重建完全恢复到原始信号,而没有任何信号质量上的损失。不幸的是,现实世界中总不能如此完美,实际的连续信号和离散信号之间的转换总会有的信号损失。 我们周围物理世界的许多信号比如说声音波形,光强,温度,压力都是模拟的。现今基于信号处理的电子系统都必须先把这些模拟信号转换为能与数字存储,数字传输和数学处理兼容的离散数字信号。接下来可以把这些离散数字信号存储在计算机阵列之中用数字信号处理函数进行必要的数学处理。 重建是采样的反过程。此过程中,被采样的波形(脉冲数字信号)通过一个类似数模转换器(DAC)一样的硬件电路转换为连续信号波形。重建会在各个采样点之间填补上丢失的波形。DAC和滤波器的组合就是一个重建的过程,可以用图2所示的冲击响应p(t)来表示。 4 混合信号测试介绍 最常见的混合信号芯片有:模拟开关,它的晶体管电阻随着数字信号变化;可编程增益放大器(PGAs),

IC测试简述

IC测试简述 随着集成电路制造技术的进步,人们已经能制造出电路结构相当复杂、集成度很高、功能各异的集成电路。但是这些高集成度,多功能的集成块仅是通过数目有限的引脚完成和外部电路的连接,这就给判定集成电路的好坏带来不少困难。 什么是测试? 任何一块集成电路都是为完成一定的电特性功能而设计的单片模块,集成电路的测试就是运用各种方法,检测那些在制造过程中由于物理缺陷而引起的不符合要求的样品。如果存在无缺陷的工程的话,集成电路的测试也就不需要了。可是由于实际的制作过程所带来的以及材料本身或多或少都有的缺陷,因而无论怎样完美的工程都会产生不良的个体,因而测试也就成为集成电路制造中不可缺少的工程之一。 就模拟电路的测试而言,一般分为以下两类测试,第一类是直流特性测试,主要包括端子电压特性、端子电流特性等;第二类是交流特性测试,这些交流特性和该电路完成的特定功能密切有关,比如一块音频功放电路,其增益指标、输出功率、失真指标等都是很重要的参数;色处理电路中色解码部分的色差信号输出,色相位等参数也是很重要的交流测试项目。 如从生产流程方面讲,一般分为芯片测试、成品测试和检验测试,除非特别需要,芯片测试一般只进行直流测试,而成品测试既可以有交流测试,也可以有直流测试,在更多的情况下,这两种测试都有。在一条量产的生产线上,检验测试尤为重要,它一般进行和成品测试一样的内容,它是代表用户对即将入库的成品进行检验,体现了对实物质量以及制造部门工作质量的监督。 产品测试文件的编制思想 测试项目和测试条件、测试规范这些通称为测试文件。 特定的集成电路服务于特定的用途,因而集成电路的规格均是根据用户应用的要求而提出来的。通过和用户的讨论,根据设计和生产的能力尽量去满足用户的需要,比如,用户提出的电源电压范围,输入电压、负载大小,封装形式,该产品的应用环境等。 应该指出的是测试项目、条件和规范并不是一成不变的,在产品设计和试制阶段的测试文件和最终形成的文件可能会有很大的差异,这是很容易理解的,主要原因是因为产品的测试项目有一个不断完善的过程,本来认为有必要测试的项目可能因为制造工艺的稳定而不再需要测试,而同时很可能会增加一些由于用户在使用过程中提出来的新的测试项目。 开短路测试(openshort) 开短路测试(open_short_test)又叫continuity test 或contact test,它是一种非常快速发现芯片的各个引脚间的是否有短路,及在芯片封装时是否missing bond wires.通常都会被放测试程序的最前面.它还能发现测试时接触是否良好,探针卡或测试座是否有问题. 开短路测试的测试原理比较简单,分open_short_to_VDD 测试和open_short_to_VSS测试.一般来说芯片的每个引角都有泄放或说保护电路,是两个首尾相接的二极管,一端接VDD,一端接VSS。信号是从两个二极管的接点进来.测试时,先把芯片的VDD引脚接0伏(或接地),再给每个芯片引脚供给一个100uA到500uA从测试机到芯片的电流,电流会经上端二极管流

IC测试基本原理与ATE测试向量生成

IC测试基本原理与ATE测试向量生成 来源:互联网 集成电路测试(IC测试)主要的目的是将合格的芯片与不合格的芯片区分开,保证产品的质量与可靠性。随着集成电路的飞速发展,其规模越来越大,对电路的质量与可靠性要求进一步提高,集成电路的测试方法也变得越来越困难。因此,研究和发展IC测试,有着重要的意义。而测试向量作为IC测试中的重要部分,研究其生成方法也日渐重要。 1 IC测试 1.1 IC测试原理 IC测试是指依据被测器件(DUT)特点和功能,给DUT提供测试激励(X),通过测量DUT输出响应(Y)与期望输出做比较,从而判断DUT是否符合格。图1所示为IC测试的基本原理模型。 根据器件类型,IC测试可以分为数字电路测试、模拟电路测试和混合电路测试。数字电路测试是IC测试的基础,除少数纯模拟IC如运算放大器、电压比较器、模拟开关等之外,现代电子系统中使用的大部分IC都包含有数字信号。 图1 IC测试基本原理模型 数字IC测试一般有直流测试、交流测试和功能测试。 1.2功能测试 功能测试用于验证IC是否能完成设计所预期的工作或功能。功能测试是数字电路测试的根本,它模拟IC的实际工作状态,输入一系列有序或随机组合的测试图形,以电路规定

的速率作用于被测器件,再在电路输出端检测输出信号是否与预期图形数据相符,以此判别电路功能是否正常。其关注的重点是图形产生的速率、边沿定时控制、输入/输出控制及屏蔽选择等。 功能测试分静态功能测试和动态功能测试。静态功能测试一般是按真值表的方法,发现固定型(Stuckat)故障。动态功能测试则以接近电路工作频率的速度进行测试,其目的是在接近或高于器件实际工作频率的情况下,验证器件的功能和性能。 功能测试一般在ATE(Automatic Test Equipment)上进行,ATE测试可以根据器件在设计阶段的模拟仿真波形,提供具有复杂时序的测试激励,并对器件的输出进行实时的采样、比较和判断。 1.3交流参数测试 交流(AC)参数测试是以时间为单位验证与时间相关的参数,实际上是对电路工作时的时间关系进行测量,测量诸如工作频率、输入信号输出信号随时间的变化关系等。常见的测量参数有上升和下降时间、传输延迟、建立和保持时间以及存储时间等。交流参数最关注的是最大测试速率和重复性能,然后为准确度。 1.4直流参数测试 直流测试是基于欧姆定律的,用来确定器件参数的稳态测试方法。它是以电压或电流的形式验证电气参数。直流参数测试包括:接触测试、漏电流测试、转换电平测试、输出电平测试、电源消耗测试等。 直流测试常用的测试方法有加压测流(FVMI)和加流测压(FIMV),测试时主要考虑测试准确度和测试效率。通过直流测试可以判明电路的质量。如通过接触测试判别IC引脚的开路/短路情况、通过漏电测试可以从某方面反映电路的工艺质量、通过转换电平测试验证电路的驱动能力和抗噪声能力。 直流测试是IC测试的基础,是检测电路性能和可靠性的基本判别手段。 1.5 ATE测试平台

相关主题