数字频率计课程设计

课程设计任务书

学生姓名: 覃朝光专业班级：通信1103 指导教师：工作单位：信息工程学院

题目: 数字频率计的设计与实现

初始条件：

本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形

电路和必要的门电路等，也可以使用单片机系统构建简易频率计.用数码管显示频率计数值.

要求完成的主要任务：（包括课程设计工作量及技术要求,以及说明书撰写等具体要求）

1、课程设计工作量：1周.

2、技术要求:

1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。

2）测量频率范围:10~9999Hz.

3)测量信号类型：正弦波、方波和三角波。

4）测量信号幅值:0。5～5V.

5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。

6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出

总体电路原理图,阐述基本原理。

3、查阅至少5篇参考文献.按《武汉理工大学课程设计工作规范》要求撰写设计报告书.全文

用A4纸打印,图纸应符合绘图规范.

时间安排：

1、 2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。

2、 2013 年 6 月 18 日至 2013 年 6 月 22 日，方案选择和电路设计。

3、 2013 年 6 月 22 日至 2013 年 7 月 1 日，电路调试和设计说明书撰写。

4、 2013年 7月 5日，上交课程设计成果及报告，同时进行答辩。

指导教师签名：年月日

系主任(或责任教师）签名：年月日

目录

摘要 (3)

1电路的设计思路与原理 (4)

1。1电路设计方案的选择 (4)

1。1。1方案一：利用单片机制作频率计 (4)

1.1.2方案二:利用锁存器与计数器制作频率计 (5)

1。1.3方案三：利用定时电路与计数器制作频率计 (5)

1。1.4方案确定 (6)

1.2 原理及技术指标 (6)

1.3 单元电路设计及参数计算 (8)

1。3。1时基电路 (8)

1.3.2放大整形电路 (9)

1。3.3逻辑控制电路 (9)

1.3.4计数器 (11)

1.3。5锁存器 (12)

1.3.6译码电路 (13)

2仿真结果及分析 (13)

2。1仿真总图 (13)

2。2单个元电路仿真图 (14)

2。3测试结果 (17)

3测试的数据和理论计算的比较分析 (17)

4制作与调试中出现的故障、原因及排除方法 (17)

4。1故障a (17)

4.2故障b (18)

4。3故障c (18)

4。4故障d (18)

4。5故障e (18)

5 心得体会 (19)

6参考文献 (20)

数字频率计设计

摘要

数字频率计是一种用十进制数字,显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量.在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速,显示直观,所以经常要用到数字频率计。

频率测量中直接测量的数字频率计主要由四个部分构成:时基（T）电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成方波信号,加到与非门的另一个输入端上.该与非门起到主阀门的作用,在与非门第二个人输入端上加阀门控制信号,控制信号为低电平时阀门关闭，无信号进入计数器;控制信号为高电频时,阀门开启整形后的信号进入计数器，若阀门控制信号取1s，则在阀门时间1s内计数器得到的脉冲数N就是被测信号的频率.

在普通的电子测量仪器中，示波器在进行频率测量时测量精度较低,误差较大.频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围.

本课程次设计是基于TTL系列芯片的简易数字频率计，数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Mulstisim仿真软件。

关键词：周期;频率；时基电路；锁存器；计数器；数码管;

1电路的设计思路与原理

1.1电路设计方案的选择

根据课程设计任务书中的要求，及我们对频率计数器的了解，大致可以设计出以下三种方案。

1。1.1方案一：利用单片机制作频率计

如图1所示，此方案是采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形,在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰,采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现,整个系统非常精简，而且具有灵活的现场可更改性。但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。

图1。1-1 方案一框架图

1.1.2方案二：利用锁存器与计数器制作频率计

图2 是利用锁存器和计数器设计的数字频率计的组成框图，其基本原理是被测信号首先经放大电路、整形电路后，它的幅值改变了但它的频率没有改变，所以能得到计数器所要求的脉冲信号。时钟电路产生时间基准信号,分频后控制计数与保持状态。当其高电平时，计数器计数；低电平时，计数器处于保持状态，数据送入锁存器进行锁存显示。然后对计数器清零,准备下一次计数。

图1。1—2 方案二框架图

1.1。3方案三：利用定时电路与计数器制作频率计

如图3所示为数字频率计系统原理总框图，被测量信号经过放大与整形电路传入十进制计数器,变成矩形波信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路,进而得到一定宽度的闸门信号，计数时1S内，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s至1。25S闸门关闭，停止计数,所得的数字N就是其频率。

图1。1-3 方案三 框架图

1。1.4方案确定

方案一整个系统非常精简，而且具有灵活的现场可更改性.但采用这种方案相对设计复杂度将会大大提高，并且采用单片机系统成本也会大大提高。有了单片机，虽然可以通过编写一段适当的程序就可以得到结果，但到目前为止我们还没有正式地接触单片机的知识.此方案不能起到巩固所学知识的作用。

方案二所用的原理虽说都是我们在模电和数电中学到，但它的设计原理很复杂。用protues 软件虽然可以仿真出正确的结果,但到现实中进行购买元器件、电路的调试时就会很复杂，并且所需精力和财力也比较多，所以不宜采用。

方案三所选的单元电路都是我们在模电和数电课上学到的知识，并且这些单元电路很常用，也很便宜，所以易于购买。它的整体结构也简单，便于组装和调试,也容易出结果，并且能巩固我们所学的知识.

综合以上的三种频率计的设计方案,通过考虑设计方案设计复杂程度、调试难易程度及所用的元器件的价格等几个方面，得出:应选用方案三。

1.2 原理及技术指标

交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。用数学模型可表示为:f=

t

N ,式中f 为频率.N 为电振动次数或脉冲数。T 为产生N 次电振动或脉冲所需要的时间。

第一步把各种被测信号通过放大整形电路,使其成为规矩的数字信号实现频率测量的另一必备环节是时基电路。时基电路就是产生时间标准信号的电路装置。通常要求精确稳定，所以采用1MHz或5MHz石英晶体振荡器做成标准时间信号发生器.一般计数器则采用十位计数器，N进制的计数器也就是N分频器，其N进位信号也可作为N分频信号。

图1.2—1数字频率计系统原理方框图

逻辑控制电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使

图1。2-2 逻辑控制电路

计数器显示的数字停留一段时间,以便观测和读取数据。简而言之，控制电路就是通过循逻辑

控制

电路

数码显示器

译码器

锁存器

计数器

闸门电路

放大与整形电路

时基电路V

环打开主控门计数，关上主控门显示，然后清零，这个过程来完成频率的计数.控制电路如图2。1.b 所示.

1。3 单元电路设计及参数计算

1。3。1时基电路

用于获得稳定的时间基准信号，以此来控制主控门的开启时间，电路见图3.1.

图1。3—1 时基电路

时基电路的作用是产生一个标准时间信号（高电平持续时间是1s ），由定时器555构成的多谐震荡器产生（当标准时间的精度要求较高时，应通过晶体震荡器分频获得）。若震荡器的频率Hz t t f 8.0)/(1210=+=，其中。s t s t 25.0,121==。由公式C R R t )(7.0211+=和，C R t 227.0=，可计算出电阻R1、R2及电容C 的值。若取电容C=10uF ，则

7.357.0/22==C t R k Ω 取标称值36 k Ω

107)7.0/(211=-=R C t R k Ω 取1R =47 k Ω，RP =100 k Ω

1。3.2放大整形电路

由于输入的信号可以是正弦波，方波，三角波.而后面的闸门或计数电路要求被测信号为方波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成方波.对信号的放大功能由集成放大器来实现，对信号整形的功能由555构成的施密特触发器来实现。施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值,输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这;低电平阈值具有相同的特点。

为保证测量精度，在整形电路的输入端加一前置放大器。对幅值较低的被测信号经放大后再送入整形器整形.如图3。2.2为放大整形电路原理图。

此电路采用集成运算放大器LM258为放大器，可对周期信号进行放大再传入整形器中对信号进行整形.

1.3—2放大整形电路

1。3.3逻辑控制电路

控制电路需要控制几个模块。包括计数电路，锁存电路，和译码显示电路。通过产生

控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。辑控制电路的作用主要是控制主控门的开启和关闭，同时也控制整机逻辑关系.

本次设计采用74LS123N组成逻辑控制电路，先启动脉冲置成1，其余触发器置成0，此时时基电路传入脉冲，控制电路开始工作。被测信号通过闸门进入计数电路，于是计数器译码器开始计数,记下所测信号频率值.

当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。直到有一次循环，计数器清零，数码管显示消失，到此为止,频率计完成一次测量。

脉冲信号可由两个单稳态触发器74LS123N产生，它们的脉冲宽度由电路的时间常数

、触发脉冲从1A端输入时，在触发脉冲决定。由74LS123N的功能得出，当11

R

1=

=B

D

的负跳变作用下,输出端Q

1可获得一负脉冲,其波形关系正好满足图2。2所示的波形Ⅳ和Ⅴ的要求，手动复位开关S按下时，计数器清零。逻辑控制电路如图3.2所示：

逻辑控制电路图1。3—3

1.3。4计数器

为了提高计数速度，可采用同步计数器。采用4个74LS90D二-五—十进制计数器，该芯片无需额外的元器件就可实现十进制计数,所以首选.计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端,在每次时钟脉冲沿到来之前，根据当前计数器状态,利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时,所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。

被测信号经整形后变为脉冲信号(矩形波或者方波），送入闸门电路，等待时基信号的到来.时基信号由石英晶体多谐振荡器电路产生,经整形分频后,产生一个标准的时基信号,作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。由于频率计的测量范围1～9999Hz，因此采用十进制计数器74LS90D，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。

被测信号由闸门开通送入计数器,记录所测信号频率值传入译码显示电路中，显示器显示测得频率值;待闸门关闭，计数器停止工作；电路则继续工作进行下次循环,计数器清零,显示器数值消失,频率计完成一次测量。数字频率计测周期基本原理如图3.3所示

1.3—4数字频率计测周期基本原理图

当被测信号的频率较低时,采用直接测频方法由量程误差一起的测量误差太大,为了