allegro 铺 铜
Cadence SPB 15.7工程实例入门
288
第9章铺铜
9.1 内电层铺铜
9.1.1 操作方法
在实际工程中，内电层通常使用完整的铜皮。虽然多个电压等级的系统有时内电层被分为多块独立的铜皮，但通常使用铜皮分割的方式产生。因此内电层的铺铜操作一般都是先铺一块完整的铜皮，形状与Route keepin区域的形状相同，操作步骤如下。
（1）选择Edit|Z-copy命令可以将某一个Shape复制到另一个层，形状位置等均保持原样。选择该选项后，右侧控制面板中的Options选项卡如图9-1所示。
图9-1 Options选项卡
第9章铺铜
（2）在Copy to Class/Subclass下拉列表框中选择Shape复制的目标层，如果铺地，则选择ETCH中的GND层。Create dynamic shape复选框用于设置要创建的铜皮是否为动态铜皮，Copy选项组用于设置是否将原来Shape上的挖空区域及网络名一块复制到目标层。Size选项组用于控制复制到新层后大小如何变化，选择Contract单选按钮，表示形状不变的情况下向内收缩；选择Expand单选按钮，表示形状不变的情况下向外扩张，收缩或扩张的量在Offset文本框中指定。Size选项组很有用，因为有时希望在电路板的边缘处，电源层的边界相对于地层要向内收缩一定的量。如果使用著名的20H设计原则，则用到这个选项组。本工程选择Create dynamic shape复选框，其他保持默认设置。
（3）单击Route keepin区域的边框，该形状自动复制到GND层，并以填充方式显示。
（4）右击Allegro工作区，选择快捷菜单中的Done选项完成操作。
（5）在GND层创建了铜皮，但其没有网络，因此必须赋予一个网络名。为此选择Shape|Select Shape or V oid选项，单击右侧控制面板Find选项卡中的All Off按钮清除所有复选框。然后选择Pins复选框。
（6）单击填充的Shape（GND层的铜皮），整个铜皮高亮显示。
（7）右击，选择快捷菜单中的Assign net选项，在右侧控制面板Options选项卡的Assign net name下拉列表框中选择GND选项。
（8）右击Allegro工作区，选择快捷菜单中的Done选项完成操作。
由于电源层中有多个电压等级，所以铺铜后可以暂时不用选择Assign net name下拉列表框中的选项，待电源分割后为每一块铜皮指定网络。关于电源分割请参见9.9节。
9.1.2 处理正片和负片
在Allegro中的Artwork选项和层叠结构设置中需要设置正片（Positive）和负片（Negative），二者的设置稍有不同。
Artwork选项中的正片和负片是制作光绘文件时产生底片的两种方式，也称之为“阳片”和“阴片”。在正片中有图形的部分是要保留的铜皮；挖空部分是实际要去掉的铜皮，因此这是一种所见即所得的方式。在负片上正好相反，有图形的部分是需要挖空的；没有图形的部分是要保留的铜皮。图9-2和图9-3所示为同一个焊盘在正片和负片上的显示方式。
注意正片上的热焊盘是Cadence 默认的十字形连接；负片上使用自定义的Flash焊盘。在老式的向量绘图机中处理这两种方式的方法不同，负片格式数据量要小一点。但是现在常用的光栅式绘图机中这两种方式数据量差别很小，处理时间也基本相同，如常用的
289
Cadence SPB 15.7工程实例入门
290 RS274X 格式。因此如果采用该格式输出光绘，则不必考虑数据量和绘图机处理时间问题。
图9-2 正片上热焊盘 图9-3 负片上的热焊盘 在层叠结构设置中每个电气层有对应的DRC as Photo Film Type 域用于设置Positive 和Negative ，这里的设置用来规范Allegro PCB Editor 如何处理电气层并执行DRC 检查。
如果将电源层或地层设置为Positive ，并且把Shape 的Dynamic Copper Fill mode 设置为Smooth ，则Allegro PCB Editor 会对Shape 内的引脚、过孔及走线等根据Global Dynamic Shape Parameters 对话框中设置的Clearance 值进行自动挖空避让（V oid ）并执行实时的DRC 检查。将Shape 的动态填充模式设置为Smooth 的方法见5.8节。Clearance 值的设置方法为选择Shape|Global Dynamic Params 选项，弹出Global Dynamic Shape Parameters 对话框，打开Clearance 选项卡，该选项卡中Pin 和Via 等文本框中的数值即是Clearance 值。
如果将电源层或地层设置为Negative ，即使把Shape 的Dynamic Copper Fill mode 设置为Smooth ，Allegro PCB Editor 也不会进行自动挖空避让，并且在Shape 边界之内不执行DRC 检查。负片中使用焊盘本身的信息，如thermal pad 和anti pad 来处理通孔类引脚或过孔和Shape 的连接关系，而这个处理过程是在输出光绘文件的过程中完成的。由于不执行DRC 检查及自动V oid ，因此能提升系统的执行速度，适合包括很多复杂Shape 的大规模的电路板。注意，这里所说的不执行DRC 检查是针对Negative Shape 边界之内而言的，在边界处仍然要执行。使用负片的两个好处：一是相比正片少了很多DRC 检查和自动V oid 操作，提升了系统的执行速度；二是对于可以灵活地设置通孔类的引脚或过孔等与Shape 的连接方式，不同的通孔和Shape 的连接方式可以不同。但使用负片时要小心处理各个通孔的焊盘，一定要正确设置thermal pad 和anti pad ，增加了操作的复杂性。实际上，在Allegro PCB 15.7中，动态正片完全可以满足设计的需求。对于复杂的电路板，如果自动V oid 和
第9章 铺铜
291
DRC 检查占用时间较多，则可以将Dynamic Copper Fill mode 设置为rough 或disable ，在绘制完成后统一把Shape 更新为smooth 。推荐初学者使用动态正片以减少不必要的错误。
9.2 外层铺铜
外层的铺铜主要有3个命令，即Shape|Polygon 、Shape|Rectangular 和Shape|Circular ，分别对应于多边形铺铜、矩形铺铜和圆形铺铜。在铺铜操作中的关键是设置控制面板中的选项，选择Shape|Polygon 命令后的控制面板如图9-4所示。
图9-4 选择Shape|Polygon 命令后的控制面板
其中的选项说明如下。
（1）Active class and subclass 下拉列表框：用于选择铜皮所铺的层。
（2）Type 下拉列表框：选择铜皮的类型，其中包括如下选项。
y Dynamic copper ：动态正片类型的铜皮，会执行自动挖空操作。
y Static Solid ：静态实心铜皮。
y Static Crosshatch ：静态网格铜，静态铜皮不会自动挖空避让。
y Unfilled ：静态不填充的Shape ，在电气层上不能添加这种类型的Shape 。
（3）Assign net name 下拉列表框：要将添加的铜皮赋予的网络，由于外层铺铜通常都具有电源网络属性，因此其中会列出具有电源属性的网络，如图9-5所示。
为某一个网络赋予电源属性，必须指定电压值，选择Logic|Identify DC 选项，找到设计中的电源网络。然后指定电压值，该网络会出现在该下拉列表框中。
Cadence SPB 15.7工程实例入门
292 图9-5 具有电源属性的网络
（4）Shape grid下拉列表框：设置铺铜使用的网格。
（5）Segment Type选项组：用于选择绘制铜皮边界时的线型，只在选择Shape|Polygon 选项后有效。
本节以晶振下铺地为例说明外层铺铜的方法，操作步骤如下。
（1）选择Shape|Rectangular命令。
（2）在Active Class and Subclass下拉列表框中分别选择Etch和Top选项，表示所铺铜皮在Top层。在Type 下拉列表框中选择Dynamic copper选项，表示铺一块动态铜。在Assign net name下拉列表框中选择GND选项，指定铜皮网络为GND。如果没有GND网络，则选择Logic|Identify DC命令，把GND网络指定为0 V电压，则其出现在下拉列表框中。
（3）在晶振所在区域单击选择矩形起始点，拖动绘制一个矩形Shape。
（4）单击完成绘制，铜皮会自动填充并自动挖空。
（5）右击Allegro工作区，选择快捷菜单中的Done选项，铺好后的铜皮如图
9-6所示。
图9-6 铺好后的铜皮
第9章 铺铜
293
9.3 编辑Shape 边界
实际工作中经常需要修改铜皮边界，本节在上节绘制的铜皮基础上修改边界，操作步骤如下。
（1）选择Shape|Edit boundary 命令。
（2）打开右侧控制面板中的Find 选项卡，选择Shape 复选框。
（3）单击要编辑的Shape ，选择的Shape 高亮显示。
（4）打开右侧控制面板中的Options 选项卡，选择Segment Type 选项组Type 下拉列表框中的Line orthogonal 选项。
（5）单击Shape 边界上一点，拖动绘制新的边界。注意本例选择的是直角转弯的线条，如果出线方向不符合要求，则右击后选择快捷菜单中的Toggle 选项改变出线方向；另外线条终点也一定在边界上，绘制新的边界后系统自动根据新的边界填充Shape 。
（6）右击Allegro 工作区，选择快捷菜单中的Done 选项完成操作，修改后的边界如图9-7所示。
图9-7 修改后的边界
9.4 指定网络
如果在铺铜时没有给铜皮指定网络名称，则不必重新绘制。可以单独为某一块铜皮指定网络，操作步骤如下。
（1）选择Shape|select Shape or void 命令。
（2）打开右侧控制面板中的Find 选项卡，选择Shape 复选框。
（3）右击要指定网络的Shape ，选择快捷菜单中的Assign net 选项。
Cadence SPB 15.7工程实例入门
294 （4）打开控制面板中的Options 选项卡，在Assign net name 下拉列表框中选择网络名称。
（5）右击Allegro 工作区，选择快捷菜单中的Done 选项完成操作。
9.5 手工V oid
本节在9.2节所铺铜皮上，以手工挖空一个圆形区域为例演示手工V oid 操作，操作步骤如下。
（1）选择Shape|manual void|Circular 命令。
（2）打开右侧控制面板中的Find 选项卡，选择Shape 复选框。
（3）单击要编辑的Shape ，选择的Shape 高亮显示。
（4）在铜皮上选择一点作为圆形挖空区域的中心点，拖动拉出一个圆形区域。调整大小，单击在铜皮上出现一个圆形的挖空区域。
（5）右击Allegro 工作区，选择快捷菜单中的Done 选项完成操作，挖空后的铜皮如图
9-8所示。
图9-8 挖空后的铜皮 9.6 删除孤岛
动态铜皮在自动挖空避让过程中经常会形成很多没有任何电气连接的孤岛铜皮，设计过程中要将这些孤岛删除。为此选择Shape|Delete islands 命令，右侧控制面板中的Options 选项卡如图9-9所示。
第9章 铺铜
295
图9-9 Options 选项卡
其中的选项如下。
（1）Process Layer 下拉列表框：选择在哪一层中存在孤岛铜皮，其中只显示存在孤岛的电气层。
（2）Total design ：显示设计中孤岛的总数量。
（3）Total on layer ：显示Process layer 下拉列表框中选择层上的孤岛数量。
（4）Delete all on layer 按钮：单击该按钮，删除Process Layer 中选择层中的所有孤岛。
（5）Net ：显示当前高亮的铜皮的网络名称，如果当前铜皮没有网络名称，则为空。
（6）First or Next 按钮：单击该按钮，放大并定位当前层中的第1块孤岛。同时该按钮变为Next ，单击后放大并定位第2块孤岛。
（7）Delete 按钮：删除当前放大并定位的孤岛。该按钮主要用于逐个删除孤岛。
（8）Report 按钮：单击该按钮生成报告，其中列出当前设计中所有的孤岛。包括所在层，坐标位置和网络名称等，如图9-10所示。
图9-10 铜皮孤岛报告
Cadence SPB 15.7工程实例入门
296 删除孤岛的操作步骤如下。
（1）选择Shape|Delete islands 命令，如果设计中存在孤岛，则在右侧控制面板中显示所有孤岛的数量，Process Layer 下拉列表框中显示当前层中的孤岛数量等。注意，Shape 必须处于smooth 状态才会显示设计中的孤岛信息；否则会弹出提示对话框，如图
9-11所示。
图9-11 提示对话框
单击“是”按钮更新Shape 为smooth 状态，右侧控制面板中显示孤岛信息。如果设计中没有孤岛，在Allegro PCB Editor 窗口中显示信息，提示设计中没有孤岛。因此Shape|Delete islands 命令可以检查是否存在孤岛（更多的是使用Tool|Report 命令）。如果设计中存在孤岛，继续执行下一步。
（2）在控制面板中的Process Layer 下拉列表框选择要处理的层，Allegro 高亮显示当前层中的孤岛，此时可以单击Delete all on layer 按钮批量删除当前层中的所有孤岛。也可以单击First 按钮，当前层中的第1块孤岛被放大显示，First 按钮变为Next 按钮。单击该按钮跳过第1块孤岛，放大显示第2块孤岛，单击Delete 按钮单独删除当前放大显示的孤岛。这种方法可以保留某些孤岛，而有选择地删除部分孤岛。
（3）处理当前层后，在Process Layer 下拉列表框中选择其他含有孤岛的层继续处理。每删除一块孤岛，控制面板中都会实时显示当前层及整个设计中的孤岛数量。
（4）全部处理后，右击Allegro 工作区，选择快捷菜单中的Done 选项完成操作。 9.7 铺静态铜皮
静态铜皮在设计中也经常用到，在实际工程中的很多情况下需要在TOP 或Bottom 层绘制一块铜皮用于电源分配系统。在很多手工焊接的电路板中不希望自动挖空，这样可以使铜皮和供电引脚之间有一个可靠地连接，提供足够大的电流，为此要用到静态铜皮。铺静态铜皮方法和铺动态铜皮类似，操作步骤如下。
（1）选择Shape|Polygon （或Shape|Rectangular ）命令。
（2）在右侧控制面板中Active Class and Subclass 下拉列表框中选择要铺铜的Class 和
第9章 铺铜
297
Subclass 。
（3）在Shape fill type 下拉列表框中选择Static solid （或Static crosshatch ）选项。
（4）在Assign net name 下拉列表框中选择网络名。
（5）绘制铜皮外形，如图9-12所示。
图9-12 铜皮外形
（6）右击Allegro 工作区，选择快捷菜单中的Done 选项完成操作。
9.8 合并铜皮
有时希望使用多块不同形状的Shape 组合成一个形状复杂的Shape ，在Allegro 中不能简单地绘制多块重叠的Shape ；否则会出现DRC 错误。以稳压芯片的1.2 V 输出端为例，合并铜皮的操作步骤如下。
（1）选择Shape|Rectangular 命令。
（2）在右侧控制面板中Active Class and Subclass 下拉列表框中选择ETCH 和TOP ，表示要在TOP 层铺铜
（3）在Shape fill type 下拉列表框中选择Static solid 选项。
Cadence SPB 15.7工程实例入门
298 （4）在Assign net name 下拉列表框中选择网络名VCC1V2。
（5）绘制3个重叠的矩形Shape
，如图9-13所示。
图9-13 3个重叠的矩形Shape
（6）选择Shape|Merge Shapes 命令。
（7）分别单击刚刚绘制的3块铜皮，合并为一块完整的铜皮。边界保持不变，合并后的铜皮如图
9-14所示。
图9-14 合并后的铜皮
第9章铺铜
（8）右击Allegro工作区，选择快捷菜单中的Done选项完成操作。
在合并铜皮时必须注意多个Shape必须具有相同的网络名并且必须同为静态或动态，否则无法合并。
9.9 分割内电层
分割内电层的操作步骤如下。
（1）选择Display|Helight命令。
（2）打开如图9-15所示的控制面板中的Options选项卡，单击某一个颜色框，表示当前要高亮显示的网络使用该颜色。
图9-15 Options选项卡
（3）打开控制面板中Find选项卡，在Find by name下拉列表框中选择Net选项。
（4）单击More按钮，弹出Find by Name or Property窗口，如图9-16所示。
图9-16 Find by Name or Property窗口
299
Cadence SPB 15.7工程实例入门
300 （5）在网络列表框中选择VCC12VN ，该网络名出现在Selected objects 列表框中。
（6）单击Apply 按钮，在Allegro 绘图区中所有的VCC12VN 网络以当前选择的颜色高亮显示。
（7）不要关闭Find by Name or Property 窗口，打开右侧控制面板中的Options 选项卡。
（8）单击另一个不同的颜色框，表示下一个要高亮显示的网络使用该颜色。
（9）在Find by Name or Property 窗口中单击Selected objects 中的VCC12VN 移除该网络，在左侧网络列表框中选择VCC12VP ，VCC12VP 出现在Selected objects 列表框中。
（10）单击Apply 按钮，Allegro 绘图区中的所有VCC12VP 网络以当前选择的颜色高亮显示。
（11）重复上述操作，分别以不同颜色高亮显示VCC1V2、VCC3V3和VCC5V 。
（12）单击Find by Name or Property 窗口中的OK 按钮，至此所有的电源网络均使用不同的颜色同时高亮显示，便于确定分割位置。
（13）打开控制面板中的Visibility 选项卡，打开Power 层，显示该层的铜皮。
（14）选择Add|Line 选项，Allegro PCB Editor 进入add line 命令状态。
（15）打开右侧控制面板中Options 选项卡，
如图9-17所示。在Active Class and Subclass 下拉列表框中选择Anti Etch 和Power 选项，表示要分割Power 层。在Line lock 下拉列表框中选择line 和45选项，表示使用45度转角的直线分割。在Line width 下拉列表框中选择40，表示分割线的宽度为40 mils ，即分割后铜皮之间的间隙值。在Line font 下拉列表框中选择Solid 选项，表示使用实线显示分割线。不同选项对应的线型如图
9-17所示。
图9-17 Option 选项卡 图9-18 不同选项对应的线型
第9章 铺铜
301
（16）在Allegro 工作区根据电源网络分布情况绘制分割线，把不同电压等级隔离为不同的区域。注意如果在整个铜皮边界处分割，则分割线要延长到板框之外。内部的封闭区域要使用封闭的隔离线，完成的隔离线如图9-19所示。
图9-19 完成的隔离线
（17）右击Allegro 工作区，选择快捷菜单中的Done 选项完成操作。
（18）选择Edit|Split plane|Create 命令，弹出Create Split Plane 对话框，如图9-20所示。
图9-20 Create Split Plane 对话框
（19）在Select layer for split plane creation 下拉列表框中选择要分割铜皮的层，本例要分割电源，因此选择Power 选项。在Shape type desired 选项组中选择分割后铜皮的类型，
Cadence SPB 15.7工程实例入门
302 此处选择Dynamic 单选按钮。
（20）单击Create 按钮，弹出Select net
对话框。同时高亮显示其中的一块铜皮，如图9-21所示。
图9-21 高亮显示其中的一块铜皮
（21）在上部带有*标记的文本框中输入Vcc*，按Tab 键，网络列表只显示电源网络。
（22）选择当前高亮铜皮的网络，本例为VCC12VN 。
（23）单击OK 按钮，当前高亮的铜皮被赋予VCC12VN 网络。同时高亮显示下一块铜皮，如图
9-22所示。
图9-22 高亮显示下一块铜皮
（24）选择VCC12VP ，为当前高亮显示的铜皮赋予网络名。
第9章 铺铜
303 （25）为每一块铜皮赋予正确的网络名，完成分割后的铜皮如图9-23所示。
图9-23 完成分割后的铜皮
（26）选择Display|Color/Visibility 命令，关闭显示的Anti-Etch 层。查看分割情况。图9-24所示为分割后的局部图，可见电源层已经被分割。
图9-24 分割后的局部图
分割注意事项一是如果空间允许，加宽隔离带。即Anti-Etch 层线的宽度，保证不同电压等级之间的安全距离；二是在Anti-Etch 层中添加线时不要覆盖与电源层相连的通孔，避免破坏Flash 焊盘。