ZedBoard开发板硬件用户手册
ZedBoard
(Z ynq?E valuation and D evelopment)
Hardware User’s Guide
Version 1.9
January 29th, 2013
Table of Contents
1INTRODUCTION (2)
1.1Z YNQ B ANK P IN A SSIGNMENTS (4)
2FUNCTIONAL DESCRIPTION (5)
2.1A LL P ROGRAMMABLE S O C (5)
2.2M EMORY (5)
2.2.1DDR3 (5)
2.2.2SPI Flash (8)
2.2.3SD Card Interface (10)
2.3USB (11)
2.3.1USB OTG (11)
2.3.2USB-to-UART Bridge (11)
2.3.3USB-JTAG (12)
2.3.4USB circuit protection (13)
2.4D ISPLAY AND A UDIO (13)
2.4.1HDMI Output (13)
2.4.2VGA Connector (16)
2.4.3I2S Audio Codec (17)
2.4.4OLED (18)
2.5C LOCK SOURCES (18)
2.6R ESET S OURCES (18)
2.6.1Power-on Reset (PS_POR_B) (18)
2.6.2Program Push Button Switch (19)
2.6.3Processor Subsystem Reset (19)
2.7U SER I/O (19)
2.7.1User Push Buttons (19)
2.7.2User DIP Switches (19)
2.7.3User LEDs (20)
2.810/100/1000E THERNET PHY (20)
2.9E XPANSION H EADERS (21)
2.9.1LPC FMC Connector (21)
2.9.2Digilent Pmod? Compatible Headers (2x6) (22)
2.9.3Agile Mixed Signaling (AMS) Connector, J2 (23)
2.10C ONFIGURATION M ODES (26)
2.10.1JTAG (27)
2.11P OWER (28)
2.11.1Primary Power Input (28)
2.11.2On/Off Switch (28)
2.11.3Regulators (28)
2.11.4Sequencing (29)
2.11.5Power Good LED (30)
2.11.6Power Estimation (30)
2.11.7Testing (31)
2.11.8Probes (31)
3ZYNQ-7000 AP SOC BANKS (32)
3.1Z YNQ-7000AP S O C B ANK V OLTAGES (33)
4JUMPER SETTINGS (34)
5MECHANICAL (36)
1 Introduction
The ZedBoard is an evaluation and development board based on the Xilinx Zynq TM-7000 All Programmable SoC (AP SoC). Combining a dual Corex-A9 Processing System (PS) with 85,000 Series-7 Programmable Logic (PL) cells, the Zynq-7000 AP SoC can be targeted for broad use in many applications. The ZedBoard’s robust mix of on-board peripherals and expansion capabilities make it an ideal platform for both novice and experienced designers. The features provided by the ZedBoard consist of:
·Xilinx? XC7Z020-1CLG484CES Zynq-7000 AP SoC
o Primary configuration = QSPI Flash
o Auxiliary configuration options
§Cascaded JTAG
§SD Card
·Memory
o512 MB DDR3 (128M x 32)
o256 Mb QSPI Flash
·Interfaces
o USB-JTAG Programming using Digilent SMT1-equivalent circuit
§Accesses PL JTAG
§PS JTAG pins connected through PS Pmod
o10/100/1G Ethernet
o USB OTG 2.0
o SD Card
o USB 2.0 FS USB-UART bridge
o Five Digilent Pmod? compatible headers (2x6) (1 PS, 4 PL)
o One LPC FMC
o One AMS Header
o Two Reset Buttons (1 PS, 1 PL)
o Seven Push Buttons (2 PS, 5 PL)
o Eight dip/slide switches (PL)
o Nine User LEDs (1 PS, 8 PL)
o DONE LED (PL)
·On-board Oscillators
o33.333 MHz (PS)
o100 MHz (PL)
·Display/Audio
o HDMI Output
o VGA (12-bit Color)
o128x32 OLED Display
o Audio Line-in, Line-out, headphone, microphone
·Power
o On/Off Switch
o12V @ 5A AC/DC regulator
·Software
o ISE? WebPACK Design Software
o License voucher for ChipScope? Pro locked to XC7Z020
Figure 1 – ZedBoard Block Diagram
1.1 Zynq Bank Pin Assignments
The following figure shows the Zynq bank pin assignments on the ZedBoard followed by a table that shows the detailed I/O connections.
Figure 2 - Zynq Z7020 CLG484 Bank Assignments
2 Functional Description
2.1 All Programmable SoC
The ZedBoard features a Xilinx Zynq XC7Z020-1CLG484 All Programmable SoC (AP SoC). Initial ZedBoards ship with Engineering Sample "CES" grade silicon. Later shipments will eventually switch to production "C" grade silicon once they become available. The Zynq-7000 AP SoC part markings indicate the silicon grade.
2.2 Memory
Zynq contains a hardened PS memory interface unit. The memory interface unit includes a dynamic memory controller and static memory interface modules.
2.2.1 DDR3
The ZedBoard includes two Micron MT41J128M16HA-15E:D DDR3 memory components creating a 32-bit interface. As of August 2012, this device has been marked by Micron for end-of-life. There are several options that Micron offers for a replacement. ZedBoard will likely migrate to the MT41K128M16JT-125 device, although this is pending validation. The DDR3 is connected to the hard memory controller in the Processor Subsystem (PS) as outlined in the Zynq datasheet.
The multi-protocol DDR memory controller is configured for 32-bit wide accesses to a 512 MB address space. The PS incorporates both the DDR controller and the associated PHY, including its own set of dedicated I/Os. DDR3 memory interface speeds up to 533MHz (1066Mbs) are supported.
The DDR3 uses 1.5V SSTL-compatible inputs. DDR3 Termination is utilized on the ZedBoard. The Zynq-7000 AP SoC and DDR3 have been placed close together keeping traces short and matched.
DDR3 on the PS was routed with 40 ohm trace impedance for single-ended signals, and DCI resistors (VRP/VRN) as well as differential clocks set to 80 ohms. Each DDR3 chip needs its own 240-ohm pull-down on ZQ.
DDR-VDDQ is set to 1.5V to support the DDR3 devices selected. DDR-VTT is the termination voltage which is ? DDR-VDDQ. DDR-VREF is a separate buffered output that is equal to ? nominal DDR-VDDQ. The DDR-VREF is isolated to provide a cleaner reference for the DDR level transitions.
The PCB design guidelines outlined in Zynq datasheet must be followed for trace matching, etc.
Table 1 - DDR3 Connections
Signal Name Description Zynq pin DDR3 pin DDR_CK_P Differential clock
output N4 J7
DDR_CK_N Differential clock
output N5 K7
DDR_CKE Clock enable V3 K9
DDR_CS_B Chip select P6 L2
DDR_RAS_B RAS row address
select R5 J3
DDR_CAS_B RAS column address
select P3 K3
DDR_WE_B Write enable R4 L3
DDR_BA[2:0] Bank address PS_DDR_BA[2:0] BA[2:0] DDR_A[14:0] Address PS_DDR_A[14:0] A[14:0]
DDR_ODT Output dynamic
termination P5 K1
DDR_RESET_B Reset F3 T2
DDR_DQ[31:0] I/O Data PS_DDR_[31:0] DDR3_DQ pins DDR_DM[3:0] Data mask PS_DDR_DM[3:0] LDM/UDM x2
DDR_DQS_P[3:0] I/O Differential data
strobe PS_DDR_DQS_P[3:0] UDQS/LDQS
DDR_DQS_N[3:0] I/O Differential data
strobe PS_DDR_DQS_N[3:0] UDQS#/LDQS#
DDR_VRP I/O Used to calibrate
input termination N7 N/A
DDR_VRN I/O Used to calibrate
input termination M7 N/A
DDR_VREF[1:0] I/O Reference
voltage H7, P7 H1
For best DDR3 performance, DRAM training is enabled for write leveling, read gate, and read data eye options in the PS Configuration Tool in Xilinx Platform Studio (XPS). The PS Configuration tools’ Memory Configuration Wizard contains two entries to allow for DQS to Clock Delay and Board Delay information to be specified for each of the four byte lanes. These parameters are specific to every PCB design. Xilinx Answer Record 46778 provides a tool for calculating these parameters by a printed circuit board design engineers. The Excel worksheet file ar46778_board_delay_calc.xlsx included in the answer record provides instructions in the worksheet for calculating these board training details based upon specific trace lengths for certain DDR3 signals. Using the information from the trace length reports pertaining to the DDR3 interface for ZedBoard these delay values can be recreated by following the directions found in the Excel worksheet.
The PCB lengths are contained in the ZedBoard PCB trace length reports. The DQS to CLK Delay and Board Delay values are calculated specific to the ZedBoard memory interface PCB design. The AR46778 worksheet allows for up to 4 memory devices to be configured for DDR3
4x8 flyby topology. Note that ZedBoard is configured for DDR3 2x16 flyby routing topology. The first two clock trace midpoint values (CLK0 and CLK1) are used to represent the Micron device electrically nearest to 7Z020 (IC26) and the second two clock trace midpoint values (CLK2 and
CLK3) are used to represent the Micron device electrically furthest from 7Z020 (IC25). The worksheet calculation results are shown in the following table.
Table 2 - DDR3 Worksheet Calculations
Pin Group Length (mm) Length (mils) Package Length
(mils) Total Length (mils) Propagation Delay (ps/inch) Total
Delay
(ns)
DQS to CLK Delay (ns) Board Delay (ns) CLK0 55.77 2195.9 470 2665.9 160 0.427 CLK1 55.77 2195.9 470 2665.9 160 0.427 CLK2 41.43 1631.1 470 2101.1 160 0.336 CLK3 41.43 1631.1 470 2101.1 160 0.336 DQS0 51.00 2008.0 504 2512.0 160 0.402 0.025 DQS1 50.77 1998.8 495 2493.8 160 0.399 0.028 DQS2 41.59 1637.6 520 2157.6 160 0.345 -0.009 DQS3 41.90 1649.4 835 2484.4 160 0.398 -0.061 DQ[7:0] 50.63 1993.3 465 2458.3 160 0.393 0.410 DQ[15:8] 50.71 1996.4 480 2476.4 160 0.396 0.411 DQ[23:16]
40.89
1609.9
550
2159.9
160
0.346
0.341
DQ[31:24] 40.58 1597.8 780 2377.8 160 0.380
0.358
The DQS to CLK Delay fields in the PS7 DDR Configuration window should be populated using the corresponding values from the previous table.
The configuration fields of the tool may not allow you to input a negative delay value, this is a known problem with the 14.1 tools and scheduled for correction in the 14.2 tools release. In the case of DQS2 and DQS3 fields for DQS to CLK Delay, simply enter a value of zero rather than the negative delay values. This is an acceptable workaround since the calculated values are relatively close to zero and the values provided in these fields are used as initial values for the read/write training for DDR3. Keep in mind for LPDDR2 there is no write leveling, and for DDR2 there is no training whatsoever. In these memory use cases, the accuracy of the trace length info is more important. This is covered in further detail in section 10.6.8 of the Xilinx Zynq TRM, UG585.
Figure 3 - DQS to Clock Delay Settings
The Board Delay fields in the PS7 DDR Configuration window should be populated using the corresponding values from the table above.
Figure 4 - DDR3 Board Delay Settings
2.2.2 SPI Flash
The ZedBoard features a 4-bit SPI (quad-SPI) serial NOR flash. The Spansion S25FL256S is used on this board. The Multi-I/O SPI Flash memory is used to provide non-volatile code, and data storage. It can be used to initialize the PS subsystem as well as configure the PL subsystem (bitstream). Spansion provides Spansion Flash File System (FFS) for use after booting the Zynq-7000 AP SoC.
The relevant device attributes are:
·256Mbit
·x1, x2, and x4 support
·Speeds up to 104 MHz, supporting Zynq configuration rates @ 100 MHz
o In Quad-SPI mode, this translates to 400Mbs
·Powered from 3.3V
The SPI Flash connects to the Zynq-7000 AP SoC supporting up to Quad-I/O SPI interface. This requires connection to specific pins in MIO Bank 0/500, specifically MIO[1:6,8] as outlined in the Zynq datasheet. Quad-SPI feedback mode is used, thus qspi_sclk_fb_out/MIO[8] is connected to a 20K pull-up resistor to 3.3V. This allows a QSPI clock frequency greater than FQSPICLK2.
Note: Zynq only supports 24-bit addressing, however the full capacity of the 256Mb Flash can be accessed via internal bank switching. As of now the S25FL256S is not supported in iMPACT. Note: 14.x is required for in-direct QSPI Flash Programming.
Table 3 – QSPI Flash Pin Assignment and Definitions
Signal Name Description
Zynq Pin MIO QSPI Pin
DQ0 Data0 A2 (Bank MIO0/500)
1:6 5
DQ1 Data1 F6 (MIO Bank 0/500) 2 DQ2 Data2 E4 (MIO Bank 0/500) 3 DQ3 Data3 A3 (MIO Bank 0/500) 7 SCK Serial Data Clock A4 (MIO Bank 0/500) 6 CS Chip Select A1 (MIO Bank 0/500) 1 FB Clock QSPI Feedback E5 (MIO Bank 0/500) 8 N/C Note: The QSPI data and clock pins are shared with the Boot Mode jumpers.
Two packages can be used on the ZedBoard; SO-16 and WSON. For the WSON package, there is a heat sink slug under the package that is not connected to any signal on the PCB.
Figure 5 - Overlying Packages for SPI Flash
2.2.3 SD Card Interface
The Zynq PS SD/SDIO peripheral controls communication with the ZedBoard SD Card (A 4GB Class 4 card is included in the ZedBoard kit.) The SD card can be used for non-volatile external memory storage as well as booting the Zynq-7000 AP SoC. PS peripheral sd0 is connected through Bank 1/501 MIO[40-47], including, Card Detect and Write Protect.
The SD Card is a 3.3V interface but is connected through MIO Bank 1/501 (1.8V). Therefore, a TI TXS02612 level shifter performs this translation. The TXS02612 is a 2-port SDIO port expander with level translation. ZedBoard only makes use of one of these parts. TI offered an alternative TXS0206 device, but the 0.4mm pitch of that device’s packaging was too fine for our manufacturer.
Based on the Zynq TRM, host mode is the only mode supported.
The ZedBoard SD Card is connected through a 9-pin standard SD card connector, J12, TE 2041021-1. A Class 4 card or better is recommended.
Note: To use the SD Card, JP6 must be shorted.
Figure 6 - SD Card Interface
Table 4 – SD Card Pin Assignment and Definitions
Signal Name Description Zynq Pin
MIO Level Shift
Pin
SD Card
Pin
CLK Clock E14 (MIO Bank
1/501)
40 Pass-Thru 5
CMD Command C8 ((MIO Bank 1/501) 41 Pass-Thru 2
Data[3:0] Data MIO Bank 1/501
D0: D8
D1: B11
D2: E13
D3: B9
42:45 Pass-Thru
Data Pins
7
8
9
1
CD Card Detect B10 (MIO Bank
1/501)
47 Pass-Thru CD
WP Write Protect D12 ((MIO Bank
1/501)
46 Pass-Thru WP
2.3 USB
2.3.1 USB OTG
Warning: After the design of the ZedBoard was complete, a timing incompatibility between the TUSB1210 PHY and Zynq was discovered. The TUSB1210 is not recommended for new designs with Xilinx Zynq. Please refer to the ZedBoard Errata for more details.
ZedBoard implements one of the two available PS USB OTG interfaces. An external PHY with an 8-bit ULPI interface is required. A TI TUSB1210 Standalone USB Transceiver Chip is used as the PHY. The PHY features a complete HS-USB Physical Front-End supporting speeds of up to 480Mbs. This part is available in a 32-pin QFN package. VCCio for this device is 1.8V and cannot be connected through level shifters. The PHY is connected to MIO Bank 1/501, which is powered at 1.8V. Additionally the USB chip must clock the ULPI interface which requires an oscillator. A Fox XPRESSO oscillator (767-26-31) is used on ZedBoard.
The external USB interface connects through a TE 1981584-1.
The usb0 peripheral is used on the PS, connected through MIO[28-39] in MIO Bank 1/501.
This USB port will not power the board. However, ZedBoard provides 5V when in Host or OTG modes. REFCLK pin of TUSB1210 is tied to ground as the Zynq-7000 AP SoC will drive the CLOCK input of this part.
Table 5 - USB OTG Pin Assignment and Definitions
Signal Name Description Zynq Pin
MIO TUSB1210
Pin
USB
Conn Pin
OTG_Data[8:0] USB Data lines MIO Bank 1/501
28:39 Data[7:0] N/C
OTG_CLOCK USB Clock MIO Bank 1/501 26 N/C OTG_DIR ULPI DIR output signal MIO Bank 1/501 31 N/C OTG_STP ULPI STP input signal MIO Bank 1/501 29 N/C OTG_NXT ULPI NXT output signal MIO Bank 1/501 2 N/C OTG_CS USB Chip Select 11 N/C DP DP pin of USB Connector N/C 18 2 DM DM pin of USB Connector N/C 19 3
ID Identification pin of the
USB connector
N/C 23 4
OTG_RESET_B Reset MIO Bank 1/501 27 N/C OTG_VBUS_OC VBus Output Control Bank 34 L16 TPS2051
See the Jumper Settings section for configuring the USB interface for Host, Device and OTG mode. The jumpers control the Vbus supply as well.
2.3.2 USB-to-UART Bridge
The ZedBoard implements a USB-to-UART bridge connected to a PS UART peripheral. A
Cypress CY7C64225 USB-to-UART Bridge device allows connection to a host computer. The
USB/UART device connects to the USB Micro B connector, J14, (TE 1981584-1) on the board. Only basic TXD/RXD connection is implemented. If flow control is required this can be added through Extended MIO on a PL-Pmod?.
Cypress provides royalty-free Virtual COM Port (VCP) drivers which permit the CY7C64225 USB-
to-UART bridge to appear as a COM port to host computer communications application software
(for example, HyperTerm or Tera Term). Please refer to the CY7C64225 Setup Guide posted on https://www.sodocs.net/doc/c310241431.html, for detailed instructions for installing the driver.
The UART 1 Zynq PS peripheral is accessed through MIO[48:49] in MIO Bank 1/501 (1.8V). Since the CY7C64225 device requires either 3.3V or 5V signaling, a TI TXS0102 level shifter is used to level shift between 3.3V and 1.8V.
This USB port will not power the board. Therefore, Vbus needs to be connected to 3.3V though a 1K? series resistor. The Wake pin, pin 22, connects to GND. A 24? series resistor was placed on each of the data lines, D+ and D-.
Table 6 – CY7C6 Connections
UART
Function in
Zynq Zynq Pin MIO
Schematic Net
Name
CY7C6 Pin
UART Function
in CY7C64225
TX, data out D11 (MIO Bank
1/501)
48:49
USB_1_RXD 23 RXD, data in
RX, data in C14 (MIO Bank
1/501)
USB_1_TXD 4 TXD, data out
Figure 7 – USB-UART Bridge Interface
2.3.3 USB-JTAG
The ZedBoard provides JTAG functionality based on the Digilent USB High Speed JTAG Module, SMT1 device. This USB-JTAG circuitry is fully supported and integrated into Xilinx ISE tools, including iMPACT, ChipScope, and SDK Debugger. Designers who want to re-use this circuit on their board can do so by acquiring these modules from Avnet.
https://www.sodocs.net/doc/c310241431.html,/en-us/design/drc/Pages/Digilent-JTAG-SMT1-Surface-Mount-Programming-Module.aspx
The JTAG is available through a Micro B USB connector, J17, TE 1981568-1. TCK has a series termination resistor, 20-30?, to prevent signal integrity issues.
For the JTAG Chain setup, please refer to the Configuration section.
2.3.4
USB circuit protection
All USB data lines, D+/-, are protected with a TE SESD0402Q2UG-0020-090. Figure 8 – ESD Protection
2.4 Display and Audio
2.4.1
HDMI Output
An Analog Devices ADV7511 HDMI Transmitter provides a digital video interface to the
ZedBoard. This 225MHz transmitter is HDMI 1.4- and DVI 1.0-compatible supporting 1080p60 with 16-bit, YCbCr, 4:2:2 mode color.
The ADV7511 supports both S/PDIF and 8-channel I2S audio. The S/PDIF can carry compressed audio including Dolby? Digital, DTS?, and THX?. There is an independent DPDIF input and output. The I2S interface is not connected on ZedBoard. Analog Devices offers Linux drivers and reference designs illustrating how to interface to this device.
The HMDI Transmitter has 25 connections to Bank 35 (3.3V) of the Zynq-7000 AP SoC:
USB Con n
Level Shifter
D+ D-
Table 7 - HDMI Interface Connections
Signal Name Description Zynq pin ADV7511 pin HDP Hot Plug Detect signal input N/C 30
HD-INT Interrupt signal output W16 45
HD-SCL I2C Interface. Supports CMOS
logic levels from 1.8V to 3.3V AA18 55
HD-SDA Y16 56 HD-CLK Video Clock Input. Supports
typical CMOS logic levels from
1.8V up to 3.3V
W18 79
HD-VSYNC Vertical Sync Input (Not required
if using embedded syncs)
W17 2
HD-HSYNC Horizontal Sync Input (Not
required if using embedded
syncs)
V17 98
HD-DE Data Enable signal input for
Digital Video (Not required if
using embedded syncs)
U16 97 HD_D[15:0] Video Data Input Bank 35
D0: Y13 D1: AA12 D2: AA14 D3: Y14 D4: AB15 D5: AB16 D6: AA16 D7: AB17 D8: AA17 D9: Y15 D10: W13 D11: W15 D12: V15 D13: U17 D14: V14 D15: V13 88 87 86 85 84 83 82 81 80 78 74 73 72 71 70 69
HD-SPDIF Sony/Philips Digital Interface
Audio Input
U15 10
HD-SPDIFO Sony/Philips Digital Interface
Audio Output
Y18 46
Figure 9 - HDMI Video Interface Timing
The HDMI transmitter connects externally via a HDMI Type A connector, J9, TE 1903015-1. Circuit protection for the HDMI interface is provided by a Tyco Electronics SESD0802Q4UG.
The ZedBoard also allows 12-bit color video output through a through-hole VGA connector, TE 4-1734682-2. Each color is created from resistor-ladder from four PL pins.
Figure 10 - DB15
An Analog Devices ADAU1761 Audio Codec provides integrated digital audio processing to the Zynq-7000 AP SoC. It allows for stereo 48KHz record and playback. Sample rates from 8KHz to 96KHz are supported. Additionally, the ADAU1761 provides digital volume control. The Codec can be configured using Analog Devices SigmaStudio? for optimizing audio for specific acoustics, numerous filters, algorithms and enhancements. Analog Devices provides Linux drivers for this device.
https://www.sodocs.net/doc/c310241431.html,/en/content/cu_over_sigmastudio_graphical_dev_tool_overview/fca.html The Codec interface to the Zynq-7000 AP SoC consists of the following connections:
Table 9 - CODEC Connections
Signal Name Description Zynq pin ADAU1761 pin
AC-ADR0I2C Address Bit 0/SPI Latch
Signal
AB1 3
AC-ADR1I2C Address Bit 1/SPI Data
Input
Y5 30
AC-MCLK Master Clock Input AB2 2
AC-GPIO2Digital Audio Bit Clock
Input/Output
AA6 28
AC-GPIO3Digital Audio Left-Right Clock
Input/Output
Y6 29
AC-GPIO0Digital Audio Serial-Data DAC
Input
Y8 27
AC-GPIO1Digital Audio Serial Data ADC
Output
AA7 26
AC-SDA I2C Serial Data interface AB5 31 AC-SCK I2C Serial Data interface AB4 32 The Codec connects to the following connectors:
Table 10 - External Codec Connections
3.5mm Audio (Mic In) Pink TE 1734152-5
3.5mm Audio (Line In) Light Blue TE 1734152-6
3.5mm Audio (Line Out) Lime TE 1734152-4
3.5mm Audio (Headphone) Black TE 1734152-7
2.4.4 OLED
An Inteltronic/Wisechip UG-2832HSWEG04 OLED Display is used on the ZedBoard. This provides a 128x32 pixel, passive-matrix, monochrome display. The display size is 30mm x
11.5mm x 1.45mm.
Table 11 - OLED Connections
Pin Number Symbol Zynq Pin Function
Power Supply
7 VDD U12 Power Supply for Logic
6 VSS N/C Ground of OEL System
15 VCC N/C Power Supply for OEL Panel
Driver
13 IREF N/C Current Reference for Brightness Adjustment
14 VCOMH N/C Voltage Output High Level for COM Signal DC/DC Converter
5 VBAT U11 Power Supply for DC/DC Converter Circuit
3 /
4 1 / 2 C1P / C1N
C2P / C2N
N/C
Positive Terminal of the Flying Inverting Capacitor
Negative Terminal of the Flying Boost Capacitor
Interface
9 RES# U9 Power Reset for Controller and Driver
8 CS# N/C Chip Select – Pulled Down on Board
10 D/C# U10 Data/Command Control
11 SCLK AB12 Serial Clock Input Signal
12 SDIN AA12 Serial Data Input Signal
2.5 Clock sources
The Zynq-7000 AP SoC’s PS subsystem uses a dedicated 33.3333 MHz clock source, IC18, Fox 767-33.333333-12, with series termination. The PS infrastructure can generate up to four PLL-based clocks for the PL system. An on-board 100 MHz oscillator, IC17, Fox 767-100-136,
supplies the PL subsystem clock input on bank 13, pin Y9.
2.6 Reset Sources
2.6.1 Power-on Reset (PS_POR_B)
The Zynq PS supports external power-on reset signals. The power-on reset is the master reset of the entire chip. This signal resets every register in the device capable of being reset. ZedBoard drives this signal from a comparator that holds the system in reset until all power supplies are valid. Several other IC’s on ZedBoard are reset by this signal as well.
2.6.2 Program Push Button Switch
A PROG push switch, BTN6, toggles Zynq PROG_B. This initiates reconfiguring the PL-subsection by the processor.
2.6.3 Processor Subsystem Reset
Power-on reset, labeled PS_RST/BTN7, erases all debug configurations. The external system reset allows the user to reset all of the functional logic within the device without disturbing the debug environment. For example, the previous break points set by the user remain valid after system reset. Due to security concerns, system reset erases all memory content within the PS, including the OCM. The PL is also reset in system reset. System reset does not re-sample the boot mode strapping pins.
2.7 User I/O
2.7.1 User Push Buttons
The ZedBoard provides 7 user GPIO push buttons to the Zynq-7000 AP SoC; five on the PL-side and two on the PS-side.
Pull-downs provide a known default state, pushing each button connects to Vcco.
Table 12 - Push Button Connections
Signal Name Subsection Zynq pin
BTNU PL T18
BTNR PL R18
BTND PL R16
BTNC PL P16
BTNL PL N15
PB1 PS D13 (MIO 50)
PB2 PS C10 (MIO 51)
2.7.2 User DIP Switches
The ZedBoard has eight user dip switches, SW0-SW7, providing user input. SPDT switches connect the I/O through a 10k? resistor to the VADJ voltage supply or GND.
Table 13 - DIP Switch Connections
Signal Name Zynq pin
SW0 F22
SW1G22
SW2H22
SW3F21
SW4H19
SW5H18
SW6H17
SW7M15
人力资源管理系统操作手册
人力资源管理系统 使 用 说 明 书
目录 第一部分产品说明 (5) 1.1版权申明 ....................................................................................................... 错误!未定义书签。 1.2产品特点 (5) 1.3应用环境 (5) 1.3.1 硬件环境 (5) 1.3.2 软件环境 (6) 第二部分安装步骤................................................................................................. 错误!未定义书签。 2.1人力资源管理系统软件安装步骤................................................................ 错误!未定义书签。第三部分使用说明.. (7) 3.1人力资源管理系统软件功能简介 (7) 3.2系统结构 (8) 3.2.1 平台架构 (8) 3.2.2 管理层次 (8) 3.3系统登录 (9) 3.3.1 系统登录 (9) 3.4员工平台 (9) 3.4.1 内部消息 (9) 3.4.2 单位通讯录 (10) 3.4.3企业信息介绍浏览 (10) 3.4.4 企业公告发布 (10) 3.4.5 劳动法规及政策 (11) 3.4.6员工信息 (11) 3.4.7 证照资料 (12) 3.4.8 职称评定 (12) 3.4.9 合同信息 (14) 3.4.10 员工调动 (15) 3.4.11 员工离职 (16) 3.4.12 员工复职 (17) 3.4.13 奖惩信息 (18) 3.4.14 工资查询 (19) 3.4.15 考勤查询 (19) 3.4.16 出差信息 (21) 3.4.17 休假查询 (22) 3.4.18 加班查询 (23) 3.4.19 参与培训计划 (24) 3.4.20 培训协议 (26) 3.4.21 绩效考核 (27) 3.4.22 常用审批备注 (28) 3.5机构管理 (28)
Dell PowerEdge T710 系统 硬件用户手册(中文)
Dell? PowerEdge? T710 系统硬件用户手册 建议使用的工具 系统内部组件 电源设备 前挡板 打开与合上系统护盖 冷却导流罩 硬盘驱动器 光盘驱动器和磁带驱动器 系统内存 处理器 扩充卡 内部SD 模块 内部SD 闪存卡 内部USB 存储钥匙 NIC 硬件卡锁 RAID 电池 机箱防盗开关 集成存储控制器卡 冷却风扇 风扇固定框架 VFlash 介质（选件） 集成的Dell Remote Access Controller 6 (iDRAC6) Enterprise 卡（选件） 系统电池 控制面板部件（仅维修过程） SAS 背板（仅维修过程） 系统板（仅维修过程） 配电板（仅维修过程） 注：本章中的步骤和图示均假设系统为塔式配置。如果您的系统使用的是机架配置，请忽略任何有关侧放系统并旋转系统支脚的步骤。 建议使用的工具 系统键锁的钥匙 1 号和 2 号梅花槽螺丝刀 T10 Torx 螺丝刀 接地腕带 系统内部组件 警告：只有经过培训的维修技术人员才能卸下系统护盖并拆装系统内部的任何组件。 开始执行该步骤之前，请查看系统附带的安全说明。 图3-1. 系统内部组件
电源设备
系统支持两个1100 W 的电源设备。 注：电源设备标签上指定了最大电源输出。 如果仅安装一个电源设备，则必须将其安装在第一个电源设备托架中。 小心：在非冗余配置中，为确保正常的系统冷却，必须将电源设备挡片安装到第二个托架中。请参阅安装电源设备挡片。 卸下电源设备 注：如果可选电缆固定臂影响电源设备的拆除，则必须解除其锁定并将其提起。有关电缆固定臂的信息，请参阅系统的机架说明文件。 断开电源电缆与电源以及要卸下的电源设备的连接，并从Velcro 紧固带中取出电缆。 按下拉杆释放闩锁并将电源设备滑出机箱。请参阅图 3-2。 图3-2. 卸下和安装电源设备 安装电源设备 将新电源设备滑入机箱，直至电源设备完全就位，释放闩锁卡入到位。请参阅图 3-2。 注：如果您在先前的步骤2 中解除了电缆固定臂的锁定，请重新将其锁定。有关电缆固定臂的信息，请参阅系统的机架说明文件。 将电源电缆连接至电源设备并将电缆插入电源插座。 小心：连接电源电缆时，请使用Velcro 紧固带固定电缆。 注：热添加或热插拔新的电源设备后，请稍等几秒钟，系统需要识别电源设备并确定其是否能够正常工作。电源设备状态指示灯将呈绿色亮起，表示电源设备功能正常（请参阅图 1-6）。 卸下电源设备挡片
资源库管理系统用户手册模板
资源库管理系统用 户手册 1
资源库管理系统用户手册 东师理想－资源库管理系统校园版
资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。 资源库管理系统用户手册 ............................................. 错误!未定义书签。 一、系统概述: ............................................................ 错误!未定义书签。 1.1. 编写目的........................................................... 错误!未定义书签。 1.2. 背景................................................................... 错误!未定义书签。 1.3. 系统术语说明: ................................................. 错误!未定义书签。 1.4. 系统限制说明: ................................................. 错误!未定义书签。 1.5. 运行环境........................................................... 错误!未定义书签。 1.5.1. 服务器: .................................................... 错误!未定义书签。 1.5. 2. 客户机: .................................................... 错误!未定义书签。 1.5.3. 系统端口修改: ........................................ 错误!未定义书签。 1.5.4. 系统配置的优化: .................................... 错误!未定义书签。 二、注册、登录及退出登录、密码找回 ............... 错误!未定义书签。 2.1. 注册................................................................... 错误!未定义书签。 1.1.1 填写基本信息.......................................... 错误!未定义书签。 1.1.2 申请系统角色.......................................... 错误!未定义书签。 1.1.3 等待管理员进行用户的身份认证.......... 错误!未定义书签。 1.1.4 等待管理员进行用户科目角色的认证.. 错误!未定义书签。 2.2. 登录及退出登录............................................... 错误!未定义书签。 1.2.1 登录 .......................................................... 错误!未定义书签。 1.2.2 退出登录 .................................................. 错误!未定义书签。 2.3. 密码找回........................................................... 错误!未定义书签。 1.3.1 忘记密码: ................................................ 错误!未定义书签。 1
51开发板说明书
开发板开发板简介简介简介 硬件：供电方式采用USB 取电和外部电源(5V)供电。带有多种品牌（Atmel,Winbond,SST,STC ）单片机的ISP 电路，均通过下载接口或USB 线和PC 相连，简单方便稳定，速度快。有常用的LCD 接口,数码管显示电路，等等。
一、STC单片机的程序烧写与运行 1.1 打开STC-ISP V483软件的exe 文件，如下图所示： 步骤1：选择要下载的单片机型号，如下图所示： 步骤2：打开要下载的程序文件，注意这里下载的需要是扩展名为.hex或.bin的文件，这里的图片是默认的测试文件
再双击test-hex文件夹得到以下图片：
选择twoball-2k.bin，点击打开。 步骤3：选择端口 首先把实验板通过USB延长线连接到电脑上，然后右击“我的电脑”，选择“管理”，单击设备管理器，点击端口前的加号将其展开，当发现这个时，说明驱动的安装和实验板的下载电路应该是没什么问题的，这里的可以看出端口是COM14。 其次是选择好端口，如下图所示： 步骤4：下载程序到单片机（注意的是STC的单片机需要重新给系统上电才能下载到单片机）点击下图所示的Download/下载按钮 当出现下图所示的提示时，如果实验板是在通电的情况下，则按一下实验板的开关稍等两秒左右，再按一下开关重新给实验板上电，稍等片刻就下载成功。如果实验板是在不通电的情况下，则按一下实验板的开关重新给实验板上电，稍等片刻就下载成功 下载成功的提示如下图： 下载过程中如果端口选择对的情况下，出现如下图所示： 原因在于连电脑USB插口松动。解决办法：1、重新把延长线从实验板上拔掉，然后再插上。
人力资源管理系统V.版用户手册
人力资源管理系统V9.0版 用户手册 北京朗新天霁软件技术有限公司
未经北京朗新天霁软件技术有限公司事先许可，本手册的任何部分不得以任何形式进行增删、改编、节选、翻译、 翻印或仿制。 本手册的全部内容北京朗新天霁软件技术有限公司可能随时加以更改，此类更改将不另行通知。 本手册的著作权仅属于北京朗新天霁软件技术有限公司。 x 翻版必究
第一章系统功能介绍 一、朗新https://www.sodocs.net/doc/c310241431.html,软件系统框架 功能模块图 二、系统功能详细描述 2.1 系统维护子系统 提供权限管理(包括功能权限、人员权限、字段权限和报表权限。)、代码维护(设置要在系统中维护的代码，包括单级代码和多级代码)、系统设置(实现系统运行的基础设置和运行情况查看)等功能。 2.2 机构设置子系统 建立企业的部门结构框架、前缀代码和部门级数的维护和代码以及录入部门的相关信息(实现部门机构增加、修改、删除和变动的维护)。按级数输出部门的组织机构图，可以显示部门现有的各类人员总人数。实现各级结构数目和机构人数的统计。实现机构设置子系统朗新报表的调用。 2.3 人员管理子系统 建立人员信息档案，管理各类人员基本信息和变动信息，实现人员信息方便快捷的统计和查询，完成各类人员管理台帐。 2.4 合同管理子系统 完成劳动合同及相关合同协议的签订、续订、变更、违约、终止、解除等各项管理功能。 2.5 薪资管理子系统 完成各类人员工资的工资套维护、工资变动管理、计算、发放、银行报盘及相关工资统计台帐。 2.6 保险福利子系统（单独拿出来管理，有些顾客提出过） 险种的维护和险种项目和计算公式的维护、负责生成、计算、缴纳企业员工各类保险，包括养老、医疗、工伤、生育和住房公积金等。
KR-51开发板使用说明
KR-51/AVR开发板使用说明 声明： 本指导教程和配套程序仅在开发和学习中参考，不得用于商业用途，如需转载或引用，请保留版权声明和出处。 请不要在带电时拔插芯片以及相关器件。自行扩展搭接导致不良故障，本公司不负任何责任。产品不定时升级，所有更改不另行通知，本公司有最终解释权。 一、开发板硬件资源介绍 1 .开发板支持USB 程序下载（宏晶科技STC系列单片机） 2. 开发板支持AT89S51 ，AT89S52 单片机下载（需要配合本店另外下载器下载） 3. 开发板支持ATmega16，ATmega32 AVR 单片机下载（需要配合本店另外转接板和下载器使用） 4. 开发板供电模式为：电脑USB 供电（USB 接口）和外部5V 电源供电（DC5V接口） 5. 开发板复位方式：上电复位和51按键复位 6. 外扩电源：通过排针外扩5路5V 电源，3路3.3V电源方便连接外部实验使用 7. 所有IO 引脚全部外扩，方便连接外部实验使用 8. 开发板集成防反接电路，防止接反，保护开发板 二、开发板功能模块介绍 （1 ）8 位高亮度贴片led 跑马灯； （2） 4 位共阳数码管显示； （3）LCD1602 和LCD12864液晶屏接口； （4） 1 路无源蜂鸣器； （5） 1 路ds18b20 温度测量电路（与DHT11 温湿度接口共用）； （6） 1 路红外接口电路 （7） 4 路独立按键 （8） 1 路CH340 USB转串口通讯电路（全面支持XP/WIN7/WIN8系统）； （9）1路蓝牙模块接口（可做蓝牙测试板，USB转蓝牙）； （10）1路2.4G模块接口； （11）1路WiFi模块接口（可做WiFi测试板，USB转WiFi） 三开发板跳线选择 本开发板接线简单，适合初学者使用，开发板各模块的跳线使用注意事项：烧写程序时，拔掉蓝牙模块，WiFi模块，J10处用跳线帽短接1,3和2,4。蓝牙模块和WiFi模共用串口，不能同时使用。使用1602、12864液晶接口时请拔下数码管J4 跳线帽。以下是几个主要跳线的使用说明；
突发公共卫生事件应急管理系统用户操作手册样本
资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。 [ ] 初稿[√] 发布[ ] 修订编撰: 马凌凌 编撰日期: -10-13 保密级别: 机密 文档版本: 1.2.0 文件编号: QP-05- 突发公共卫生事件应急管理系统 用户操作手册 .10
目录 1 文档介绍....................................... 错误!未定义书签。 1.1 文档目的.................................... 错误!未定义书签。 1.2 读者对象.................................... 错误!未定义书签。 1.3 参考文献.................................... 错误!未定义书签。 2 应急管理系统功能概述 ........................... 错误!未定义书签。 3 系统功能用户操作说明 ........................... 错误!未定义书签。 3.1 用户登录.................................... 错误!未定义书签。 3.2 用户管理.................................... 错误!未定义书签。 3.2.1 新增用户.................................. 错误!未定义书签。 3.2.2 修改密码.................................. 错误!未定义书签。 3.2.3 授权 ..................................... 错误!未定义书签。 3.3 角色管理.................................... 错误!未定义书签。 3.3.1 新增角色.................................. 错误!未定义书签。 3.3.2 角色权限设置.............................. 错误!未定义书签。 3.4 基础数据.................................... 错误!未定义书签。 3.5 菜单管理.................................... 错误!未定义书签。 3.6 表单管理.................................... 错误!未定义书签。
RK3188开发板使用手册v1.0
RK3188开发板使用手册v1.0 一.安装RockUsb驱动 (2) 二.查看串口输出信息 (5) 三.烧写/下载固件 (8) 四.Kernel开发 (11) 五.Android开发 (12) 六.制作固件升级包update.img (13) 七.Recovery系统 (14) 八.Android系统USB操作 (17)
一.安装RockUsb驱动 Rockusb驱动放在RK3188\tools\RockusbDriver文件夹中 当你第一次使用RK3188SDK开发板时，接好USB线，按住“VOL+(RECOVERY)”按键上电，会要求安装驱动，按下面的图示步骤进行安装： 图1 选择“否，暂时不(T)”，点击“下一步”进入图2所示界面
图2 选择“从列表或指定位置安装（高级）”，点击下一步，进入图3界面 图3 选择你的驱动所存放的目录，点击“下一步”开始安装驱动，如图4所示
图4 完成以后可以在设备管理器看到设备已经安装成功 图5
二.查看串口输出信息 RK3188SDK开发板没有使用普通的串口，而是使用USB口来输出串口信息，你可以用一根特殊的USB调试线将开发板上的USB口连接到你的电脑中来查看串口信息。 1、在连接USB口之前，请先安装PL-2303USB转串口驱动 2、驱动安装完成后，再使用USB线将开发板上名为“UART0”的USB口连接到PC 中，然后你应该可以在设备管理器中看到一个新设备，如下所示： 3、使用串口工具查看开发板的输出信息。 在这边我以Windows自带的超级终端为例说明串口的配置： a、点击开始->所有程序->附件->通讯->超级终端 点击确定 b、选择正确的COM口：
硬件操作手册
User Manual
一体机硬件用户手册目录 目录 第一章产品概述---------------------------------------------------------------1 主要功能特点---------------------------------------------------------------1 主要技术参数---------------------------------------------------------------2 外形结构说明---------------------------------------------------------------3 一体机快速索引-------------------------------------------------------------4 第二章产品安装---------------------------------------------------------------7 拆封清单---------------------------------------------------------------------7 安装一体机------------------------------------------------------------------7 开机运行---------------------------------------------------------------------8 第三章设置系统--------------------------------------------------------------11 时钟管理--------------------------------------------------------------------11 卡片管理--------------------------------------------------------------------11 系统设置--------------------------------------------------------------------11 门禁管理--------------------------------------------------------------------12 端口设置--------------------------------------------------------------------18 菜单语言--------------------------------------------------------------------19 短消息-----------------------------------------------------------------------19 姓名和工号-----------------------------------------------------------------19 附录A 接口和扩展信号------------------------------------------------------21 附录B 权限示意--------------------------------------------------------------23 附录C 潜回互锁示意--------------------------------------------------------24 声明：制造商保留对技术及产品规格进行修改的权利而不事先通知。 警告：不要私自修理一体机，因此造成的后果，我公司不予承担责任。
人力资源管理系统 使用说明书
人力资源管理系统 人力资源管理系统是吉林省明日科技有限公司根据企业的实际需求开发而成，通过系统把几乎所有与人力资源相关的数据统一管理，形成了集成的信息源；使得人力资源管理人员得以摆脱繁重的日常工作，集中精力从战略的角度来考虑企业人力资源规划和政策。 读者将系统的原程序拷贝到本地计算机后，去掉文件夹的只读属性，按照《安装配置说明书》内容附加完系统数据库、配置完成服务器后，便可在本地计算机上运行网站了。 人力资源管理系统的登录界面如图1.1所示，输入用户名：admin 密码：admin 单击【提交】按钮，进入如图1.2所示的人资源管理系统。 图1.1 人力资源管理系统登录 图1.2 人力资源管理系统 人力资源管理系统主要包括：人员管理、招聘管理、培训管理、奖惩管理和薪金管理五大管理模块。 1.1 人员管理 人员管理主要包括浏览人员信息和添加人员信息两部分。通过这两个部分基本实现了人员的系统化管理。 单击【添加人员信息】按钮，系统自动进入如图1.3所示的界面。通过该界面可以添加人员信息。 图1.3 添加人员信息 单击“人员姓名”、“登录密码”、“出生日期”和“人员简介”的文本框，输入相关内容，勾选“性别”选项，勾选“是否管理员”选项，最后单击【提交】按钮即完成添加操作。同时系统自动进入浏览人员信息的界面。 图1.4 浏览人员信息 单击相应人员信息后的【修改】按钮，在系统弹出的修改人员信息的列表中单击各文本框即可进行修改，最后单击【提交】按钮即完成修改操作。 单击相应人员信息后的【删除】按钮即可删除相应的人员信息。 1.2 招聘管理 招聘管理主要包括：添加应聘信息、浏览应聘信息和浏览人才库。从人员信息的添写、浏览到人才信息的入库，保证了人力资源一体化的管理。 单击【添加应聘信息】按钮，界面右侧自动添加应聘信息的界面，如图1.5所示。 图1.5 添加应聘信息 单击姓名、年龄、所学专业、学历、电话、职位、工作经验、毕业学校、Email和详细经历的文本框，输入相关的内容，勾选“性别”选项，最后单击【提交】按钮，系统自动进
51单片机开发板使用手册
STU_MAIN单片机开发板使用手册 第一章STU_MAIN 单片机开发板简介 (2) 1.1 单片机开发板概述 (2) 1.2 单片机开发板载资源介绍 (2) 1.3 STU_MAIN 单片机开发板接口说明 (4) 1.4 如何开始学习单片机 (5) 第二章软件使用方法 ......................... . (6) 2.1 KEIL 软件的使用方法 (6) 2.2 STC-ISP 软件的安装与使用 (13) 2.3 使用USB 口下载程序时设置步骤 (18) 第三章STU_MAIN 开发板例程详细介绍 (21) 3.1 准备工作 (21) 3.2 安装STC-ISP下载程序 (21) 3.3 闪烁灯 (22) 3.4 流水灯 (23) 3.5 单键识别 (25) 3.6 利用定时器和蜂鸣器唱歌 (28) 3.7 DS18B20 温度测量显示实验 (31) 3.8 LCD1602 字符液晶显示 (36) 3.9 串口通讯实验 (39) 3.10 基于DS1302的多功能数字钟实验 (41) 3.11 EEPROM X5045 实验 (47)
第一章STU_MAIN 单片机开发板简介 1.1 单片机开发板概述 STU_MAIN 单片机开发板是经过精心设计开发出的多功能MCS-51 单片 机开发平台。该开发板集常用的单片机外围资源、串口调试下载接口于一身，可以让您在最短的时间内，全面的掌握单片机编程技术。该开发板特别适合单片机初学者、电子及通信等专业的课程设计以及电子爱好者自学使用。 STU_MAIN 单片机开发板可作为单片机课程的配套设备，课程从最基本的预备知识开始讲起，非常详细的讲解KEIL 编译器的使用，包括软件仿真、测定时间、单步运行、全速运行、设置断点、调试、硬件仿真调试、变量观察等，整个过程全部用单片机的C 语言讲解，从C 语言的第一个主函数MAIN 讲起，一步步一条条讲解每一个语法、每条指令的意思，即使对单片机一巧不通，对C 语言一无所知，通过本课程的学习也可以让你轻松掌握MCS-51 单片机的C 语言编程。全新的讲课风格，跳过复杂的单片机内部结构知识，首先从单片机的应用讲起，一步步深入到内部结构，让学生彻底掌握其实际应用方法，把MCS-51单片机的所有应用、每个部分都讲解的非常清晰明了，授课教师在教室前面用电脑一条一条写程序，旁边用STU_MAIN 单片机开发板逐个实验的演示，给学生解释每条指令的意思及原理，通过一学期的学习让学生完全掌握单片机的C 语言编程及单片机外围电路设计的思想。以实践为主、学生现场写程序、直接下载到开发板观察现象。 1.2 单片机开发板载资源介绍 一. STU_MAIN单片机开发板(串口直接下载程序) 本开发板以STC 公司生产的STC90C54RD+ 单片机做核心控制芯片,它是 一款性价比非常高的单片机，它完全兼容ATMEL 公司的51/52系列单片机，除此之外它自身还有很多特点，如：无法解密、低功耗、高速、高可靠、强抗静电、强抗干扰等。 其次STC 公司的单片机内部资源比起ATMEL 公司的单片机来要丰富的多，它内部有1280 字节的SRAM、8-64K 字节的内部程序存储器、2-8K 字节的ISP 引导码、除P0-P3 口外还多P4 口(PLCC封装)、片内自带8路8位AD(AD 系列)、片内自带EEPROM、片内自带看门狗、双数据指针等。目前STC 公司的单片机在国内市场上的占有率与日俱增,有关STC 单片机更详细资料请查阅相关网站。 STU_MAIN单片机开发板可完全作为各种MCS-51单片机的开发板，用汇编语言或C 语言对其进行编程。当用STC 公司的单片机时，直接用后面介绍的串口线将开发板与计算机串口相连，按照STC 单片机下载操作教程便可下载程序，
资源库管理系统用户手册
资源库管理系统用户手册 东师理想－资源库管理系统校园版
一、系统概述： 1.1. 编写目的 本手册为学校的教师和管理员用户提供使用帮助，便于对未知用户进行使用培训。 1.2. 背景 a.产品名称：东师理想资源库管理系统。 b.研发团队：此管理系统由东师理想集团维世软件研发部自主研发及维护。 c.产品特色：解决了以往类似软件在功能上和用户体验上的不足之处，在使用方便程 度和执行效率上都达到了较高的水平，为在校园网范围内管理教学资源提供了方便。 1.3. 系统术语说明： 学段：将学科按照小学、初中、高中、通用组织起来的范围划分。 科目：类似实际教学中的科目，在本系统中是属于学段的资源组织形式。 知识点：类似实际教学中的知识点，在本系统中是属于科目的资源组织形式。 媒体类型：按照资源的通用分类将资源按媒体类型来组织。 应用类型：按照资源的实际应用方向将资源组织起来的一种组织形式。 查看方式之图标：类型Windows系统中的图标显示方式。 查看方式之详细列表：类似Windows系统中的详细信息显示方式。 单级与多级：资源的单级显示指的是只显示出直接属于某个结点下的资源，而多级指的是显示某个结点及其子结点下的所有资源。 1.4. 系统限制说明： 1.用户表单输入：输入项中不能包含这两个特殊字符串：#@#^$| 或|$^#@# 2.科目数量限制：本系统规定科目数量不能超过999个 3.知识体系限制：知识体系树的层数不能超过12层，且一个知识点的子结点数量不能超 过999个。 4.安装程序时，至少选择一个学段。 5.系统需运行在windows系列服务器平台，其他系统平台不能运行。
最新FPGA开发板使用说明书
F P G A开发板使用说明 书
目录 第一章综述 (1) 第二章系统模块 (2) 第三章软件的安装与使用 (11) 第四章USB 电缆的安装与使用 (28) 仅供学习与交流，如有侵权请联系网站删除谢谢36
第一章综述 THSOPC-3型 FPGA开发板是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发板，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。 一、实用范围： ●自主创新应用开发； ●单片机与FPGA联合开发； ●IC设计硬件仿真； ●科研项目硬件验证与开发； ●高速高档自主知识产权电子产品开发； ●毕业设计平台； ●研究生课题开发； ●电子设计竞赛培训； ●现代DSP开发应用； ●针对各类CPU IP核的片上系统开发； ●DSP Biulder系统设计。 二、硬件配置： THSOPC-3型 FPGA开发板基于Altera Cyclone II 器件的嵌入式系统开发提供了一个很好的硬件平台，它可以为开发人员提供以下资源： ●支持+5V 电源适配器直接输入或者USB接口供电， 5V、3.3V、1.2V混合电压源； 仅供学习与交流，如有侵权请联系网站删除谢谢36
●FPGACycloneII FPGA EP2C8，40万门，2个锁相环； ●isp单片机AT89S8253。isp单片机AT89S8253及开发编程工具，MCS51兼容，12KB isp可编程Flash ROM，2KB ispEEPROM，都是10万次烧写周期；2.7-5.5V工作电压；0-24MHz工作时钟；可编程看门狗；增强型SPI串口，9个中断源等。此单片机可与FPGA联合开发，十分符合实现当今电子设计竞赛项目的功能与指标实现； ●EPM3032 CPLD； ● 4 Mbits 的EPCS4 配置芯片； ●512KB高速SRAM； ●20MHz 高精度时钟源（可倍频到300MHz）； ● 4 个用户自定义按键； ●8 个用户自定义开关； ●8 个用户自定义LED； ● 2 个七段码LED； ●标准AS 编程接口和JTAG调试接口； ●两个标准2.54mm扩展接口，供用户自由扩展； ●RS-232 DB9串行接口； ●PS/2键盘接口； ●VGA接口； ●4X4键盘； 仅供学习与交流，如有侵权请联系网站删除谢谢36
FIBOCOM_G510 OpenCPU硬件用户手册_V1.0.3
G510OpenCPU硬件用户手册 文档版本:V1.0.3 更新日期:2014-04-14
版权声明 版权所有?深圳市广和通实业发展有限公司2013。保留一切权利。 非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。 注意 由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。 商标申明 为深圳市广和通实业发展有限公司的注册商标，由所有人拥有。 版本记录 文档版本更新日期说明 V1.0.02013-06-21初始版本 V1.0.12013-07-31修正M2M为OpenCPU；修改部分说明 V1.0.22014-03-10补充GPIO应用说明，需要特别选定使用 V1.0.32014-04-14补充OpenCPU模块，增加INT接口函数
文档适用 序号产品型号说明 1G510-Q50-00标准型号，可升级一体化软件 2G510-Q50-90一体化型号，通过外部标签与其他型号区分3G510S-Q50-00包含CE认证，可升级一体化软件
目录 1前言 (5) 1.1说明 (5) 1.2OpenCPU特性 (5) 2硬件设计说明 (6) 2.1开关机 (6) 2.1.1模块开机 (6) 2.1.2模块关机 (6) 2.2串口 (6) 2.2.1UART1 (7) 2.2.2UART2 (7) 2.2.3UART1&UART2的OpenCPU应用说明 (7) 2.2.4HOST UART (8) 2.2.5HOST UART的OpenCPU应用说明 (8) 2.2.6Virtual UART的OpenCPU应用说明 (9) 2.3睡眠模式 (9) 2.4GPIO接口 (9) 2.5INT接口 (12) 2.6Watchdog (12)
百问网精智JZ2440开发板使用手册 S3C2440
百问网·精智JZ2440使用手册提示：除了QT外，可以不看本手册，参考《嵌入式Linux应用开发完全手册》及视频即可
第1章嵌入式Linux开发环境构建 (4) 1.1 安装Ubuntu 9.10 (4) 1.1.1 安装VMware (4) 1.1.2 安装Ubuntu 9.10 (13) 1.2 安装Ubuntu下的开发工具 (20) 1.3 安装Windows下的开发工具 (22) 第2章精智JZ2440开发板烧写程序方法 (23) 2.1 使用JTAG工具烧写开发板 (23) 2.1.1 Windows下并口JTAG驱动安装 (23) 2.1.2 Windows下OpenJTAG驱动安装 (29) 2.1.3 Ubuntu下驱动程序的安装 (29) 2.1.4 JTAG烧写软件oflash的用法 (29) 2.2 通过u-boot烧写整个系统 (29) 2.2.1 在Windows下使用dnw和u-boot烧写系统 (30) 2.2.2 在Linux下使用dnw和u-boot烧写系统 (31) 第3章板上Linux系统搭建 (33) 3.1 修改、编译、使用u-boot (33) 3.1.1 使用补丁修改、编译u-boot (33) 3.1.2 u-boot使用方法 (33) 3.2 修改、编译、使用Linux内核 (36) 3.2.1 使用补丁修改、编译内核 (36) 3.2.2 使用uImage (36) 3.3 修改、编译QT (36) 3.3.1 编译依赖的软件 (36) 3.3.2 使用补丁修改、编译QT (39) 3.4 构造根文件系统 (39) 3.4.1 基于最小根文件系统制作QT文件系统 (39) 3.4.2 制作YAFFS2、JFFS2文件系统映象文件 (42)
C40用户手册
高清视频会议系统TANDBERG C40 用户手册 北京立思辰新技术有限公司 2011年6月
一、设备接口和连接 (3) 1. 视频输入 (4) 2. 视频输出 (5) 3. 音频输入 (5) 4. 音频输出 (6) 5. 其他接口 (6) 6. C40 连接示意图 (7) 二、基本设置和操作 (7) 1. 开关机 (7) 2. 从待机状态唤醒终端 (7) 3. 遥控器按键介绍 (8) 4. 语言设置 (8) 5. IP 地址设置 (8) 6. 选择视频源 (9) 7. 呼叫设置 (9) 8. 日期和时间设置 (9) 9. 铃声和音量设置 (9) 10. 屏幕壁纸设置 (9) 11. 系统信息 (9) 12. 重启系统 (9) 13. 发起和挂断呼叫 (9) 14. 发送双流 (10) 15. 摄像头远程控制 (11) 16. 摄像头预置位 (11)
一、设备接口和连接 前面板 ?Power：电源指示灯； ?Call：呼叫状态指示灯，在呼叫状态下常亮； ?IR(infrared)：遥控红外指示灯，接收红外信号时闪烁；?Alarm：网络连接状态指示灯，当无网络连接时，红灯亮起。
后面板 1. 视频输入 C40 有3 路视频输入： ?HDMI 1：HDMI 1 默认连接主摄像头； ?HDMI 2 连接其他视频设备，例如：第二路高清摄像头或高清DVD 等，HDMI 2 带音频； ?DVI-I 3：连接笔记本电脑，DVI-I 接口兼容DVI-D 和DVI-A；Composite 3/S-V i deo(YC) 3: BNC 接口，接入模拟摄像头或标清DVD 等模拟信号； ?同一输入源的不同接口不可同时使用；例如DVI-I 3/ Composite 3/S-V i deo(YC) 3 同时只能选择一路。
单片机开发板操作手册.
单片机开发板操作手册 一、概述 1，多功能单片机开发板，板载资源非常丰富，仅是包括的功能（芯片）有：步进电机驱动芯片ULN2003、 八路并行AD转换芯片ADC0804、 八路并行DA转换芯片DAC0832、 光电耦合（转换）芯片MOC3063、 八路锁存器芯片74HC573、 实时时钟芯片DS1302及备用电池、 IIC总线芯片A T24C02、 串行下载芯片MAX232CPE， 双向可控硅BTA06-600B、 4*4矩阵键盘、 4位独立按键、 DC5V SONGLE继电器、 5V蜂鸣器、 八位八段共阴数码管 5V稳压集成块78M05 八路发光二极管显示 另还有功能接口（标准配置没有芯片但留有接口，可直接连接使用）：单总线温度传感器DS18B2接口、 红外线遥控接收头SM003接口8、 蓝屏超亮字符型液晶1602接口、 蓝屏超亮点阵图形带中文字库液晶12864接口、 2（4）相五线制小功率步进电机接口、 外接交流（7V-15V）电源接口 USB直接取电接口 镀金MCU晶振座 40DIP锁紧座 外接电源和5V稳压电源的外接扩展接口及MCU所有IO口扩展2，可以完成的单片机实验： 1、LED显示实验（点亮某一个指示灯、流水灯）， 2、八位八段数码管显示实验（你可以任意显示段字符和数字以及开发板所有功能芯 片的显示）， 3、液晶显示（1602液晶显示、12864点阵中文图形液晶显示、可以显示出开发板所 有功能芯片的操作）， 4、继电器的操作 5、蜂鸣器的操作（你可以编写程序让它发出美妙动听的歌声） 6、可控硅的操作（胆大的朋友就利用这一独有的功能吧，你见过实验室温度实验箱 没有，它的驱动就是这样的；聪明的朋友就可以自己写个程序把把加热温度温 度恒定在（X±0.5）度的范围内了 7、步进电机的操作（这个是迈向自动化控制的第一步，现在的数控机床、机器人呀
资源库管理系统用户手册
资源库管理系统用户手册 东师理想-资源库管理系统校园版
资源库管理系统用户手册1? 一、系统概述： (1) 1.1.?编写目的 (1) １.２.背景?１ 1.３.系统术语说明： (1) １．4.?系统限制说明: (1) １.5.运行环境 (2) 1.５.１.?服务器:?２ 1.5. 2.客户机:2? １.５．3．.............................................................................................. 系统端口修改:2? １.5.４.系统配置的优化：4? 二、注册、登录及退出登录、密码找回5? ２.1．注册5? １.１.1填写基本信息................................................................................................. ５ １.1．2?申请系统角色6? １．1.３等待管理员进行用户的身份认证7? １.1.4等待管理员进行用户科目角色的认证 (7) 2.2．?登录及退出登录7? １.２.1?登录?７ １.2.2?退出登录8? 2.３．?密码找回 (9) 1.3.1?忘记密码: (9) １．3.2?忘记用户名:9? 1.3．３忘记用户名和密码： (10) 三、?系统页面布局及说明10? 四、?知识点树使用说明 (12) 4.1.各个科目间的切换1?２ ４.2.?点击知识点?１2 4.３.?双击知识点 (12) 4．４．.............................................................................. 点击知识结点前的十字图标：13? 4.5．?在知识结点上点击右键: (13) 4．6.点击右键中的各个功能项：14? 4.６．1．.......................................................................................... 创建下级知识点:14? 4.6.2.?创建同级知识点：1?５ 4.6.3.修改知识点:16? 4.６．4．?删除知识点: (17) ４.6.5.上移知识点：17? ４．6.6.下移知识点：?１８ ４.６．７．?移动到知识点:18? ４.6.8.限制资源总量：18? 4．6．9.?限制应用类型的资源量:1?９ 4.6．10.?添加单个资源:1?９ ４.6．1１．?添加组合资源：20? 4.6．１2.添加成批资源:
EXCD1开发板使用手册
EXCD‐1开发板参考手册 北京中教仪装备技术有限公司 2010年3月
目录 1 概述 (1) 2 板上资源 (2) 3 使用说明 (3) 3.1使用前准备 (3) 3.2输入时钟 (4) 3.3LED，拨码开关和按键 (5) 3.47段数码管 (9) 3.5VGA接口 (10) 3.6RS232串口 (12) 3.7PS/2鼠标键盘接口 (13) 3.8I/O扩展接口 (14) 3.9SRAM和F LASH存储器 (16) 联系我们 地址：北京市西城区德外大街4号C座邮编：100120 客户服务热线：4006061700 传真 : 010- 58582440 销售Email : ECsales@https://www.sodocs.net/doc/c310241431.html, 技术支持Email：Ecservice@https://www.sodocs.net/doc/c310241431.html, 网址：https://www.sodocs.net/doc/c310241431.html,
1 概述 EXCD-1是一款易于使用的开发板，它能够实现大量基于FPGA 的数字系统。开发板采用Xilinx Spartan 3E FPGA 器件，板上资源丰富，有2Mbytes 的Flash 和1Mbytes 的快速SRAM ，以及各种输入输出设备，可以方便的设计具有各种功能的数字系统，也可设计含有Xilinx MicroBlaze 软核的嵌入式处理器系统。EXCD-1开发板有5个扩展接口，可灵活的扩展各种功能模块，如数模转换模块，模数转换模块，LCD 显示模块等。 VGA 接口RS232PRom PS2LEDs 晶振 图1-1 EXCD-1开发板
2板上资源 displays 4 buttons port2 图2-1 EXCD-1板上资源框图 1.Xilinx Spartan 3E XC3S500E PQ208 FPGA器件 z10,476 逻辑单元 z1,164 CLBs z73Kbits分布式RAM z360Kbits块RAMs z20个专用乘法器 z4个DCMs z158个用户I/O管脚 z PQ208管脚封装 2.时钟：50MHZ晶振输入 3.高速异步SRAM z512K × 16bits 4.Flash存储器 z1M ×16bits 5.配置Flash： XCF04S