基于SOPC技术的数据采集系统的设计方法

基于SOPC技术的数据采集系统的设计方法

摘要本文提出一种以SOPC技术为基础的数据采集系统设计方法，包括系统设计的总体思路、系统处置与数据通信、系统的实现等内容，以提高数据采集系统运行的实时性、稳定性。

关键词SOPC技术；数据采集系统；设计

SOPC技术源自SOC技术，主要特征为可编程性。一般SOPC的设计环境为SOPC Builder，主要集成于QuartusII中。在SOPC Builder中，具有友好的用户图形界面，用户可以通过界面中提供的IP库选择组件，如I/O、Flash、处理器等，并选择相应参数。另外，SOPC还有一个非常重要的功能：设计SOPC过程中，如果用户提出特殊要求，但是IP库中却没有，用户就可以通过自定义逻辑来满足要求。

1 SOPC技术的数据采集系统设计总体思路

数据采集系统作为DSP信号处理系统的一部分，整个系统包括放大信号、信号采样、信号滤波、高速处理数字信号、与计算器的数据传输接口相连等若干个部分。其中，放大信号主要是调理输入信号，符合采样要求；信号采样是将模拟信号转化为数字信号；信号滤波主要为了避免产生信号混叠现象；高速处理数字信号是建立在随机共振模型基础上，完善各种计算方法。

在应用Verilog HDL设计技术的基础上，实现自动在FIFO中存储数据以及硬件控制A/D转换，通过DSP系统输出的具体时间来确定采样频率。随着采样数据的增加，直到达到一帧，FIFO就会向DSP发出中断申请信号，由DSP系统将DMA开启，并完成数据的读取过程。在这期间，数据采集不中断，可实现连续性的实时数据采集与处理。在设计SOPC过程中，有些系统的功能可以直接通过IP数据库来完成，但是有时候IP库中的功能不够灵活。为了解决这一问题，就可通过客户的自定义功能来满足逻辑性。

2 系统配置与数据通信

2.1 系统配置

在该系统中，应用了大规模的FPGA嵌入式双NIOSII软核处理器，每个处理器都设定了独立的时钟，确保双核工作时间，同时提供了可以自行控制的独立区域。系统的主控制软件基于C语言设计，部分逻辑模块采取VHDL程序设计。因此，内部模块之间的数据交换具有一定可测试性，且可靠性较高，系统处理效率高。系统的主控器件是FPGA32位嵌入式的CPU系统，系统中各个功能模块在双核处理器的配合下完成工作。在SOPC内核中，CPU分别与外部逻辑单元连接、外设控制接口，负责系统的采集和存储功能。另外，在系统中实现Avalon 和SDRAM的总线相连，兼容实现双核CPU功能，提高系统运行的安全性、可

基于FPGA的SOPC技术

基于FPGA的数字时钟设计 摘要：EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C 语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM 软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,并在FPGA实验板上进行调试和验证。该设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 关键词：数字钟；FPGA；VHDL语言；C语言；SOPC技术；

1、选题背景和研究内容 近年来,随着数字集成电路技术的发展,用以前传统的方法进行芯片或系统设计已不能满足要求, 迫切需要提高设计效率。能大大降低设计难度的VHDL设计方法正在被越来越广泛的采用。VHDL 即超高速集成电路硬件描述语言,诞生于1982 年。1987年底, VHDL被IEEE和美国国防部确认为标准硬件描述语言。此后VHDL 在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。1993年IEEE对VHDL 进行了修订,从更高的抽象层次和系统描述能力上扩展VHDL 的内容,公布了新版本的VHDL，即IEEE标准的1076--1993 版本。现在, VHDL作为IEEE的工业标准硬件描述语言,已成为通用硬件描述语言。 现在电子钟产品可谓百家争鸣，市场上到处可见一些功能齐全的设备，可能基于单片机的比较多，用FPGA设计电子钟可能比较少。因为两个都可以实现同样的功能，而FPGA芯片的价格远比单片机高。出于利润，当然会选择开发成本少的产品。本次设计的目的是为了检验所学的知识（VHDL语言与SOPC技术）同时结合实践巩固知识，由于初涉该领域，相关的知识可能不够全面，实践的经验不够，所以本设计旨在能够实现数字钟的功能，对于各模块设计的优化和性能等方面没有多加考虑。 2、SOPC技术概述 SOPC(System On Programmable Chip)即可编程的片上系统，或者说是基于大规模FPGA的单片系统。SOPC的设计技术是现代计算机辅助设计技术、EDA技术和大规模集成电路技术高度发展的产物。SOPC技术的目标就是试图将尽可能大而完整的电子系统，包括嵌入式处理器系统、接口系统、硬件协处理器或加速系统、DSP系统、数字通信系统、存储电路以及普通数字系统等，在单一FPGA 中实现，使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等多方面实现最优化。SOPC

技术课程设计基于SOPC技术实现数字闹钟

赣南师院 物理与电子信息学院 SOPC技术课程设计报告书 专业班级：09电信本 学生姓名：胡雯莹 学号：090802054 指导教师：管立新 设计时间：2011.12.30 基于SOPC技术实现数字闹钟 一、课题简介 SOPC技术是美国Altrea公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案有多种途径，我们主要用到的是：基于FPGA嵌入IP硬核的SOPC 系统 1．基于FPGA嵌入IP硬核的SOPC系统 即在FPGA中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有ARM

的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗，而降低系统的可靠性。但是如果将ARM或其他知识产权核，以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。 2．基于FPGA嵌入IP软核的SOPC系统 这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。用户可以根据设计的要求，利用相应的EDA工具，对NIOS II及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。 二、数字闹钟的工作原理及设计过程 1、工作原理 数字闹钟组成结构 数字闹钟一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成。 1.1 振荡器 振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。从数字电子钟的精度考虑，振荡频率越高记数精度越高。

sopc开发流程

实验一 一、实验目的 1．掌握用 Quartus II 开发 SOPC 的基本流程。 2．掌握用 SOPC Builder 进行 Nios II CPU 开发的基本流程。 3．掌握整个 Nios II 集成开发环境。 二、实验环境 1．SOPC-NIOSII SOPC 开发平台一套。 2．USB下载电缆一条。 三、实验原理 本实验的目的主要是对 SOPC 有一个基本的认识，了解整个实验过程，并掌握整个 Nios II 集成开发环境的应用。 (1) 在 Quartus II中新建一个工程。 (2) 在 SOPC Builder中根据自己的需要加入各种参数值。 (3) 利用 SOPC Builder 产生 Quartus II 能够识别的文件。 (4) 在(1)中新建的工程中加入(3)中生成的文件。 (5) 加入输入、输出以及双向端口，并根据需要对其命名。 (6) 对(5)中命名的输入、输出核双向端口根据选定的 FPGA 进行引脚分配。 (7) 编译工程。 (8) 下载编辑代码到 FPGA。 (9) 利用 Nios II 新建另一个工程。 (10) 根据(2)中的资源，编写项目需要的代码。 (11) 编译、下载并调试，查看运行结果，直到正确。 (12) 如果需要，将(11)中生成的代码下载到代码 Flash 中。 四、实验内容 为了熟悉 SOPC 的基本开发流程，本实验要完成的任务就是设计一个最简单的系统，系统中包括 Nios II CPU、作为标准输入/输出的 JTAG UART 以及存储执行代码SRAM。通过 SOPC Builder 对系统进行编译，然后通过 Quartus II 对

sopc习题练习

习题练习 一、填空题 1、Altrea公司于21世纪初推出SOPC技术，其SOPC称为___可编程片上系统__________。 2、Altera公司的SOPC集成了_硬核______或软核CPU、DSP、锁相环（PLL）、_存储器 _____、I/O接口及可编程逻辑，SOPC开发工具将软、____硬件___的设计结合起来，为用户提供很好的开发环境。 3、SOPC的设计包括，设计准备（方案论证，系统设计，器件选择）、设计输入（图文、文本、存储器、波形灯TOP-DOWN）、设计编译（分析综合、适配、编程、时序分析）、设计仿真（功能仿真、时序仿真）、器件编程（将设计处理的编程数据文件下载到pld），_硬件测试（在开发系统中对设计的系统进行测试）等设计流程。 4、用FPGA实现DSP并不是指用FPGA来构造一个_DSP____芯片，是直接用__FPGA_______硬件来实现DSP功能。 5、Altera公司的DSP Builder可以帮助开发者完成基于FPGA的DSP设计，自动完成大部分的设计过程和仿真，直至把设计文件下载至___FPGA ______中。 6、DSP Builder将用户设计的DSP模块转换成__硬件_____描述语言（HDL）,最终在FPGA 上实现。二、单项选择题 1、SOPC Builder是Altera公司推出的一种可加快在PLD内实现___1_____嵌入式处理器及其相关接口的设计工具。 （1）Nios II；（2）ARM9；（3）Intel；（4）ARM7。 2、Nios II是一个用户可以自行定制的CPU，用户可以增加新的外设，增加新的指令，分配外设的地址等。Nios II的硬件开发就是由用户定制合适的___4_____。（1）处理器芯片；（2）输入输出设备；（3）HAL及API；（4）CPU和外设。 3、SOPC Builder界面分成三个部分，界面左边是组件选择栏，用树型结构列出了SOPC Builder的组件；右边空白处用于加入用户定制___1_____；下方是提示栏，用于显示SOPC Builder的提示信息和警告错误信息。。 （1）Nios II系统的组件；（2）Cyclone II目标芯片；（3）用户建立的工程组件；（4）Altera公司系列FPGA。 4、HAL系统库可为与硬件通信的程序提供简单的__1______。（1）设备驱动接口；（2）硬件端口；（3）硬件设备描述文件；（4）设备顶层文件。 5、_4___是HAL系统库的基础，它提供了关于Nios Ⅱ系统硬件的软件描述。 （1）System.h文件；（2）NiosⅡIDE； （3）stdio.h；（4）ANSI C。 6、系统标识system ID是SOPC中的一个___1_____。 （1）简单只读组件；（2）IP外围设备； （3）运行程序的ID号；（4）FPGA中的硬件电路。 7、__2___调试方式面向对象，通过直观的软件界面上按钮来完成调试的各种操作。 （1）IDE；（2）SOPC Builder；（3）Quartus II；（4）SDK。 8、通用___1_____ PIO包括输入、输出和双向三态IO。 （1）输入输出端口；（2）可编程接口； （3）外围设备接口；（4）可编程外围设备接口。 9、SOPC Builder允许用户修改已经存在的设计，为其添加新的___4_____。 （1）用户程序；（2）IP组件；（3）Nios II系统的组件（4）设备和功能。 10、Nios II的硬件开发就是由用户定制合适的___4_____。 （1）FPGA器件；（2）FPGA目标芯片；

sopc技术与应用

Sopc技术与应用 SOPC它是用可编程逻辑技术把整个系统放到一块硅片上,来用于嵌入式系统的研究和 电子信息处理.SOPC是一种特殊的嵌入式系统,它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能但它不是简单的SOC,它也是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。 SOPC的特点 SOPC前提是SOC系统,所以SOPC继承着了SOC的各种特点,而且SOPC兼具这PLD和FPGA 的优点，一般概括其特点为: （1）至少包含一个嵌入式处理器内核 （2）具有小容量片内高速RAM资源； （3）丰富的IPCore资源可供选择； （4）足够的片上可编程逻辑资源； （5）处理器调试接口和FPGA编程接口； （6）可能包含部分可编程模拟电路； （7）单芯片、低功耗、微封装。 SOPC的技术内容: SOPC设计技术涵盖了嵌入式系统设计技术的全部内容，除了以处理器和实时多任务操作系统（RTOS）为中心的软件设计技术、以PCB和信号完整性分析为基础的高速电路设计技术以外，SOPC还涉及目前以引起普遍关注的软硬件协同设计技术。由于SOPC的主要逻辑设计是在可编程逻辑器件内部进行，而BGA封装已被广泛应用在微封装领域中，传统的调试设备已很难进行直接测试分析，因此，必将对以仿真技术为基础的软硬件协同设计技术提出更高的要求。同时，新的调试技术也已不断涌现出来，如Xilinx公司的片内逻辑分析ChipScopeILA就是一种价廉物美的片内实时调试工具。 SOPC技术主要应用以下三个方向： （1）基于FPGA嵌入IP硬核的应用。这种SOPC系统是指在FPGA中预先植入处理器。这使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。（2）基于FPGA嵌入IP软核的应用。这种SOPC系统是指在FPGA中植入软核处理器，如：NIOSII核等。用户可以根据设计的要求，利用相应的EDA工具，对NIOSII及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。 （3）基于HardCopy技术的应用。这种SOPC系统是指将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化。把大容量FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品，避开了直接设计ASIC的困难。

SOPC系统设计实例

SOPC系统设计实例 SOPC系统设计实例 (1) 1 SOPC系统设计流程 (1) 2 SOPC 系统设计实例 (2) 1.建立工程 (3) 2.建立顶层设计文件 (10) 3.用SOPC Builder建立一个新的SOPC硬件系统 (12) 4.向系统中添加Nios II处理器 (14) 5.添加片上存储器 (20) 6.添加JTAG UART (22) 7.添加定时器 (24) 8.添加自定义组件七段数码管控制器 (25) 9.自动设置基地址 (34) 10.加入System ID模块 (34) 11.生成系统 (35) 12.例化Nios II处理器 (37) 13.导入引脚分配 (38) 14.编译并下载设计 (40) 15.启动Nios II IDE (41) 16.建立新工程 (41) 17.修改系统库属性 (45) 18.修改代码 (46) 19.编译并运行工程 (48) 1 SOPC系统设计流程 SOPC系统的设计流程如图1所示。设计者首先根据任务要求决定系统需求，然后用SOPC Builder建立自己的SOPC系统，完成这项工作之后，硬件工程师和软件工程师可以开始协同工作。硬件工程师首先建立一个顶层设计文件，将生成的SOPC系统例化，并设置引脚分配，时序要求及其他设计约束，，然后编译硬件设计并将FPGA设计下载到目标板中。在硬件工程师工作的同时，软件工程师可以用Nios II IDE开发应用软件，并在Nios II IDE中使用Nios II 指令仿真器（ISS）运行并调试软件，等硬件工程师把硬件设计下载到目标板中之后，软件工程师将可执行软件下载到目标板上的Nios II 系统中，并在目标板上运行调试软件，如果发现软件设计不满足设计要求，则再改进硬件和软件的设计。

SOPC技术定义

SOPC System-on-a-Programmable-Chip 即可编程片上系统 用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。可编程片上系统（S OPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。 SOPC的特点 SOPC结合了SOC和PLD、FPGA各自的优点，一般具备以下基本特征： 至少包含一个嵌入式处理器内核； 具有小容量片内高速RAM资源； 丰富的IP Core资源可供选择； 足够的片上可编程逻辑资源； 处理器调试接口和FPGA编程接口； 可能包含部分可编程模拟电路； 单芯片、低功耗、微封装。 SOPC的技术内容 SOPC设计技术涵盖了嵌入式系统设计技术的全部内容，除了以处理器和实时多任务操作系统（RTOS）为中心的软件设计技术、以PCB和信号完整性分析为基础的高速电路设计技术以外，SOPC还涉及目前以引起普遍关注的软硬件协同设计技术。由于SOPC的主要逻辑设计是在可编程逻辑器件内部进行，而BGA封装已被广泛应用在微封装领域中，传统的调试设备，如：逻辑分析仪和数字示波器，已很难进行直接测试分析，因此，必将对以仿真技术为基础的软硬件协同设计技术提出更高的要求。同时，新的调试技术也已不断涌现出来，如Xilinx公司的片内逻辑分析仪Chip Sco pe ILA就是一种价廉物美的片内实时调试工具。 SOPC技术主要应用以下三个方向： 1）基于FPGA嵌入IP硬核的应用。这种SOPC系统是指在FPGA中预先植入处理器。这使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。 2）基于FPGA嵌入IP软核的应用。这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。用户可以根据设计的要求，利用相应的EDA工具，对N IOS II及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。 3）基于HardCopy技术的应用。这种SOPC系统是指将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化。把大容量FPGA的灵活性和AS IC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品，避开了直接设计ASIC的困难。 现在市场上Altera公司支持SOPC的FPGA芯片有：

SOPC整理

SOPC复习 考试题型：填空：30*1 判断：10*2 名词解释：5*4 问答题：10*3 第一章：概述 1.什么是嵌入式系统？ 嵌入式系统是指嵌入到对象体系中的专用计算机系统，包括硬件和软件两大部分。硬件包括处理器、存储器、输入输出接口和外部设备等，软件包括系统软件和应用软件。 2.实现嵌入式系统目前有几种途径？ 构成SOPC的三种方案：1.基于FPGA嵌入IP硬核的SOPC系统 2.基于FPGA嵌入IP软核的SOPC系统 3.基于HardCopy技术的SOPC系统 3.描述SOPC技术对现代数字系统设计提供什么技术和途径？与上学期学的PLD有什么联系和区别？ SOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。 技术：基于PLD可重构SOC的设计技术。 联系与区别：SOPC是PLD与SOC技术融合的结果。PLD不是嵌入式，没有CPU，只能作为硬件系统。 4.SOPC用到的硬件描述语言有哪些？ AHDL、VHDL、Verilog HDL描述语言 5.支持SOPC有哪几种芯片（FPGA）？ Altera支持SOPC的FPGA：Cyclone 系列、Cyclone II 系列、Stratix 系列、Stratix II 系列 6.名词解释。 IC:是半导体元件产品的统称,包括:集成电路、三极管、特殊电子元件。 ASIC：专用IC。是指为特定的用户、某种专门或特别的用途而设计的芯片组 SOC:片上系统。随IC设计与工艺的提高，使原先由许多IC组成的电子系统可集成到一个芯片上，构成SOC。 SOPC:（System On Programmable Chip）可编程的片上系统。是Altera公司提出来的一种灵活、高效的SOC解决方案。 EDA：电子设计自动化。 IP：（intellectual Property）是知识产权的简称。基于SOPC的设计在很大程度上依赖于集成电路IP。 1、软核（Soft IP Core）完成行为描述。 2、固核（Firm IP Core）完成结构描述。 3、硬核（Hard IP Core）完成物理描述并通过工艺验证。

SOPC技术现状前景及理解

宁波工程学院 实验题目SOPC技术现状前景及理解学院名称：电子与信息工程学院 专业：电信102 嵌入式方向学生姓名：石子良10401180227 指导教师：郑德春

SOPC(System On Programmable Chip)即可编程的片上系统，或者说是基于大规模FPGA的单片系统。SOPC的设计技术是现代计算机辅助设计技术、EDA技术和大规模集成电路技术高度发展的产物。SOPC技术是将尽可能大而完整的电子系统，包括嵌入式处理器系统、接口系统、硬件协处理器或加速系统、DSP系统、数字通信系统、存储电路以及普通数字系统等，在单一FPGA中嵌入实现。大量采用IP复用、软硬件协同设计、自顶向下和自底向上混合设计的方法，边设计、边调试、边验证……原本需要写上几千行的VHDL代码的功能模块，通过嵌入IP核后，只需几十行C代码即可实现。因此，可以使得整个设计在规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等多方面实现最优化。 传统的设计技术已经很难满足系统化、网络化、高速度、低功耗、多媒体等实际需求，SOPC（片上可编程系统）可将处理器、存储器、外设接口和多层次用户电路等系统设计需要的功能模块集成到一块芯片上，因其灵活、高效、设计可重用特性，已经成为集成电路未来的发展方向，广泛应用到汽车、军事、航空航天、广播、测试和测量、消费类电子、无线通信、医疗、有线通信等领域。 SOPC技术是一门全新的综合性电子设计技术，涉及面广。因此在知识构成上对于新时代嵌入式创新人才有更高的要求，除了必须了解基本的EDA软件、硬件描述语言和FPGA器件相关知识外，还必须熟悉计算机组成与接口、汇编语言或C语言、DSP算法、数字通信、嵌入式系统开发、片上系统构建与测试等知识。显然，知识面的拓宽必然推动电子信息及工程类各学科分支与相应的课程类别间的融合，而这种融合必将有助于学生的设计理念的培养和创新思维的升华。 SOPC 是一种灵活、高效的SoC解决方案。它将处理器、存储器、I/O口、LVDS等系统需要的功能模块集成到一个PLD器件上，构成一个可编程的片上系统。它是PLD与SOC技术融合的结果。由于它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件可编程的功能。这种基于PLD 可重构 SoC的设计技术不仅保持了SoC以系统为中心、基于IP模块多层次、高度复用的特点,而且具有设计周期短、风险投资小和设计成本低的优势。相对ASIC 定制技术来说 , FPGA是一种通用器件, 通过设计软件的综合、分析、裁减，可灵活地重构所需要的嵌入式系统。 SOPC设计技术涵盖了嵌入式系统设计技术的全部内容，除了以处理器和实时多任务操作系统（RTOS）为中心的软件设计技术、以PCB和信号完整性分析为基础的高速电路设计技术以外，SOPC还涉及目前以引起普遍关注的软硬件协同设计技术。由于SOPC的主要逻辑设计是在可编程逻辑器件内部进行，而BGA封装已被广泛应用在微封装领域中，传统的调试设备已很难进行直接测试分析，因此，必将对以仿真技术为基础的软硬件协同设计技术提出更高的要求。同时，新的调试技术也已不断涌现出来，如Xilinx 公司的片内逻辑分析ChipScopeILA就是一种价廉物美的片内实时调试工具。 SOPC技术主要应用以下三个方向： （1）基于FPGA嵌入IP硬核的应用。这种SOPC系统是指在FPGA中预先植入处理器。这使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。 （2）基于FPGA嵌入IP软核的应用。这种SOPC系统是指在FPGA中植入软核处理器，如：NIOSII核等。用户可以根据设计的要求，利用相应的EDA工具，对

SOPC技术在图像处理中的应用与展望_崔明

SOPC技术在图像处理中的应用与展望 崔　明,莫立东,王　滨,张文明 (沈阳大学机械工程学院,辽宁沈阳110044) 摘　要:SOPC技术在硬件上对图像进行实时处理是图像处理技术新的发展方向,FPGA是运用SOPC技术进行图像处理的核心器件,本文介绍了SOPC技术及常用图像处理算法的原理和特点,将传统DSP图像处理技术与嵌入NiosII软核处理器的FPGA芯片实现图像处理技术进行了比较,得出运用FP-GA能够提高图像处理的速度和工作频率,并对SOPC技术在图像处理中的应用现状进行了分析,指出应用SOPC技术进行图像实时处理和解决当前图像处理领域存在的问题有着重要意义,SOPC技术将引领图像处理技术向更高、更广泛的方向发展。 关键词:SOPC技术;图像处理;FPGA;DSP;NiosII软核处理器 中图分类号:TP317.4 文献标志码:A The Application and Prospects of S OPC Technology in Image-processing CU I M ing,M O Lido ng,W A NG Bin,Z H AN G Wenming (College o f M echanical Enginee ring,She ny ang U niver sity,Shenyang110044,China) A bstract:T he realtime image pro cessing by SO PC technolog y on the hardwa re is the new direction o f the image-pro cess-ing techno log y,and F PGA is the core device of the image-pro cessing based o n SO PC techno lo gy.T his paper intro duces the principles and cha racteristics of SO PC technolog y and co mmonly image-processing alg o rithm.By co mpa ring the traditio nal DSP image-processing techno log y w ith FPG A chip image-pr ocessing technology embedding w ith the N io sII so ft-core pro ces-so r,w e can g et a conclusion that the usage o f the SO PC techno log y can increase the speed and w o rking fr eque ncy o f imag e-processing.T he applica tion status of SO PC techno log y used in imag e-processing is analyzed.It is prov ed that the application of SO PC technolog y is of g reat sig nificance on realtime imag e pro cessing and so lving the cur rent pro blems in the imag e-pr o-cessing area.Finally,the SOP C technology will lead imag e-processing to a higher and br oade r zo ne. Key words:SO PC techno lo gy,Imag e-pr ocessing,F PG A,DSP,NiosII sof t-co re processor 图像处理通常是由软件来完成的,但是随着新技术的发展,使用SOPC技术在硬件上对实时图像进行处理,将图像处理算法固化在FPGA芯片上,并在其中嵌入NiosII软核处理器,可以加快图像处理的速度,满足图像实时处理的需要。FPGA就是硬件处理实时图像数据的理想选择,基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。使用FPGA硬件处理图像数据不仅能够获得很好的处理效果,达到较高的工作频率,处理速度也远远高于软件处理图像法,可满足实时图像处理的要求。通常图像处理系统由图像采集模块、图像处理模块和图像显示模块组成,整个系统要完成的功能,既有大运算量的算法运算工作,又有运算和控制较复杂外部接口的通信和图像高级处理等,这就要求系统设计要合理地划分,充分发挥硬件处理的快速和软件控制灵活的特点。SOPC技术支持软硬件协同设计,所以,对于人机接口、系统管理及常规操作等适合用软件实现,对于图像数据的处理、简单而数量巨大的运算等适合用硬件来实现。图像处理系统的功能划分为:视频采集控制、图像预处理由硬件FPGA电路模块实现;视频显示控制由NiosII软核CPU来实现;更高级、复杂的图像处理由NiosII软核CPU结合定制指令和外围电路等方法来实现,以提高图像处理系统的处理速度。 1　SOPC技术概述 SOPC(Sy stem on a Prog rammable Chip)是一种灵活、高效的SOC技术与电子设计自动化技术(EDA)相结合的一种全新的嵌入式系统设计技术。它具有双重含义:首先它是片上系统(SOC),由单个芯片完成整个系统的主要逻辑功能;其次它是可编程系统,具有灵活的设计方式,可裁减、可扩充、可升级,并且可进行软硬件协同设计。SOPC技术可将信号采集、转换、处理、存储、I/O接口等功能都集成在1个芯片上,运用该技术在FPGA芯片上配置Nio sII软核处理器和相关的接口模块来实现系统的主要硬件电路。FPGA是运用SOPC技术进行图像处理的核心器件,许多外围功能器件的接口都不需要单独的接口芯片来完成,用FPGA就可以实现。Nio sII处理器是A ltera公司第2代用户可配置的通用32位RISC软核微处理器,是A ltera公司特有的基于通用FPGA架构的CPU内核,Nio sII的价 · 34 ·《新技术新工艺》·数字技术与机械加工工艺装备　2009年　第6期

第1章 SOPC技术概述 SOPC技术与应用

第1节电子系统设计的发展趋势 (1) 电子系统设计的发展主要受以下两个技术的推动： 微电子技术——使得硅片单位面积上集成的晶体管数目越来越多。 计算机技术——软硬件技术的发展推动EDA技术的发展。 (2) 集成电路设计都是从器件的物理版图设计入手 EDA技术发展的推动 (3) 出现集成电路单元库，集成电路设计进入逻辑级，极大地推动IC产业的发展。 电子系统是IC之间通过PCB板等技术进行互联来构成的。PCB板上IC 芯片之间连线的延时、PCB板的可靠性、PCB板的尺寸等因素，会对系统的整体性能造成很大的限制。 由IC互联构成的嵌入式系统设计 (4) IC互联构成的系统 (设计和工艺EDA技术 ) SOC——片上系统 SOC是指将一个完整产品的功能集成在一个芯片上或芯片组上。 SOC 从系统的整体角度出发，以IP (Intellectual property)核为基础，以硬件描述语言作为系统功能和结构的描述手段，借助于以计算机为平台的EDA工具进行开发。由于SOC设计能够综合、全盘考虑整个系统的情况，因而可以实现更高的系统性能。SOC的出现是电子系统设计领域内的一场革命，其影响将是深远和广泛的。 由SOC构成嵌入式系统设计:

第2节基本概念 IC：集成电路。 ASIC：专用集成电路。 通用集成电路：FPGA、CPLD等。 SOC：属于专用集成电路。 （1）SOC： 它是指将一个完整产品的各功能集成在一个芯片中，可以包括有CPU、存储器、硬件加速单元（AV处理器、DSP、浮点协处理器等）、通用 I/O（GPIO）、UART接口和模数混合电路（放大器、比较器、A/D、D/A、射频电路、锁相环等），甚至延伸到传感器、微机电和微光电单元。（如果把CPU看成是大脑，则SOC 就是包括大脑、心脏、眼睛和手的系统。） SOC系统的构建一个重要特性： 使用可重用的IP来构建系统。可以缩短产品的开发周期，降低开发的复杂度。可重复利用的IP包括元件库、宏及特殊的专用IP等，如通信接口IP、输入输出接口IP；各家开发商开发的微处理器IP，如ARM公司的RISC架构的ARM核。SOC嵌入式系统就是微处理器的IP再加上一些外围IP整合而成的。 SOC 以嵌入式系统为核心，集软、硬件于一体，并追求最高的集成度，是电子系统设计追求的必然趋势和最终目标，是现代电子系统设计的最佳方案。SOC是一种系统集成芯片，其系统功能可以完全由硬件完成，也可以由硬件和软件协同完成。目前的SOC主要指后者。 SOC存在的问题： SoC初衷很好，但现实中却缺乏好的解决方案。由于是基于ASIC实现SoC系统，设计周期长、费用高昂、成功率不高而且产品不能修改显得系统的灵活性差，往往使得学术科研机构、中小企业难以承受。但是SoC以系统为中心、

SOPC原理及应用

中国海洋大学本科生课程大纲 课程属性：公共基础/通识教育/学科基础/专业知识/工作技能，课程性质：必修、选修 一、课程介绍 1.课程描述（中英文）： SOPC原理及应用是一门工作技能教育层面的专业选修课，是与ARM原理及应用、DSP原理及应用相并列的嵌入式技术课程之一，是专业特色课程。该课程与数字电子技术基础、C语言程序设计、数字逻辑与FPGA、嵌入式原理及接口技术、测控系统高级设计、海洋观测仪器、计算机控制技术、工业控制网络技术等课程有着较强的联系。通过本课程的学习，学生可以熟悉和掌握系统的基于SOPC技术的嵌入式系统硬件设计方法、基于μC/OS-II操作系统的嵌入式系统软件设计方法。 本课程主要内容包括硬件描述语言VHDL、SOPC的硬件开发环境及硬件开发流程、NIOSⅡ处理器体系结构、Avalon总线规范、SOPC的软件设计流程和方法、NIOS Ⅱ常用外设编程、NIOSⅡ系统高级开发技术等内容。 Principles and applications of SOPC is a professional course of work skill education. It is one of the embedded technology courses paralleled with ARM principle and application, DSP Principle and application. It is a characteristic professional course. The course is closely related to the basic digital electronic technology, C program design, digital logic and FPGA, microprocessor principle and interface technology, advanced design of measurement and - 6 -

SOPC开发流程和开发实例

第1节SOPC开发流程和开发工具 SOPC设计包括硬件和软件两部分。 硬件设计：主要基于Quartus II和SOPC Builder。软件设计：基于Nios II IDE。 流程见图解析：

分析系统需求:在进行SOPC开发之前，首先必须确定系统的需求，如应用系统需求的计算性能、需要的带宽和吞吐量、需求的接口类型以及是否需求多线程的软件等。 建立Quartus II工程:每个开发过程开始时都应建立一个工程，Quartus II是以工程的方式对设计过程进行管理。在工程中建立顶层模块文件.bdf相当于传统电路设计中的电路板（PCB）。 定义和生成系统:在SOPC Builder中添加需要的功能模块（Nios II及其标准外设模块），完成后生成一个系统模块。 定制指令&定制外设逻辑:如果需要，用户可以定制指令和外设逻辑。(可参考第8章) 自定义的功能模块:当设计中现有模块不能满足设计要求时，可设计自己的功能模块。并在顶层模块中使用； 集成SOPC生成的系统到Quartus II工程 :在顶层模块中，分别将SOPC Builder 生成的系统模块、LPM功能模块以及用户自定义功能模块添加到顶层模块中; 连接各功能模块:然后将各个功能模块用连线连起来组成系统功能原理图。Altera的LPM模块 :在Quartus II软件中包含了大量的Altera公司提供的LPM 功能模块，相当与传统设计中除处理器以外的逻辑芯片(如74系列)； 选择FPGA型号并进行管脚分配：为系统功能原理图选择芯片载体并为各个输入输出信号分配芯片的管脚； 进行编译选项设置：设置编译选项，从而让编译器按照用户设定来进行编译；编译硬件系统生成配置文件sof：编译系统生成硬件系统的配置文件*.sof和*.pof。编译系统是一个非常复杂的过程，包括优化逻辑的组合、综合逻辑、适配FPGA、布线以及时序分析等步骤。 下载配置文件到FPGA器件：将配置文件.sof下载到FPGA，将可执行文件.elf 下载到RAM。 设置软件运行硬件环境属性：设置好软件运行的硬件环境属性后，便可进行编译、链接和调试、运行程序。 编译软件：对用户程序进行编译，生成可执行文件*.elf。 ISS运行/调试：接下来在IDE的指令集仿真器(ISS)上仿真软件和运行/调试软件。 在目标板上运行/调试软件：在目标板上反复调试软件。 使用IDE编程工具烧写配置文件和软件代码：最后利用IDE的编程工具将配置文件烧写到FPGA的配置芯片或Flash，将可执行文件*.elf编程到Flash中。 （1）硬件开发 用SOPC Builder软件从NiosII处理器内核和NiosII开发套件提供的外设列表中选取合适的CPU、存储器以及各外围器件,并定制和配置它们的功能；分配外设地址及中断号；设定复位地址；用户也可以添加用户自身定制指令逻辑到NiosII内核以加速CPU性能；添加用户自己设计的IP模块。编译Quartus II工程，对HDL文件进行布局布线，从HDL源文件综合生成一个适合目标器件网表，生成FPGA配置文件(.sof)；

第3章 SOPC开发流程及Quartus II的使用 SOPC技术与应用

SOPC设计包括硬件和软件两部分。硬件设计：主要基于Quartus II和SOPC Builder，软件设计：基于Nios II IDE。本章详细讲述了相关内容。 第1章SOPC开发流程和开发工具 SOPC设计包括硬件和软件两部分。 硬件设计：主要基于Quartus II和SOPC Builder。 软件设计：基于Nios II IDE。

流程见图解析： 分析系统需求:在进行SOPC开发之前，首先必须确定系统的需求，如应用系统需求的计算性能、需要的带宽和吞吐量、需求的接口类型以及是否需求多线程的软件等。 建立Quartus II工程:每个开发过程开始时都应建立一个工程，Quartus II是以工程的方式对设计过程进行管理。在工程中建立顶层模块文件.bdf相当于传统电路设计中的电路板（PCB）。

定义和生成系统:在SOPC Builder中添加需要的功能模块（Nios II及其标准外设模块），完成后生成一个系统模块。 定制指令&定制外设逻辑:如果需要，用户可以定制指令和外设逻辑。(可参考第8章) 自定义的功能模块:当设计中现有模块不能满足设计要求时，可设计自己的功能模块。并在顶层模块中使用； 集成SOPC生成的系统到Quartus II工程 :在顶层模块中，分别将SOPC Builder 生成的系统模块、LPM功能模块以及用户自定义功能模块添加到顶层模块中; 连接各功能模块:然后将各个功能模块用连线连起来组成系统功能原理图。Altera的LPM模块 :在Quartus II软件中包含了大量的Altera公司提供的LPM 功能模块，相当与传统设计中除处理器以外的逻辑芯片(如74系列)； 选择FPGA型号并进行管脚分配：为系统功能原理图选择芯片载体并为各个输入输出信号分配芯片的管脚； 进行编译选项设置：设置编译选项，从而让编译器按照用户设定来进行编译；编译硬件系统生成配置文件sof：编译系统生成硬件系统的配置文件*.sof和*.pof。编译系统是一个非常复杂的过程，包括优化逻辑的组合、综合逻辑、适配FPGA、布线以及时序分析等步骤。 下载配置文件到FPGA器件：将配置文件.sof下载到FPGA，将可执行文件.elf 下载到RAM。 设置软件运行硬件环境属性：设置好软件运行的硬件环境属性后，便可进行编译、链接和调试、运行程序。 编译软件：对用户程序进行编译，生成可执行文件*.elf。 ISS运行/调试：接下来在IDE的指令集仿真器(ISS)上仿真软件和运行/调试软件。 在目标板上运行/调试软件：在目标板上反复调试软件。 使用IDE编程工具烧写配置文件和软件代码：最后利用IDE的编程工具将配置文件烧写到FPGA的配置芯片或Flash，将可执行文件*.elf编程到Flash中。 （1）硬件开发 用SOPC Builder软件从NiosII处理器内核和NiosII开发套件提供的外设列表中选取合适的CPU、存储器以及各外围器件,并定制和配置它们的功能；分配外设地址及中断号；设定复位地址；用户也可以添加用户自身定制指令逻辑到NiosII内核以加速CPU性能；添加用户自己设计的IP模块。编译Quartus II工程，对HDL文件进行布局布线，从HDL源文件综合生成一个适合目标器件网表，生成FPGA配置文件(.sof)； 用下载电缆(如 ByteBlaster II),将配置文件下载到目标板上。硬件校验完成后，可将新的硬件配置文件下载到目标板上的非易失存储器(如EPCS器件)。

sopc心得

通过一个学期的学习，根据老师在课上的耐心讲解和实验课上认真的做实验以及自己在课下认真阅读教材《SOPC技术与应用》，让我对SOPC技术有了很好的了解及掌握。首先，通过对这门课程相关理论的学习，我掌握了SOPC的一些基本的的知识，SOPC是将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统，现今SOPC 可以认为是基于FPGA解决方案的SOC。与ASIC的SOC解决方案相比，SOPC 系统及其开发技术具有更多的特色，构成SOPC的方案也有多种途径。来用于嵌入式系统的研究和电子信息处理.SOPC是一种特殊的嵌入式系统,它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能但它不是简单的SOC,它也是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。其次，通过对课程的实验的学习，我对SOPC的学习和理解有了更深刻的认识和体会。通过实验，我激发了SOPC学习的兴趣，也对这门课程有了更深的理解， SOPC结合了SOC和PLD、FPGA各自的优点，具有至少包含一个嵌入式处理器内核；具有小容量片内高速RAM资源；丰富的IP Core资源可供选择；足够的片上可编程逻辑资源；处理器调试接口和FPGA编程接口；可能包含部分可编程模拟电路单芯片、低功耗、微封装等这些优点。 通过学习我知道并掌握了构成SOPC的三种方案 1.基于FPGA嵌入IP硬核的SOPC系统 该方案是指在FPGA中预先植入处理器。最常用的是含有ARM32位知识产权处理器核的器件。为了到达通用性，必须为常规的嵌入式处理器集成诸多通用和专用的接口，但增加了成本和功耗。如果将ARM或其它处理器核以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源，按照系统功能需求来添加接口功能模块，既能实现目标系统功能，又能降低系统的成本和功耗。这样就能使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。 IP硬核直接植入FPGA存在着以下不足： IP硬核多来自第三方公司，FPGA厂商无法控制费用，从而导致FPGA器件价格相对偏高。IP硬核预先植入，使用者无法根据实际需要改变处理器结构。更不能嵌入硬件加速模块(DSP)。无法根据实际设计需要在同一FPGA中集成多个处理器。无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本。只能在特定的FPGA中使用硬核嵌入式处理器。 2基于FPGA嵌入IP软核的SOPC系统 目前最有代表性的软核处理器分别是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。特别是Nios II核，能很好的解决上述五方面的问题。 Altera的Nios II核是用户可随意配置核构建的32位嵌入式处理器IP核，采用Avalon 总线结构通信接口；包含由FS2开发的基于JTAG的片内设备内核。 在费用方面，由于Nios II是由Alter公司直接提供而非第三方厂商产品，故用户通常无需支付知识产权费用，Nios II的使用费用仅仅是其瞻仰的FPGA逻辑资源的费用。3.基于HardCopy技术的SOPC系统 HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC 系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。ASIC(SOC)开发中难于克服的问题包括：开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。利用HardCopy技术设计ASIC，开发软件费用少，SOC级规模的设计周期不超过20周，转化的ASIC与用