西电电院EDA实验报告

EDA实验报告

老师：明磊

：

同作者：

学号：

学院：电子工程学院

S. . . . . ..

实验一：QUARTUS II 软件使用及组合电路设计

仿真

一、实验目的：

学习QUARTUS II 软件的使用，掌握软件工程的建立、VHDL源文件的设计和波形仿真等基本容；

二、实验容：

1.四选一多路选择器的设计

首先利用QuartusⅡ完成4选1多路选择器的文本编辑输入(mux41a.vhd)和仿真测试等步骤，给出仿真波形。

1.、功能及原理

原理：数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。

功能：当选择控制端s10=00时，输出；s10=01时，输出；s10=10时，输出；s10=11时，输出。

2.、逻辑器件符号

3.、VHDL语言

S. . . . . ..

S. . . . . ..

4.

、波形仿真

5.、仿真分析

由波形可知：当s10=00时，y 的波形与a 相同； 当s10=01时，y 的波形与b 相同； 当s10=10时，y 的波形与c 相同； 当s10=11时，y 的波形与d 相同； 与所要实现的功能相符，源程序正确。

2.七段译码器程序设计仿真

1.、功能及原理

7段数码是纯组合电路，通常的小规模专用IC ，如74或4000系列的器件只

能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。实验中的数码管为共阳极，接有低电平的段发亮。例如当LED7S输出为"0010010" 时，数码管的7个段：g、f、e、d、c、b、a分别接0、0、1、0、0、1、0，于是数码管显示“5”。

2.、逻辑器件符号

3.、VHDL语言

S. . . . . ..

4.、波形仿真

5.、仿真分析

由仿真波形可以直观看到，当A=“0000”时，led7s=1000000，数码管显示为0；A=“0001”时，led7s=1111001，数码管显示为1；....依此可验证波形仿真结果完全符合预期，源程序正确。

三.实验心得

在第一次上机实验中，我们通过对EDA设计软件QuartusⅡ使用，初步学会了它的使用方法。在实验中我们编写程序，编译，进行时序仿真以验证程序对错等。在完成VHDL的编辑以后，进行编译，结果出现了很多错误，在细心的检查之下，最终将VHDL描述修改成功并且通过了编译，在编译过程中我了解到很多在书本上没有理解的知识。总的来说，通过上机实验，我激发了对EDA 学习的兴趣，也对这门课程有了更深的理解，对EDA设计软件QuarterⅡ的使用也更加熟练。

S. . . . . ..

实验二计数器设计与显示

一、实验目的

（1）、熟悉利用QUARTUS II中的原理图输入法设计组合电路，掌握层次化设计的方法;

（2）、学习计数器设计、多层次设计方法和总线数据输入方式的仿真，并进行电路板下载演示验证。

二、实验容

1、完成计数器设计（4位二进制加减可控计数器）

（1）、功能及原理

含有异步清零和计数使能的4位二进制加减可控计数器：

清零端reset：低电平有效，异步清零，即reset=0时，无论时钟处于什么状态，输出立即置零。

使能端enable：高电平有效，即enable=1时，计数器开始计数；enable=0时，计数器停止计数。

加减控制端updown：当updown=0时，为减法计数器；当updown=1时，为加法计数器。

2.、逻辑器件符号

3.、VHDL语言

S. . . . . ..

S. . . . . ..

4.、波形仿真

updown=1时，为加法计数：

S. . . . . ..

updown=0时，为减法计数：

5.、仿真分析

由以上两个波形很容易看出，enable=1时，计数器开始计数；reset=0时，计数器置零；updown=0时，减法计数；updown=1时，加法计数；co 为进位端。符合设计初衷。

2、50M 分频器的设计

（1）、功能及原理

50M 分频器的作用主要是控制后面的数码管显示的快慢。即一个模为50M 的计数器，由时钟控制，分频器的基本原理与上述计数器基本相同。分频器的进位端co 用来控制加减计数器的时钟，将两个器件连接起来。 （2

）、逻辑器件符号

（3）、VHDL 语言

西电数据挖掘大作业k-means和k-medoids

题 目： 数据挖掘 学 院： 电子工程学院 专 业： 智能科学和技术 学生姓名： ** 学 号： 02115*** k -means 实验报告 一、 waveform 数据 1、 算法描述 1. 从数据集{X n }n?1N 中任意选取k 个赋给初始的聚类中心c 1, c 2, …,

c k； 2.对数据集中的每个样本点x i，计算其和各个聚类中心c j的欧氏 距离并获取其类别标号： label(i)=arg min ||x i?c j||2,i=1,…,N,j=1,…,k 3.按下式重新计算k个聚类中心； c j=∑x j s:label(s)=j j ,j=1,2,…k 重复步骤2和步骤3，直到达到最大迭代次数为止2、实验结果 二、图像处理 1、算法描述 同上； 2、实验结果

代码： k_means: %%%%%%%%%K_means%%%%%%%% %%%%%%%%%函数说明%%%%%%%% %输入: % sample——样本集； % k ——聚类数目； %输出： % y ——类标(从0开始) % cnew ——聚类中心 % n ——迭代次数 function [y cnew n]=k_means(sample,k) [N V]=size(sample); %N为样本的个数 K为样本的维数 y=zeros(N,1); %记录样本类标 dist=zeros(1,k); rand_num=randperm(N); cnew=(sample(rand_num(1,1:k),:));%随机初始化聚类中心cold=zeros(k,V); n=0;

数字电子钟课程设计实验报告

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

西电《软件技术基础》上机大作业答案解析

说明 每个实验题目含有一个main函数和一些函数，与实验题目相关的基本运算的函数定义和main函数定义的代码在附录以及对应的文件夹中给出，供上机实验参考使用。对于每个题目，只需要根据题目要求设计算法，补充函数定义，然后对程序进行编译、调试。

实验一线性表 一、实验目的 1．熟悉线性表的顺序和链式存储结构 2．掌握线性表的基本运算 3．能够利用线性表的基本运算完成线性表应用的运算 二、实验内容 1．设有一个线性表E={e1, e2, … , e n-1, e n}，设计一个算法，将线性表逆置，即使元素排列次序颠倒过来，成为逆线性表E’={ e n , e n-1 , … , e2 , e1 }，要求逆线性表占用原线性表空间，并且用顺序表和单链表两种方法表示，分别用两个程序来完成。（文件夹：顺序表逆置、单链表逆置） 2．已知由不具有头结点的单链表表示的线性表中，含有三类字符的数据元素（字母、数字和其他字符），试编写算法构造三个以循环链表表示的线性表，使每个表中只含有同一类的字符，且利用原表中的结点空间，头结点可另辟空间。（文件夹：分解单链表） 实验二栈和队列 一、实验目的 1．熟悉栈和队列的顺序和链式存储结构 2．掌握栈和队列的基本运算 3．能够利用栈和队列的基本运算完成栈和队列应用的运算 二、实验内容 1．设单链表中存放有n个字符，试编写算法，判断该字符串是否有中心对称的关系，例如xyzzyx是中心对称的字符串。（提示：将单链表中的一半字符先依次进栈，然后依次出栈与单链表中的另一半字符进行比较。）（文件夹：判字符串中心对称） 2．假设以数组sequ[m]存放循环队列的元素，同时设变量rear和quelen 分别指示循环队列中队尾元素的位置和内含元素的个数。编写实现该循环队列的入队和出队操作的算法。 提示：队空的条件：sq->quelen==0；队满的条件：sq->quelen==m。（文件夹：循环队列）实验三串 一、实验目的 1．熟悉串的顺序存储结构 2．掌握串的基本运算及应用 二、实验内容 1．串采用顺序存储结构，编写朴素模式匹配算法，查找在串中是否存在给定的子串。（文件夹：模式匹配） 2．若S是一个采用顺序结构存储的串，利用C的库函数strlen和strcpy（或strncpy）编写

EDA设计II实验报告——多功能数字钟

『EDA设计II』 课程实验报告 姓名 学号 学院 指导教师 时间 2011年 05月

多功能数字钟 摘要：本实验利用Quartus II软件设计多功能数字钟并下载到Smart SOPC实验系统，实现校分、校时、清零、保持和整点报时等多种基本功能，以及闹钟等附加功能。本实验首先通过Quartus II 软件对各模块进行原理图设计，并进行仿真调试，最后下载至实验平台验证其功能。 关键词：多功能数字钟Quartus II软件仿真封装校分校时清零保持整点报时闹钟 Abstract：The experiment is to design a multi-purpose digital clock by Quartus II and then download to the test system of Smart SOPC. It can realize many functions such as minute adjusting, hour adjusting, resetting, keeping and reporting time on integral hour. Apart from this, it can also be used as a alarm clock. First of all, we design the schematic diagram of every part. In addition, we simulate through Quartus II. At last, we download it to the tests platform and test the function. Key words：multi-purpose digital clock Quartus II simulate seal minute- adjusting hour adjusting resetting keeping reporting time on integral hour alarm clock

SQL数据库期末大作业

学校:北京联合大学 系别:信息管理系 姓名：孙超 学号：2013110444006 《餐饮业信息管理系统的开发》 1、本项目的需求分析 随着今年来中国餐饮行业的日益火爆，在强烈的行业竞争中，一个高效的餐饮信息管理系统的应用，无疑是至关重要的。高效，便捷的管理系统，不仅仅极大的方便了食客的就餐，同时对于餐饮公司的各项信息管理有着很大的帮助，同时，我们的餐饮信息管理系统还能帮助餐厅降低错误率，扩大营业范围，增加知名度等。 为了使得系统在操作的过程中，更加便捷，具有针对性，本次系统设计主要分为：员工登陆操作信息系统，以及店主操作管理信息系统。不同的设计从而达到不同的功能，实现信息的有效传达与管理。 第一：在员工使用本餐饮信息管理系统应可以实现以下功能： 1.添加修改查询客户会员信息(修改客户信息需客户确认) 2.查询菜单 3.添加查询预定信息，为老顾客打折 4.客户可以在自己的会员账户里充值 5.顾客可以用现金买单也可以从会员账户里扣取 第二：管理员使用本餐饮信息管理系统应可以实现以下功能： 1.添加修改查询客户会员信息(修改客户信息需客户确认) 2.添加修改查询菜单信息，最好能看到菜品图片 3.添加查询预定信息，为老顾客打折 4.客户可以在自己的会员账户里充值 5.顾客可以用现金买单也可以从会员账户里扣取 6.设定具体的打折方法 7.添加职员信息，权限也可以定为管理员。 8.可以查询使用者的现金收款金额。 二、餐饮业管理数据库管理系统的E-R模型（概念结构设计） 1.用户（员工）的信息：

编号、密码、类型、姓名、电话、收款金额 2.客户信息： 用户编号、客户编号、姓名、电话、密码、开卡时间、卡内余额 3.食谱： 类型、名称、价格、配料、照片 4.预定： 用户编号、日期、预定时间、客户姓名、类型、预定食谱、桌号5桌台管理： 桌号、使用情况、 6.点餐管理： 用户编号、类型、菜品、数量、价格、照片 7.盈利管理： 日期、日支出金额、店内收入、外卖收入、盈利额度 各对象之间的联系图： 用户E-R图 主要存储一些用户信息，如用户的账号、密码和类型地点等等，主要用于用户登录，添加客户和添加预定时会使用到用户信息。

eda数字时钟实验报告

EDA数字时钟电工电子实习 实验报告 姓名 班级 学号20

一、实验目的： 1、掌握多位计数器相连的设计方法。 2、掌握十进制、六十进制和二十四进制计数器的设计方法。 3、巩固数码管的驱动原理及编程方法。 4、掌握CPLD技术的层次化设计方法。 二、实验要求： 基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。 扩展要求：具有整点报时功能。 三、实验原理： 计数时钟由模60秒计数器、模60分计数器、模24小时计数器、蜂鸣器（用于整点报时）、分/时设定模块、输出显示模块构成，秒计数模块的进位输出为分钟计数模块的进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。 74163功能简介：

图1 图2 由图1可知，74163的脉冲上升沿的时候工作。 四、实验过程

1.模60计数器（如图3） 图3 由74163实现计数功能，第一片74163实现10进制，即做0-9的循环，9即二进制的1001，化简可得当q[0]与q[3]同时为1的时候进行清零。第二片74163实现6进制，即做0-5的循环，5即二进制的111，化简可得当q[4]与q[6]同时为1的时候进行清零，同时第一片74163的进位端作为第二片的脉冲端。这样就可实现60进制。60进制计数器用于秒计数器和分计数器，秒个位的进位端作为秒十位的脉冲端秒十位的进位端作为分个位的脉冲端，分个位的进位端作为分十位的脉冲端。 2.模24计数器（如图4） 图4 分十位的进位端作为时个位的脉冲端，时个位的进位端作为时十位的脉冲端。因为24进制的特殊性，当十位是0和1的时候，个位做十进制循环，即0-9，9的二进制为1001；当十位是2的时候，个位做0-3的循环。而十位做0-2的循环。2的二进制为0010,3的二进制为0011。所以第一片74163不仅要在q[14]与q[17]同时为1的时候清零，还要在第二片74163的q[19]、第一片的q[14]、q[15]同时为1（即23时）做清零。第二片是3进制，在q[19]=1的时候进行清零。

西电数据结构大作业

题目：数据结构上机报告学院：电子工程学院 专业：信息对抗技术 学生姓名：甘佳霖 学号：14020310092

西安电子科技大学 数据结构课程实验报告实验名称线性表 电子工程学院 1402031 班Array姓名甘佳霖学号 14020310092 同作者 实验日期 2017 年 3 月 18 日

实验一线性表 一、实验目的 1．熟悉线性表的顺序和链式存储结构 2．掌握线性表的基本运算 3．能够利用线性表的基本运算完成线性表应用的运算 二、实验要求 1.设有一个线性表E={e1, e2, … , e n-1, e n}，设计一个算法，将线性表逆置，即使元素排列次序颠倒过来，成为逆线性表E’={ e n, e n-1 , … , e2 , e1 }，要求逆线性表占用原线性表空间，并且用顺序表和单链表两种方法表示，分别用两个程序来完成。 2.已知由不具有头结点的单链表表示的线性表中，含有三类字符的数据元素（字母、数字和其他字符），试编写算法构造三个以循环链表表示的线性表，使每个表中只含有同一类的字符，且利用原表中的结点空间，头结点可另辟空间。 三、设计思路 1.顺序表做逆置操作时将对应的首尾元素位置交换，单链表的指针end指向链表的末尾，指针start指向链表头结点，指针s用来找到指向end节点的节点，将指向链表末尾和头结点的存储内容交换，然后头结点指针指向下一节点，s指针从start节点开始遍历寻找指向end 指针的节点，并将end指针赋值为s指针，就完成了单链表的逆置，可以看出单链表和顺序表都可以完成线性表的逆置。 2.分解单链表的实现思路是首先新建3个循环链表，然后顺序遍历单链表，ASCII码判断链表中的元素属于哪一类元素，然后将这个元素添加到对应的循环链表中，从而实现分解单链表的功能。 四、运行结果 1.单链表逆置：

EDA实验实验报告

数字eda实验实验报告 学院：计算机科学与工程学院专业：通信工程学 号： 0941903207 姓名：薛蕾指导老 师：钱强 实验一四选一数据选择器的设计 一、实验目的 1、熟悉quartus ii软件的使用。 2、了解数据选择器的工作原理。 3、熟悉eda开发 的基本流程。 二、实验原理及内容 实验原理 数据选择器在实际中得到了广泛的应用，尤其是在通信中为了利用多路信号中的一路， 可以采用数据选择器进行选择再对该路信号加以利用。从多路输入信号中选择其中一路进行 输出的电路称为数据选择器。或：在地址信号控制下，从多路输入信息中选择其中的某一路 信息作为输出的电路称为数据选择器。数据选择器又叫多路选择器，简称mux。 4选1数据 选择器： （1）原理框图：如右图。 d0 、d1、d2、d3 ：输入数据 a1 、a0 ：地址变量 由地址码决定从４路输入中选择哪１路输出。 （2）真值表如下图： （3）逻辑图 数据选择器的原理比较简单，首先必须设置一个选择标志信号，目的就是为了从多路信 号中选择所需要的一路信号，选择标志信号的一种状态对应着一路信号。在应用中，设置一 定的选择标志信号状态即可得到相应的某一路信号。这就是数据选择器的实现原理。 三．实验内容 1、分别采用原理图和vhdl语言的形式设计4选1数据选择器 2、对所涉及的电路进行 编译及正确的仿真。电路图： 四、实验程序 library ieee; use ieee.std_logic_1164.all; entity mux4 is port( a0, a1, a2, a3 :in std_logic; s :in std_logic_vector (1 downto 0); y :out std_logic ); end mux4; architecture archmux of mux4 is begin y <= a0 when s = 00 else --当s=00时，y=a0 a1 when s = 01 else --当s=01时，y=a1 a2 when s = 10 else --当s=10时，y=a2 a3; --当s取其它值时，y=a2 end archmux; 五、运行结果 六．实验总结 真值表分析： 当js=0时，a1,a0取00,01,10,11时，分别可取d0,d1,d2,d3. 篇二：eda实验报告模版 《eda技术》实验报告

西电排队论大作业完整版

西电排队论大作业 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

西安电子科技大学 (2016年度) 随机过程与排队论 班级： XXXXXXX 姓名： XXX XXX 学号： XXXXXXXXXX XXXXXXXXXXX 一步转移概率矩阵收敛快慢的影响因素 作者姓名：XXX XXX 指导老师姓名：XXX (西安电子科技大学计算机学院，陕西西安) 摘要：根据课程教材《排队现象的建模、解析与模拟【西安电子科技大学出版 社曾勇版】》，第[马尔可夫过程]中，马尔可夫过程链n时刻的k步转移概率结 果，当k=1时，得到一步转移概率。进而得到一步转移概率矩阵P（1）。为研究 此一步转移概率矩阵（下称一步矩阵）的收敛特性以及影响其收敛快慢的因素，使 用MATLAB实验工具进行仿真，先从特殊矩阵开始做起，发现规律，然后向普通矩 阵进行拓展猜想，并根据算术理论分析进行论证，最终得出一步矩阵收敛快慢的影 响因素。 关键词：一步转移概率矩阵 MATLAB 仿真猜想 一、问题概述 我们讨论时一步矩阵的特性应从以下两方面来分析： （1）矩阵P（n）在满足什么条件时具有收敛特性; 对于矩阵P（n）,当P（n）=P(n+1)时，我们说此矩阵 具有收敛特性，简称矩阵 P（n）收敛。 （2）若一个一步矩阵具有收敛特性，那么其收敛速度与什么有关

首先，我们需要明确什么是一步矩阵收敛： 对于一般的一步矩阵P 、矩阵An+1、矩阵An，若有： An+1=AnP=An 那么称该一步转移矩阵可收敛。 二、仿真实验 1、仿真环境 本次采用的是MATLAB仿真实验软件进行仿真实验 2、结果与分析 【1】、特殊矩阵：单位矩阵与类单位矩阵 从图（1）和图（2）可以看出，单位矩阵不具有收敛特性，类单位矩阵并非单位矩阵但是经过n次后也变为单位矩阵，所以此矩阵也不具有收敛特性。此类矩阵也易证明其不具有收敛性。 图（1）单位矩阵图（2）：类单位 矩阵 【2】、一般单位矩阵 图（3）：一般一步矩阵Ⅰ 图（4）：一般一步矩阵 从图（3）和（）可以看出他们分别在18次和4次后收敛到一个稳定的值 3、根据实验的猜想 根据在单位矩阵和一般单位矩阵和一般一步矩阵中得到的结果，可以对得出如下结论：类单位矩阵、单位矩阵是不具有收敛性的，而一般的一步矩阵是有收敛性的，而且收敛速率有快有慢。 对于上面结论中的状况，我们首先观察如上四个矩阵，不难发现，在矩阵收敛的最终结果矩阵中，其每行和均为1，而且每列上的值均为相同值。最终概率分布结果也是矩阵收敛后的一行。 所以根据上述的结果及分析做出如下猜想： 每一列比较均匀的矩阵收敛速度较快；与类单位矩阵类似的矩阵收敛速度较慢。 在极限情况下，有如下情况：

EDA数字钟实验报告

目录 1.设计思路—————————————————————（3） 1.1总体结构——————————————————（3） 2.方案论证与选择——————————————————（3） 3.单元模块设计部分—————————————————（3）3.1 CNT10 模块的设计———————————————（4）3.2 CNT6 模块的设计———————————————（5）3.3 CNT101模块的设计———————————————（6）3.4 CNT61模块的设计———————————————（7） 3.5 CNT23模块的设计———————————————（8） 4.系统仿真—————————————————————（9） 4.1数字钟的引脚锁定———————————————（9） 4.2数字钟原理图————————————————（12） 4.3数字钟仿真图————————————————（10） 4.4数字钟编译报告———————————————（11） 5.参考文献————————————————————（13）

EDA数字钟设计 中文摘要： 数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。 关键词：数字钟，计数器，，FPGA,VHDL 1.设计思路 基于VHDL语言，用Top—To--Down的思想进行设计。 1.1 确定总体结构，如图1-1所示。 图1-1 2. 方案论证与选择 方案：设置小时和分，输出整点报时信号和时，分，秒信号。方案采用自顶向下的设计方法，它由秒计数模块，分计数模块，小时计数模块和顶层模块四部分组成。 3. 单元模块设计部分 RES是整个系统的复位键，低电平有效，复位时，各个输出都为零，时间显示0时0分0秒；clk是输入时钟，提供秒信号，上升沿触发，每出发一次，时间增加一秒；HRTMP,MIN10TMP,MINTMPKEYI可以分别设置小时位，10分位，分位，起到调时的作用，高电平有效，有效时，每来一个CLK时钟（1s），所对应的位都将以各自的计数循环； RING是整点报时。

云南大学数据库期末大作业：数据库设计

云南大学软件学院实验报告 课程：数据库原理与实用技术实验学期：任课教师： 专业：学号：姓名：成绩： 期末大作业：Electronic Ventor 数据库设计 一、实验目的 （1）掌握数据库设计的基本方法 （2）掌握各种数据库对象的设计方法 （3）熟练掌握DBA必须具备的技能 二、实验内容 1、根据项目的应用和项目的需求说明文档，进行详细的需求分析，给出需求分析的结果。 （1）客户可以在网站上注册，注册的客户要提供客户的姓名、电话、地址，以方便售后和联系，姓名即作为用户名，和密码一起用于注册和登录，客户编号可唯一识别用户，卡号可网上支付。其中地址、电话以方便联系和寄货； （2）网站管理员可以登记各种商品，供客户查询，订购。登记商品时要提供商品的名称、价格，商店中现有商品量，商品编号可唯一识别商品； （3）类别表示商品所属类别，类别编号可唯一识别类别，其中包含了，商品类别名称和制造厂商，可以对商品进行分类售卖； （4）客户可以在网上下订单，也可以到实体店购物，其在订单上所选择的支付方式不同（信用卡、借记卡、现金，现金代表实体店购物），网站管理员可以查看订单，并及时将订单的处理情况更新（比如货物已寄出的信息，订单状态：0：未处理，1：已处理，2：已发货）；订单编号可唯一识别订单，订单中包含订单产生时间，订单状态，支付方式和支付总额； （5）实体商店有自己的店名，卖多种商品，每个商店都有固定的地址，顾客可以到店中买商品，（注：在实体店中购买商品的顾客一律将顾客名默认为佚名），当商店中的库存量小于10时会有提醒到仓库中拿货； （6）配送单中包含查询号可唯一识别配送单，配送人，联系方式； （7）仓库中仓库编号可唯一识别仓库，其中每个仓库都有区号，代表其地址。 （8）各实体间关系 1）一个客户可以购买多种商品，一种商品可以被多个客户购买； 2）一个商品属于且仅属于一种类别，一种类别的商品可以包含多个商品或没有； 3）一种商品放在多个商店中销售，一个商店至少销售一种或销售多种商品； 4）一个订单对应一个客户，一个客户对应多个订单； 5）一个订单对应至少有一件商品或多件，一个商品对应多个订单； 6）一个订单可以有一个商品配送单 7）一个仓库可以存放多种商品，一种商品可以存放在一个仓库；

数字钟实验报告

EDA技术课程设计 ——多功能数字钟 学院：城市学院 专业、班级：电子C154 姓名：高阳夏岩 学号：158102 58128 指导老师：安亚军 2017年12月

一实验目的 1、具有时、分、秒记数显示功能，以24小时循环计时。 2、要求数字钟具有清零、调节小时、分钟功能。 3、具有整点报时，整点报时的同时LED灯花样显示 二实验原理 1时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号 三实验内容 1时钟记数部分 1）小时部分 其VHDL描述如下 编译，无误。 经仿真，其波形如下

2）分钟部分 其VHDL描述如下 编译，无误。 经仿真，其波形如下 3）秒部分 其VHDL描述如下

编译，无误。 经仿真，其波形如下 2整点报时部分，其VHDL描述如下 编译，无误。

经仿真，其波形如下 3驱动8位八段共阴扫描数码管的片选驱动信号输出部分 其VHDL描述如下 编译，无误。 经仿真，其波形如下 4驱动八段字形译码输出部分 该模块功能：信号输入后，模块驱动八段字形译码输出，A，B，C，D，E，F，G分别接八段共阴级数码管7个接口，即有字形输出。

数字时钟设计实验报

电子课程设计题目：数字时钟

数字时钟设计实验报告 一、设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 二、设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 三、电路框图： 图一 数字时钟电路框图 四、电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器

图二秒脉冲信号发生器 （二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 ?60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路

简单数字电子钟的设计实验报告

《EDA技术》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 一、实验名称 实验1-3：简单数字电子钟的设计（原理图输入设计方法） 二、任务及要求 【基本部分】 1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采 用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。要求具备 使能功能和异步清零功能，设计完成后封装成一个元件。 2、同1，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法， 完成一个60进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步 清零功能，设计完成后封装成一个元件。 3、利用1和2所设计的60进制计数器和24进制计数器元件，采用同步的方式设计一 个简单的数字电子钟并进行时序仿真，要求具有时分秒功能显示功能、使能功能和 异步清零功能。 4、由于实验箱数码管采用的动态扫描方式，本实验暂时只要求仿真，硬件验证到实验 7再完成。 【发挥部分】 1、思考：采用反馈清零法设计的计数器与反馈置数法有何不同请用实例进行仿真。 2、如何实现电子钟时分秒连续可调的功能 三、原理图 二十四进制原理图

六十进制原理图 数字电子钟原理图

四、仿真及结果分析 24进制时序仿真图 24进制计数器采用的是两片74160集成块，利用同步置数原理，在第23个脉冲的时候跳转为零。这时个位计数器g3到g0的数值时0011，十位计数器的s3到s0的数值时0010。另外，使能断也应接入到与非门的中，与非门的作用是防止受干扰发生误写。 60进制时序仿真图 60进制计数器采用的是两片74160集成块，利用同步置数原理，在第59个脉冲的时候跳转为零。这时个位计数器g3到g0的数值时1001，十位计数器的s3到s0的数值时0101。另外，使能断也应接入到与非门的中，与非门的作用是防止受干扰发生误写。 电子时钟时序仿真图 电子时钟计数器采用的是两片60进制的计数器与一片24进制的计数器组成的，连接到一起就可以组成电子时钟计数器，要注意的是如果前面的24进制计数器与60进制计数器的使能短没接入与非门的话，可能会时钟脉冲的波形不是严格的按要求翻转。 五、小结 这次实验课，让我们更加了解了集成块74160的结构，学会使用集成块组成任意进制计数器。使用74160构成计数器时，应该注意使能端的使用、时钟脉冲信号多少，那些会影响仿真波形，但是，如果时钟脉冲多了的话，仿真波形就会在不该跳转的时候跳转。 实验中出现了很多问题，从发现错误到解决问题中自己学到了许多，明白了学习要善于思考，这样才能把自己的才能激发出来。这次的实验让我对学习EDA更加感兴趣，也增加我对这本课程的了解。

云南大学数据库期末大作业：数据库设计

大学软件学院实验报告 课程：数据库原理与实用技术实验学期：任课教师： 专业：学号：：成绩： 期末大作业： Electronic Ventor 数据库设计 一、实验目的 （1）掌握数据库设计的基本方法 （2）掌握各种数据库对象的设计方法 （3）熟练掌握DBA必须具备的技能 二、实验容 1、根据项目的应用和项目的需求说明文档，进行详细的需求分析，给出需求分析的结果。 （1）客户可以在上注册，注册的客户要提供客户的、、地址，以方便售后和联系，即作为用户名，和密码一起用于注册和登录，客户编号可唯一识别用户，卡号可网上支付。其中地址、以方便联系和寄货； （2）管理员可以登记各种商品，供客户查询，订购。登记商品时要提供商品的名称、价格，商店中现有商品量，商品编号可唯一识别商品； （3）类别表示商品所属类别，类别编号可唯一识别类别，其中包含了，商品类别名称和制造厂商，可以对商品进行分类售卖； （4）客户可以在网上下订单，也可以到实体店购物，其在订单上所选择的支付方式不同（信用卡、借记卡、现金，现金代表实体店购物），管理员可以查看订单，并及时将订单的处理情况更新（比如货物已寄出的信息，订单状态：0：未处理，1：已处理，2：已发货）；订单编号可唯一识别订单，订单中包含订单产生时间，订单状态，支付方式和支付总额； （5）实体商店有自己的店名，卖多种商品，每个商店都有固定的地址，顾客可以到店中买商品，（注：在实体店中购买商品的顾客一律将顾客名默认为佚名），当商店中的库存量小于10时会有提醒到仓库中拿货； （6）配送单中包含查询号可唯一识别配送单，配送人，联系方式； （7）仓库中仓库编号可唯一识别仓库，其中每个仓库都有区号，代表其地址。 （8）各实体间关系 1）一个客户可以购买多种商品，一种商品可以被多个客户购买； 2）一个商品属于且仅属于一种类别，一种类别的商品可以包含多个商品或没有； 3）一种商品放在多个商店中销售，一个商店至少销售一种或销售多种商品； 4）一个订单对应一个客户，一个客户对应多个订单； 5）一个订单对应至少有一件商品或多件，一个商品对应多个订单； 6）一个订单可以有一个商品配送单 7）一个仓库可以存放多种商品，一种商品可以存放在一个仓库；

EDA数字钟的设计实验报告

五邑大学实验报告 实验课程名称： EDA实验 院系名称：信息工程学院 专业名称：通信工程（物联网） （一）实验目的： 设计并实现具有一定功能的数字钟。掌握各类计数器及它们相连的设计方法，掌握多个数码管显示的原理与方法,掌握FPGA的层次化设计方法，掌握VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，能实现清零，调节小时，分钟以及整点报时的功能。 （二）实验器材： 计算机一台，EDA实验箱一台。 （三）实验原理：

实验内容： 1.正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟，60秒钟的计数器显示。 2.按键实现“校时”“校分”功能； 3.用扬声器做整点报时。当计时到达59’50”时鸣叫。 方案：利用试验箱上的七段码译码器（模式7），采用静态显示，系统时钟选择1Hz。整个系统可以是若干文件组成，用PORT MAP 实现的方式；也可以是一个文件用多进程方式实现；亦或者是用文本和图形混合的方式实现；亦或者是用LPM参数化模块实现。 （五）实验步骤: 1. 新建一个文件夹,命名为shuzizhong. 2. 输入源程序。打开QuartusⅡ,选择File→new命令。在New窗口中的DesignFiles 栏选择编译文件-的语言类型，这里选择VHDL File选项。然后在VHDL文本编译窗口中输入秒模块程序。

秒模块源程序如下： library ieee; use SECOND is port(clk,clr:in std_logic;----时钟/清零信号 sec1,sec0:out std_logic_vector(3 downto 0);----秒高位/低位 co:out std_logic);-------输出/进位信号 end SECOND; architecture SEC of SECOND is begin process(clk,clr) variable cnt1,cnt0:std_logic_vector(3 downto 0);---计数 begin if clr='1' then----当ckr为1时，高低位均为0 cnt1:="0000"; cnt0:="0000"; elsif clk'event and clk='1' then if cnt1="0101" and cnt0="1000" then----当记数为58（实际是经过59个记时脉冲）co<='1';----进位 cnt0:="1001";----低位为9 elsif cnt0<"1001" then----小于9时 cnt0:=cnt0+1;----计数 else cnt0:="0000"; if cnt1<"0101" then----高位小于5时 cnt1:=cnt1+1; else cnt1:="0000"; co<='0'; end if; end if; end if; sec1<=cnt1; sec0<=cnt0; end process; end SEC; 3.文件存盘。选择File→Save As命令，找到已经设立的文件夹，存盘文件名应与实体名一致。 4.创建工程。打开并建立新工程管理窗口，选择File→New Project Wizard命令，即弹出设置窗口，命名为57。

西电最优化大作业

最优化大作业 学院电子工程学院 专业 学号 姓名

1.第一题 分别用牛顿法和变尺度法求解优化问题. Minf(x)=x12-2x1x2+4x22+x1-3x2. 牛顿法 初始点选择 [2 2]T 迭代步骤 已知目标函数f(X)及其梯度g(X),Hesee矩阵G（X），终止限ε.（1）选定初始点X0；计算f0=f(X0),g0=g(X0);置k=0. （2）计算Hesee矩阵 （3）由方程G k P k=-g k解出P k。 （4）计算X k+1=X k+P k，f k+1=f（X k+1），gk+1=g（X k+1）. （5）判别终止条件是否满足，若满足，则打印结果。否则令k=k+1,转（2）. 实验结果如下：

变尺度法 初始点选择 [0 0]T 迭代步骤 （1）选定初始点X0；计算F0=F(X0),G0=G(X0)；选定初始矩阵H0，要求H0对称正定。置k=0 （2）计算搜索方向P K=-H K G K. （3）作直线搜索X K=1=ls(X K+1),S K=X K+1-X K,y k=g k+1-g k。 （4）判别终止条件是否满足：若满足，则X k+1就是所求的极小点，打印，结束。否则转（5）。 （5）计算H K+1=H K+E K.

（6）K=K+1.转（2）。 实验结果如下： 2.第二题 利用外点法和内点法解下列约束问题. minf(x)=(x1-3)2+(x2-2)2 s.t. h(x)=x1+x2-4≤0 外点法 初始点选择 [2 1]T 迭代步骤 给定终止限ε（可取ε=6- 10）.

（1）.选定初始点0X ，惩罚因子01>M （可取11=M ）. 惩罚因子放大系数10=C ，置1=k . （2）.假设已获得迭代点1-k X ，以1-k X 为初始点，求解无约束问题 ),(min k M X F . 设其最优点为k X . （3）.若εα≤)(X M k 则k X 就是所要求的最优解，打印输出))(,(k k X f X ，结束； 否则转至过程（4）. （4）.置,1,1+==+k k CM M k k 转至过程（2）. 实验结果如下： 内点法 初始点选择 [2 1]T

EDA课程设计 数字时钟

第一章摘要 在当今社会，数字电路产品的应用在我们的实际生活中显得越来越重要，与我们的生活联系愈加紧密，例如计算机、仪表、电子钟等等，使我们的生活工作较以前的方式更加方便、完善，带来了很多的益处。 在此次EDA课程，我的设计课题是闹钟，使用MAX+plusⅡ系统进行电路设计及通过下载于硬件连接完成闹钟的显示。报告书主要由设计方案、模块介绍、仿真波形图和管脚锁定及硬件连线四部分组成。设计方案主要介绍了我对于设计课题的大致设计思路，之后各个部分将会详细介绍设计组成及程序。 第二章设计说明 一、设计要求 1、设计简易的一分钟闹钟； 2、可手动输入定时时间（0~59s），如30s； 3、两个静态数码管上跟踪显示时间的变化：如30，29，28……到了指定时间蜂鸣器发出5s的提示音； 4、采用2个静态数码管显示时间； 5、用蜂鸣器发出提示音； 6、8位数字开关设置定时时间。 二、设计思路 根据上述的设计要求，整个系统大致包括如下几个组成部分：它包括以下几个组成部分：1）显示屏，由2个静态数码管组成，用于显示当前设置的闹钟时间并进行跟踪显示； 2) 8个数字开关，用于输入闹钟时间； 3) 复位键，确定新的闹钟时间设置，或显示已设置的闹钟时间；

4) 蜂鸣器，在当数码管由设置时间结束到零时，发出5s蜂鸣声； 5）倒计时，由2片74168构成减法计数器。 三、模块介绍 1．74168功能介绍 74168是十进制加减计数器，U/ND为加/减计数控制端，其为高电平时74168工作在加法计数器状态，当为低电平时74168工作在减法计数状态；ENPN、ENTN为计数控制端（低电平有效）；LDN为同步并行置入控制端，当LDN为低电平时，在CLK上升沿作用下，输出端与数据输入端一致；TCN进位输出端（低电平有效）。 2.倒计时模块 倒计时部分由2片74168组成，分别为倒计时的低位与高位。通过将低位的借位输出端与高位的使能端相连，当低位输出借位信号（即低电平）时，高位74168芯片开始工作，实现减法计数器功能。倒计时的输出由静态数码管跟踪显示。同时将低位与高位74168的输出通过3个或非门的连接（见倒计时原理图），将输出信号经过处理后送入低位74168芯片的使能端。当输出减为00时，输出信号经过处理后送入低位74168芯片的使能端使芯片封锁，使数码管保持00状态。 3.蜂鸣器模块 此模块由74160、D触发器及蜂鸣器组成。其中将74160接成同步五进制计数器，用于设定蜂鸣器的鸣响时间。而倒计时部分的74168高位芯片的借位信号当做是D触发器的触发信号，然后将它的输出信号与经过处理之后当做蜂鸣器的控制信号。D触发器触发时，74160开始计数，同时蜂鸣器开始鸣响。当74160计数到5时74160被置0，同时输出的低电平与D触发器的输出信号通过与门进行与运算后向蜂鸣器输入低电平，使蜂鸣器停止鸣响以达到对蜂鸣器鸣响时间的控制。

西电EDA满分大作业

EDA报告 题目 VHDL设计初步 学院电子工程学院 专业 学号 导师姓名朱燕

目录 第一章实验部分（流水灯） (3) 1、程序设计： (3) 2、程序代码........................................................................................... 错误！未定义书签。 3、程序调试........................................................................................... 错误！未定义书签。 第二章习题部分............................................................................................. 错误！未定义书签。 习题一..................................................................................................... 错误！未定义书签。 习题二..................................................................................................... 错误！未定义书签。 习题三..................................................................................................... 错误！未定义书签。 习题四..................................................................................................... 错误！未定义书签。 习题五..................................................................................................... 错误！未定义书签。 习题六..................................................................................................... 错误！未定义书签。 习题七..................................................................................................... 错误！未定义书签。 引言 随着大规模集成电路技术和计算机技术的不断发展,在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的 电子系统设计工作中,EDA技术的含量正以惊人的速度上升;电子类 的高新技术项目的开发也逾益依赖于EDA技术的应用。即使是普通的电子产品的开发,EDA技术常常使一些原来的技术瓶颈得以轻松突破,从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻,EDA技术将迅速成为电子设计领域中的极其重要的组成部分。