集成电路中的器件结构
集成电路中的器件结构
作者:
日期:
第3章 集成电路中的器件结构
3. 1电学隔离的必要性和方法
第2章中给出了二极管、双极型晶体管和
M0场效应晶体管的截面剖图（见图2 —14、图2— 19和图
2 — 31）。图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电 路中它
们的结构要复杂得多。
一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一 个硅芯片
上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个 元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计 和制造时首先要考虑的问题。为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关 的各元器件端口连接起来，以实现电路的功能。
在现代集成电路技术中，通常采用以下两种电学隔离方法： ①通过反向PN 结进行隔离；
②采用氧化物（二氧化硅）加以隔离。这两种方法能较好地实现直流隔离，其缺点是 都会增加芯片面积并引入附加的电容。
现以MOSf 为例说明反向PN 结的隔离作用。如在一个硅片衬底上有两个 N 沟MOS 管，
其结构与PN 结的隔离作用见图3?1。
图3 一 I PN 结隔离作用
在每个N 沟MOS 管的源与衬底之间加一负偏压或将两者直接短路后接地， 就可防止电流
流向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬 底之间也形成一反向结，因此两个 MOS 管之间在电学上也就被隔离。
这是MOS 场效应晶体管在结构上的一个固有优点，即可以利用 MOSt 本身的PN 结实现
隔离而不需增加新的PN 结。
对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一 隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各 三极管与其他元件（如电阻、电容等）之间是完全电隔离的。氧化物隔离的示意图见 图3— 2。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极 管在电学上完全被隔离，其横截面图将示于 3. 3节中的图3—5。
3. 2二极管的结构
用于集成电路中的二极管，其制作步骤和实际结构示于图
SJQj
3—3。
图3-4用PN 结隔离三极管与衬底
其次是设法用氧化物（二氧化硅）把每一个三极管包围起来，将各个三极管 在
横向上相互隔离起来，这示于图 3—5。
t
(
H.
1
1
1 !
1 --
II i
1 N*
加（
t
1 1
IL1
图3-3集成电路中二极管的制作步骤 在集成电路中，要求二极管的两个引出端
（P 端和N 端）必须在芯片的上方引出（而不是 像图2—14那样，N 端在下方引出），此外还要考虑二极管与芯片中其他元器件的隔离。为此先 在P 型衬底材料上通过外延生长得到一层很薄的
N 型外延层（如图3— 3（a ）所示），然后在指定
的区域进行P 型杂质扩散，形成 N 型“岛”（如图3—
3（b ）所示），同时形成PN 结隔离区，二极 管就在此N 型“岛”内制作。再形成 P 型区（如图3— 3（c ）所示），P 型区与N 型外延层形成 PN 结。最后形成N +型区，N +型区是为了得到与 N 型外延层的欧姆连接。由金属铝作为引出端的一 个完整的二极管结构示于图
3. 3双极型晶体管的结构
图2 —19那种简单的三极管结构是无法用于集成电路中的，如果有两个三极管同时制 作在一个
芯片上，那它们的收集极就相连了。为此要对这种三极管结构作重大的修改。
.
首先是在三极管的下方形成一
PN 结，使收集极与衬底隔离。对于
NPN 三极管，采用P
型硅片衬底。用外延生长方法先形成一薄的
N 型外延层，三极管本身就制作在这一薄外延层上。
制作时先在指定的区域进行
P 型杂质扩散，形成 P 型基区；再在基区内指定的区域进行
N 型杂
质扩散，形成 N +型发射区。其截面图见图
C
3 ?3(d)。
3 — 4。
图3-5两个完全隔离的 NPN^极管
但这样的结构仍然存在缺点，由于收集极电流必须横向流过外延层才能到达收集极， 而收集区
有一个很大的串联电阻，因而三极管的电学特性很差。为了减小这一收集区电阻，必 须增加两个 N+型区。一个是称为“埋层”的 N +型层，它在外延层生长前就设法在
P 型衬底上
形成，其目的是减小收集区的横向电阻。另一个是在收集极接触处下面形成一 N+型区，以减小 收集极串联电阻，通常这一步是与 N 发射区同时形成的。具有埋层结构的
NPN 双极型晶体管见
图 3—6。
当然对于双极型晶体管也可以采用
PN 结环实现隔离，如图 3 — 7所示。从图中可以看
P+环围绕此NPN^极管，该P +环一直深入到 P 型衬底区，因而可
以同时实现横向和纵向的PN 结
隔离。但是PN 结隔离环的宽度要比氧化物环宽， 而且电容量也较大，所以近年来已不常使用。
另一种隔离技术称为槽隔离（tre nch isulati on ） 。它是在三极管的四周通
过腐蚀方法形成一个槽环，槽的内壁生长出一薄氧化层，再填充进多晶硅。此方法 的优点是槽环所占面积较小，但制造工艺较复杂，成本较高，只在某些要求较高的 电路中使用。
为减小尺寸而改进得到的较完善的三极管结构示于图 3— &在这种改进结
构中，首先在基区与收集区之间插入氧化层，以防止两者非常靠近时的相互影响。 该氧化层的存在还使基区与收集极区金属接触的位置不再要求非常严格的定位，从 平面设计上，基区与发射区也可以延伸到 P 型基区的边缘，而不再需要留有间隙（与 图3— 6相比）。经改进后采用氧化物隔离的三极管尺寸可以小于 10卩m x10u m
0? i
出，一个重掺杂的
图3-6具有埋层结构的 NPN 双极型晶体管
图3-7采用PN 结环隔离的NPN 双极型晶体管
m 複
I
L-
图3-8 一种较完善的NPN 双极型晶体管结构
3. 4 MoS 场效应晶体管的结构 3.
4. 1场氧化层的作用
在3. 1节中谈到，MOST 可以利用自身的PN 结实现电学隔离。但如果在两
个MOS 管之间有一金属导线通过，那就会形成一寄生 MOST ,如图3— 9所示。
该金属导线被认为是此寄生 MOSt 的栅极，两端为源区和漏区。如果此寄 生
MOST 偶然处于开启状态而引起了漏源电流，即使这一电流很小也会使整个电路 功能发生混乱。为了防止这一现象的发生，在各 MOST 之间设法生长出一比较厚的 二氧化硅层，使它们在横向上完全隔离，见图 3—10。我们常称此二氧化硅层为场 氧化层(field oxide layer)。这一较厚氧化层的存在，使寄生 MOST 的阈值电压升 高了。寄生MOSf 的阈值电压可设计成高于电路中的电源电压，由于通常电路中金 属导线上的电压不会大于电源电压，所以此寄生 MOt 就永远处于关闭状态，因而 起到横向隔离作用。
MOS 管本身所处的区域称为有效区，其四周为场氧化区。 MOST 的漏极和源
极的金属接触在有效区内，栅极的金属接触则可在有效区外，三者的金属连线在场 氧化层上通过。一个完整的 N 沟MOST 结构的截面图和顶视图见图 3—11。
u>
rfWlfl
lb)
图3 一 11 N 沟MOS 管结构的截面图和顶视图 3。4. 2 CMOS 电路的结构
辛彌■