ModelSim SE 10.1c安装

这里给出查看主机名和MAC 地址的方法，(“

在附件中打开命令提示符cmd”运行ipconfig /all

会带有-PC”后缀，Physical Address 为物理MAC 地址，，其中的Host Name 为主机名，win7 “

为12 位十六进制数，替换的时候不带"-"(如下图红色阴影区))

27001 为license serve 的端口号，可以浮动设置，确保端口号不被其他服务占用，任意设置(保持默认即可)。

第2 行D:\modeltech_10.1c\win32 改为你的modelsim 安装路径，保存。

4.运行run_me.bat，根据license.src 内容，更新当前目录下79的mentor.dat 这个float licens e，把mentor.dat 复制到安装目录下。

5.指定环境变量MGLS_LICENSE_FILE 值如下图:

27001 是之前提到的license server 端口号，@后为之前提到的Host Name 你的windows 计算

机主机名。

6.来到D:\modeltech_10.1c\win32 目录下，运行lmtools.exe，wndows 7 以管理员权限运行lmtools.exe。点击Config Services 选项，配置以下信息:

Service Name:随便填，这个名字会存在于windows 服务列表中。

Path to the lmgrd.exe file:这个lmgrd.exe 文件路径在D:\modeltech_10.1c\win32 目录

下。

Path to the license file:前面第4 步骤生成的mentor.dat，这里指定这个文件所在的路径。

Path to the debug log file: 这个Log 文件是用来记录License server 的运行状况的。如果License有问题，在这个Log 文件中会找到一些报错信息。如果一切正常，没必要看，当然你可以不定义也是没有问题，这里随便指定一个路径和文件名都可以，也可以不指定。记得勾上Use Services”和

“

。最后要点击Save Service”，把这个设置保存。可以在

“Start Server at Power Up”“

windows 的服务列表中找到这项服务，名字就是Service Name 这一项的内容。

7. 这样Float License 就配置好了，你可以重新启动电脑，或者手动启动这项服务。手动启动:控制面

服务，找到对应的服务，然后点右键，选启动。之后可以同时打开多个

板->管理工具->“”

ModelSim。每次开机License Server 也会自动运行。

另外:

1)64bit 的ModelSim 操作方法类似。

2)如果电脑上安装有多个版本的ModelSim，只需要重复第1-2 步骤即可。

二、Linux下，此处是Ubuntu10.04系统，64位

1.mount挂载liunx的iso文件，运行安装文件，在界面中选择base等公共以及linux_x86_64（若是32位，选择linux），下一步，直到安装完成。

ModelSim-Altera_6.5仿真入门教程

平台 软件：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 内容 1 设计流程 使用ModelSim仿真的基本流程为： 图1.1 使用ModelSim仿真的基本流程 2 开始 2.1 新建工程 打开ModelSim后，其画面如图2.1所示。

图2.1 ModelSim画面 1. 选择File>New>Preject创建一个新工程。打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。一般情况下，设定Default Library Name为work。指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。该对话框如图 2.2所示，此外还允许通过选择.ini文件来映射库设置，或者将其直接拷贝至工程中。

图2.2 创建工程的对话框 2. 按照图2.3所示，设置Project Name为LED_FLOW，Project Location为D:/led_flow。 图2.3 输入工程信息 当单击OK按钮后，在主体窗口的下方将出现Project标签，如图2.4所示。 图2.4 Project标签

3. 之后，将出现Add Items to the Project的对话框，如图2.5所示。 图2.5 在工程中，添加新项目 2.2 在工程中，添加新项目 在Add Items to the Project对话框中，包括以下选项： ?Create New File——使用源文件编辑器创建一个新的Verilog、VHDL、TCL或文本文件?Add Existing File——添加一个已存在的文件 ?Create Simulation——创建指定源文件和仿真选项的仿真配置 ?Create New Folder——创建一个新的组织文件夹 1. 单击Create New File。打开图 2.6所示窗口。 图2.6 创建工程文件夹 2. 输入文件名称：LED_FLOW，然后选择文件类型为Verilog。

(整理)matlab图像类型与彩色模型的转换.

第六讲图像类型与 彩色模型的转换 【目录】 一、图像类型的转换 (1) 1、真彩图像→索引图像 (3) 2、索引图像→真彩图像 (3) 3、真彩图像→灰度图像 (4) 4、真彩图像→二值图像 (4) 5、索引图像→灰度图像 (5) 6、灰度图像→索引图像 (6) 7、灰度图像→二值图像 (7) 8、索引图像→二值图像 (8) 9、数据矩阵→灰度图像 (9) 二、彩色模型的转换 (9) 1、图像的彩色模型 (10) 2、彩色转换函数 (10) 三、纹理映射 (13) 【正文】 一、图像类型的转换

1、真彩图像→索引图像 【格式】X =d i t h e r (R G B ,m a p ) 【说明】按指定的颜色表m a p 通过颜色抖动实现转换 【输入】R G B 可以是d o u b l e 或u i n t 8类型 【输出】X 超过256色则为d o u b l e 类型，否则输出为u i n t 8型 【例】 C L F ,R G B =i m r e a d ('f l o w e r s .t i f '); 100 200 300 400 500 50100150200250300350 100 200 300 400 500 50100150200250300350 【输出】R G B 为d o u b l e 类型 【例】 C L F ,l o a d t r e e s ; R G B =i n d 2r g b (X ,m a p ); s u b p l o t (1,2,1);s u b i m a g e (X ,m a p );t i t l e ('索引图') s u b p l o t (1,2,2);s u b i m a g e (R G B );t i t l e ('真彩图')

QUARTUSⅡ10波形仿真(ModelSim)入门教程

QUARTUSⅡ10仿真（ModelSim）入门教程平台 软件：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 内容 1 设计流程 使用ModelSim仿真的基本流程为： 图1.1 使用ModelSim仿真的基本流程 2 开始 2.1 新建工程 打开ModelSim后，其画面如图2.1所示。 图2.1 ModelSim画面

1. 选择File>New>Preject创建一个新工程。打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。一般情况下，设定Default Library Name为work。指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。该对话框如图 2. 2所示，此外还允许通过选择.ini文件来映射库设置，或者将其直接拷贝至工程中。 图2.2 创建工程的对话框 2. 按照图2.3所示，设置Project Name为LED_FLOW，Project Location为D:/led_flow。 图2.3 输入工程信息 当单击OK按钮后，在主体窗口的下方将出现Create Project标签，如图2.4所示。 图2.4 Project标签 3. 之后，将出现Add Items to the Project的对话框，如图2.5所示。 图2.5 在工程中，添加新项目 2.2 在工程中，添加新项目 在Add Items to the Project对话框中，包括以下选项：

?Create New File——使用源文件编辑器创建一个新的Verilog、VHDL、TCL或文本文件 ?Add Existing File——添加一个已存在的文件 ?Create Simulation——创建指定源文件和仿真选项的仿真配置 ?Create New Folder——创建一个新的组织文件夹 1. 单击Create New File。打开图 2.6所示窗口。 图2.6 创建工程文件夹 2. 输入文件名称：LED_FLOW，然后选择文件类型为Verilog。 图2.7 输入工程文件信息 3. 单击OK，关闭本对话框。新的工程文件将会在工程窗口显示。单击Close，以关闭Add Items to the Project。 图2.8 新的设计文件LED_FLOW.v 4. 双击打开LED_FLOW.v文件（注意：若是Verilog文件已经关联了其他的文本编辑器，则双击后在关联的文本编辑器中打开）。 图2.9 LED_FLOW代码输入窗口 在LED_FLOW.v输入下面的测试平台代码：

ModelSim使用的一点心得体会

ModelSim使用的一点心得- - 1、至今还没有弄明白为什么要用ModelSim，因为看波形Quartus II自带的工具就可以了啊。 2、我刚刚接触modelsim，我想大多数菜鸟跟我一样，看过如何使用ModelSim的介绍，说句实话，那些介绍写的都太过简单，仿佛大家都不屑写上一些比较“弱智”的步骤，恰恰就是这些看似累赘的步走，难为我好久。 教程上都写道，modelsim的简单使用方法如下：建立库- 影射库到物理目录- 编译代码- 启动仿真。首先建立库就叫我头晕。库的概念用在这儿实在不合适，把我吓坏了，也就没心思看下一步了。在我看来，教程应该这么写： <1> 建立一个目录modelsimStudy。用任何文本编辑器编辑一个简单的例子程序，比如计数器counter.vhd。有clk、ena、reset输入，cnt作为输出。 <2> 打开Modelsim，首先create project，工程名随意取了，比如命名为test，目录设在modelsimStudy下，默认的库work不变（这样就不用管什么建立库之类的东西了）。然后add existing file，把counter.vhd加入当前工程。 <3> 编译这个文件，通过之后，work下面会出现counter这个实体。然后选中它，右键，simulate（左键双击也可）。 <4> ModelSim有很多窗口（新手就怕这个），一开始只要选择view下面的objects 和wave窗口就行了。旧版的signal窗口在6.0的版本改名为Objects（这个我是摸索了好久才发现的，是不是太笨了？）。wave窗口刚打开时是空的，需要在objects窗口的add -> wave -> signals in region。这时，wave上就有clk\ ena \ reset等信号了。 <5> 我们给clk来个输入激励，在object窗口中选中clk，右键选clock，给它定义个时钟。

modelsim 使用指南

Modelsim使用简明指南 1 前言 作为一种简单易用，功能强大的逻辑仿真工具，Modelsim具有广泛的应用。这里对ModelSim作一个入门性的简单介绍。首先介绍ModelSim的代码仿真，然后介绍门级仿真和时序验证。 2 代码仿真 在完成一个设计的代码编写工作之后，可以直接对代码进行仿真，检测源代码是否符合功能要求。这时，仿真的对象为HDL代码，比较直观，速度比较快，可以进行与软件相类似的多种手段的调试（如单步执行等）。在设计的最初阶段发现问题，可以节省大量的精力。 2.1 代码仿真需要的文件 1．设计HDL源代码：可以使VHDL语言或Verilog语言。 2．测试激励代码：根据设计要求输入/输出的激励程序，由于不需要进行综合，书写具有很大的灵活性。 3．仿真模型/库：根据设计内调用的器件供应商提供的模块而定，如：FIFO（Altera常用的FIFO有：lpm_fifo /lpm_fifo_dc等）、DPRAM等。 2.2 代码仿真步骤 1．建立工程：在ModelSim中建立Project。如图2.1所示，点击File?New?Project，得到Creata Project的弹出窗口，如图2.2所示。在Project Name栏中填写你的项目名字，建议和你的顶层文件名字一致。Project Location是你的工作目录，你可通过Brose按钮来选择或改变。Ddfault Library Name可以采用工具默认的work。

图2.1 图2.2 2．给工程加入文件：ModelSim会自动弹出Add Items to the project窗口，如图2.3所示。选择Add Exsiting File后，根据相应提示将文件加到该Project中。 图2.3 3．编译：编译（包括源代码和库文件的编译）。编译可点击Comlile?Comlile All来完成。 4．装载文件：如图2.4，点击Simulate?Simulate…后，如图2.5所示，选定顶层文件（激励文件），ADD加入，然后点击LOAD，装载。

ModelSim软件仿真步骤教程

使用ModelSim模擬驗證HDL code 1.在模擬前先準備好我們要模擬的電路檔案(Verilog HDL，TestBench,…) 2. 打開ModelSim，新建一個Project，鍵入Project name 按OK。此處我們的library name 為default library name “work”不必更改。 3.然後再加入我們所要模擬的電路檔案(若尚未準備，可開啟新檔案再將code 鍵入)選Add Existing File，將我們已編輯好的檔案加入。 將我們所需要的檔案加入，按Browse選擇我們所需檔案count.v,

count_test.vt)，按下OK。 再將先前所開啟的增加檔案的視窗關閉，按close。 4.按下compile all。

Compile成功沒有顯示出錯誤訊息, 則開始模擬波形 5.按下Simulation, 選擇檔案所在的Library (work), 點選TestBench的Module Name t_Gap_finder 按OK 6.承接上步驟將會跳出以下視窗，若要將所有訊號加入波型中觀察則選擇在 testbench的module name: count_tst按滑鼠右鍵選擇→ Add → Add to Wave。

7.在波型畫面按下Run All開始模擬 跑完後會跳出下面視窗選擇否則可觀察模擬波形，若按下是則會將ModelSim關閉。

8.觀察波形圖是否與功能符合,若與設計不符則修改設計並重複執行Step 4到 Step 8 Testbench語法 `timescale 1 ps/ 1 ps 前面的1ps代表程式中最小的時間單位 後面的1ps代表運算的精準度

Modelsim Simulation操作技巧

Modelsim Simulation操作技巧 一、Modelsim文件操作技巧 1.项目工程目录分配 如上图所示，在altera的整个设计的工程目录之中，若是单纯的逻辑设计（不上nios2系统），一斑文件目录结构为此： Wave_test工程目录下，分为以下几个分支 1)db：为Quartus II 编译产生的文件，通常占去了工程的大部分空间，打包时可删除. 2)incremental_db：为Quartus II 编译产生的文件，通常占去了工程的大部分空间，打包 时可删除. 3)src ：Quartus II中源代码存放目录 4)simulaiton ：Modelsim Simulation 仿真工程目录（前仿，后仿，布局布线后的仿真）, 在quartus II中设置好Modelsim路径后，simulation文件夹会自动生成。 a)presynth：前仿，即纯粹的功能仿真，综合前的仿真 i.src ：testbench测试源代码存放目录 ii.work ：工程库 注：若不综合，纯粹的功能仿真，可在Modelsim中建立编写文件并进行仿真。 b)postsynth：后仿，即综合后的功能仿真 i.src ：testbench测试源代码存放目录 ii.work ：工程库 注：若不进行后仿，此目录可以删除（但最好养成良好的代码风格）

c)postlayout ：后仿，布局布线后的时序仿真（只进行功能仿真没必要此） i.src ：testbench测试源代码存放目录 ii.work ：工程库 注：若不进行后仿，此目录可以删除（但最好养成良好的代码风格） 5)res ：其他文件存放目录 二、Modelsim仿真操作技巧 1.多个testbench文件 若有多个testbench文件，要对波形进行仿真，可在Libyryr-work中选中要进行仿真的testbench文件，右键单击选择simulation即可（此步骤也可以省去选择design units的麻烦），之后同样打开wave，添加message，run…… 2.Transcript command 以下是最常用的命令，出了用脚本，也可以在gui中用按钮来操作。 1)run 1000ns ：但不运行1000ns（可修改） 2)run all ：全速运行，直到break 3)step ：单步运行 4)restart ：仿真复位 5)等等

Newmap安装使用说明

Newmap使用流程 纯属个人总结 不承担任何责任

目录 第一部分软件的安装 (1) 一、没有CAD2006就是没有使用平台 (1) 二、一切就绪，安装newmap (2) 三、newmap和07版office更配哦~ (3) 第二部分软件的使用 (3) 一、工作流程 (3) 二、操作详情 (5) 1、数据预处理 (5) ①打开已有图形 (5) ②初始化图形 (5) ③清绘权属 (6) ④清绘地类 (7) ⑤封闭基本地块并标注 (8) 2、基本信息输入 (10) ①项目及用地单位 (10) ②土地相关信息 (11) ③勘测单位信息 (11) ④勘测资料信息 (12) ⑤其他 (12) 3、图幅整饰 (13) ①符号化输出 (13)

②绘制内廓线 (14) ③加单个图框 (14) ④其他整饰 (16) ⑤打印输出 (17) 4、报告导出 (17)

第一部分软件的安装 一、没有CAD2006就是没有使用平台 ①cad2006安装后打开有可能缺少*.dll文件，dll文件在AutoCAD-dll文件中，需要将其粘贴到以下目录： ?C:\Windows\System32 ?C:\Windows\SysWOW64 ?C:\Program Files\Common Files\Autodesk Shared ?D:\Program Files(x86)\AutoCAD2006（安装目录） ②若仍存在问题，需要修改环境变量。计算机属性-高级系统设置-高级-环境变量-新建 ?变量名：AutoCAD2006 ?变量值：C:\Program Files\Common Files\Autodesk Shared 注：安装CAD前如果提示不能安装环境，在安装包中依次找到以

NewMap使用权采编系统操作使用说明

操作使用说明 （只能支持CAD2010\CAD2011） 主要处理三大步骤： 1、绘制宗地并输入宗地属性 2、标示界址点并赋属性 3、生成界址线并赋属性 先用“数据处理--展平面点”：将外业测量的点展到平面上来。也可以用“数据处理—坐标数据文件管理器”对坐标做相应的处理展到CAD里 一、用绘制宗地X围线，或者用“集体土地使用权—绘制宗地”下的命令进行绘制、 转换宗地，出现如下界面： 这里按实际情况输入属性。 二、界址点： 1、用按钮或“集体土地使用权—界址点标示—显示单宗地界址点号”把界址点号标 示出来。 2、用或“集体土地使用权—界址点标示—修改界址点属性”：

在左边栏点一个界址点（或按shift键或者Ctrl键，用鼠标选择多点）1，在右边“界标类型”选择界标类型2，点击“修改”按钮3。或“全部修改”4将全部界址点修改成同一属性。 最后成果：

三、界址线： 1、生成界址线：使用命令，或“集体土地使用权—界址线—生成宗地界址线”命令， 选取宗地注记，将宗地X围线生成宗地界址线。 2、输入界址线属性：用命令，或“集体土地使用权—界址线—录入界址线属性”命 令，录属性。出现如下对话框： 点击“选择宗地“按钮，选择CAD图内的宗地注记，出现如下对话框：

在左边空白栏按住鼠标左键拖拽，一行或几行1，在右边选择或输入属性2，输入完属性后，点击“修改“按钮3.最后点击“确定”保存。 最后成果：

最后按需要出宗地图、宗地草图、地籍调查表和shp文件； 出宗地图（出宗地图和宗地草图相同，单宗地和批量出图相同）： 点击“集体土地使用权—单个图框—A4竖”，选择宗地注记， 提示： 请选择需要自动标注点号的宗地或标注全部宗地[A(全部)]。。。。选择宗地注记 命令: 自动确定宗地图比例尺？[Y自动/N手工输入]。。。。。。。。。。。是否自动设置比例尺 是否生成坐标表？[Y是/N否]。。。。。。。。。。。。。。。。。。。。。。。。。是否生成坐标表 出示： 在红色框内选择是出宗地图还是宗地草图，选择宗地图，点击“确定”，制定一个绘表的位置，结果如下：

modelsim使用入门(VHDL_

modelsim使用实例（VHDL） 标签： modelsim仿真testbench FPGA 看了几天的modelsim以及如何在quartusII中调用，浏览了N个网页，尝试了N次，......终于初步完成。下面是入门部分介绍。 modelsim是专业的仿真软件，仿真运行速度比同类的其他仿真软件都要快很多。Quartus 自己都不再做仿真器了，普遍使用modelsim，自有其缘由。 这里用的是modelsim-altera(6.6d)版本，与quartus II 11.0搭配。据说Altera公司推出的Quartus软件不同版本对应不同的modelsim，相互之间不兼容。某些功能齐全的modelsim版本可以进行两种语言的混合编程， modelsim-altera只能支持一种语言进行编程（VHDL或者Verilog选其一）。 1、新建工程 打开modelsim-->file-->new-->project 新建工程，输入工程名，文件存放路径后（不可直接放在某盘下，必须放入文件夹中），进入下一步。 在主体窗口下方出现project标签。见下图。

2、新建文件 --create new file：输入名称div10，选择语言VHDL --关闭对话框 新的工程文件将会在工程窗口出现。 3、写入源程序（VHDL） 双击div10.vhd，打开文本编辑器。 实例代码如下（一个十分频的VHDL源代码）：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity div10 is --实体要与工程名相同 port(clk :in std_logic;

modelsim新手入门仿真教程

Modelsim新手入门仿真教程 1．打开modelsim软件，新建一个library。 2.library命名 3.新建一个工程。

3.出现下面界面，点击close。 4.新建一个verilog文件 键入主程序。下面以二分之一分频器为例。

文件代码： module half_clk(reset,clk_in,clk_out); input clk_in,reset; output clk_out; reg clk_out; always@(negedge clk_in) begin if(!reset) clk_out=0; else clk_out=~clk_out; end endmodule 编辑完成后，点击保存。

文件名要与module后面的名称相同。 5.再新建一个测试文件，步骤同上面新建的主程序文件，文件名后缀改为.vt 程序代码如下： `timescale 1ns/100ps `define clk_cycle 50 module top; reg clk,reset; wire clk_out; always #`clk_cycle clk=~clk; initial

begin clk=0; reset=1; #10 reset=0; #110 reset=1; #100000 $stop; end half_clk m0( .reset(reset), .clk_in(clk), .clk_out(clk_out)); Endmodule 6.添加文件，编译文件 先右键点击左边空白处，选择add to project→existing File 选择刚刚新建的两个文件。按ctrl键可以同时选择两个，选择打开，下一步点击ok

Oracle12c 安装完整版使用及卸载

Oracle12c安装与卸载 20151106 机器基础环境：Windows8(x64) 安装Oracle12c R2 for Windows(x64) 准备版本：winx64_oracle_12c_database 一．安装： 1、准备 1.1、下载oracle 12c R2 for Windows的版本 下载地址： https://www.sodocs.net/doc/cd15547676.html,/technetwork/database/enterprise-edition/downloa ds/index.html 其中包括两个压缩包：winx64_12c_database_1of2.zip， winx64_12c_database_2of2.zip 1.2、解压oracle 12c R2 for Windows的版本 将两个压缩包解压到同一个目录下，即“database”，然后单击解压目录下的“setup.exe”文件：

2、安装过程 2.1、安装 双击”setup.exe”,软件会加载并初步校验系统是否可以达到了数据库安装的最低配置, 检查监视器参数，如果达到要求,就会直接加载程序并进行下一步的安装; 2.2、配置安全更新 在出现的“配置安全更新”窗口中，取消“我希望通过My Oracle Support 接受安全更新”，单击“下一步”： 注：电子邮件（可选） 我希望通过My Oracle Support接收安全更新（W）（可选） 一般情况下，这两项不必要勾选。

2.3、软件更新 安装时请连接网络,选择跳过更新,点击“下一步”:

2.4、安装选项 注：创建和配置数据库（C）（本文档选该项，下一步） 安装数据库软件并创建一个数据库实例（初学者） 仅安装数据库软件（D） 安装数据库软件，不会创建数据库实例（非初学者） 升级现有的数据库（U） 升级低版本的Oracle数据库 2.5、系统类 默认为“桌面类”； 如果是安装在服务器上，选择“服务器类”，如Windows Server系列，Ubuntu Server等。

modelsim仿真教程

本教程使用软件的下载链接如下： https://www.sodocs.net/doc/cd15547676.html,/download/quartus_modelsim_setup.zip Molelsim仿真使用教程 ——利用quartus生成网表文件Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件，接下来以一个简单的例子介绍modelsim的基本使用方法。 第一步：建立工程，该过程与quartus使用的教程大部分是一样的，区别如下： 在simluation选项中选择MoselSim-Altera作为仿真工具，fomat中的选项根据编程语言进行选择，本教程以VHDL为例。 第三方的仿真工具 所以在此选择

第二步：新建文件： 新建一个源文件，保存为led.vhd library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity led is port(led_out : out std_logic_vector(7 downto 0); clk : in std_logic; rst_n : in std_logic ); end led; architecture behavior of led is signal light : std_logic_vector (7 downto 0); begin process(clk,rst_n) begin if(rst_n = '0')then light <= "00000010"; elsif(clk'event and clk ='1' )then if(light = "10000000") then light <= "00000001"; else light <= light(6 downto 0)& '0'; end if; end if; end process; led_out <= light; end behavior; 新建一个testbench 文件，保存为testbench.vhd（testbench是电路的激励文件，在后面章节会详细介绍，这里仅仅作为软件的演示不具体介绍testbench的设计过程）： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.numeric_std.all; entity testbench is end testbench; architecture behavior of testbench is

modelsim使用命令

1. 常用仿真命令 vlib work // 建立work仿真库 vmap work wrok // 映射库 vlog -cover bcest *.v // 加覆盖率分析的编译 vsim -coverage -voptargs="+acc" -t ns test // 仿真文件为test.v add wave * // 将所有模块waveform. dump出来 add wave sim:/test/t/M2/Reg_out // 将模块Reg_out中的waveform. dump出来 delete wave /test/i 2. SVA 断言仿真命令 vlog -sv a.v vsim -assertdebug test view assertions vsim -assertdebug ScaleBlock_tf -L xilinxcorelib_ver -L unisims_ver // 加载xilinxlib库 3. verror 3601 // 查错 4. 给仿真工具加载xilinx 库命令 (1)加载之前将modelsim.ini改为非“只读” (2)“运行” cmd，到xilinx目录下 (3) C:\Xilinx > compxlib -s mti_se -p c:\Modeltech_6.0\win32 -f all -l verilog -o C:\ Modeltech_6.0\Xilinx_lbis 或者Xilinx目录下.\bin\nt\下有compxlib.exe

简单得modelsim命令行仿真 用do文件进行仿真真得很方便，比写testbench方便多了，我是深有感触呀，开始时因为不知道，只知道写testbence，在小得模块也写testbench,真得很烦躁！而且信号定义什么得比较多，采用do文件得方法就没有那么多信号定义了，管理也比较方便，呵呵，真得很方便，而且采用命令行得形式，感觉特有成就感，呵呵！ 1.运行仿真，在主窗口输入命令：vsim work.实体名 2.为时钟信号添加驱动，输入命令：force clk 0 0,1 10 -r 20，将仿真时钟设为50MHz；(设时间单位为ns) 3.打开波形窗口，输入命令：view wave 4.为波形窗口添加信号，输入命令：add wave -hex *，这里的*表示添加设计中所有的信号，-hex 表示以十六进制来表示波形窗口中的信号值； 5.开始仿真，输入命令，run 3us，这时候在波形窗口中出现仿真波形 6.退出仿真，输入命令：quit –sim。 modelsim常用命令 分类：Verilog/FPGA 2010-05-26 10:49 354人阅读评论(1) 收藏举报 用do文件进行仿真真得很方便，比写testbench方便多了，采用do文件没有那么多信号定义，管理也比较方便. 1.运行仿真，在主窗口输入命令：vsim work.实体名 2.为时钟信号添加驱动，输入命令：force clk 0 0,1 10 -r 20，将仿真时钟设为50MHz；(设时间单位为ns) 3.打开波形窗口，输入命令：view wave 4.为波形窗口添加信号，输入命令：add wave -hex *，这里的*表示添加设计中所有的信号，-hex表示以十六进制来表示波

ModelsimSE仿真步骤(优选.)

WILDSC ModelsimSE仿真教程 Verilog & VHDL 孙玉阳 2014/6/3 对于ModelsimSE仿真设置网上很难找到详细教程，在此写一篇基于Verilog 和VHDL的ModelsimSE的仿真设置教程，以期缩短大家ModelsimSE学习时间，由于时间仓促，不足之处还请见谅。

目录 1 ModelsimSE仿真——Verilog HDL (2) 1.1 建立资源库 (2) 1.1.1 建立资源库的目的 (2) 1.1.2 建立资源库前准备 (2) 1.1.3 建立资源库的步骤 (3) 1.2 功能仿真 (11) 1.2.1 建立ModelsimSE工程 (11) 1.2.2 添加Quartus工程文件 (12) 1.2.3 编译 (14) 1.2.4 仿真 (18) 1.3 时序仿真 (21) 2 ModelsimSE仿真——VHDL (25) 2.1 建立资源库 (25) 2.1.1 建立资源库的目的 (25) 2.1.2 建立资源库前准备 (25) 2.1.3 建立资源库的步骤 (26) 2.2 功能仿真 (33) 2.2.1 建立ModelsimSE工程 (33) 2.2.2 添加Quartus工程文件 (34) 2.2.3 编译 (37) 2.2.4 仿真 (40) 2.3 时序仿真 (44)

1ModelsimSE仿真——Verilog HDL 1.1建立资源库 1.1.1建立资源库的目的 Quartus Verilog工程文件里面在使用Primitives、Megafunction、LPM等Quartus自带模块时，会调用Quartus本身自带的一些库文件，但是ModelsimSE在仿真Quartus Verilog工程文件时不会自动去调用Quartus的库文件，同时ModelsimSE也不自带与Primitives、Megafunction、LPM相关的库文件。所以在仿真Primitives、Megafunction、LPM等模块时，必须在ModelsimSE里建立与其对应的资源库，否则无法仿真。 1.1.2建立资源库前准备 （备注：若需要后仿真（时序仿真）则进行这一步骤，若只进行前仿真（功能仿真）则跳过此步骤）： 打开待仿真的quartus工程，点击菜单Assignments->Settings，打开如下窗口 将以下红色部分设置好，先点击apply，然后点击OK即可

modelsim 10仿真教程

Modelsim仿真教程 一、前期准备 1、正确安装好modelsim和quartus软件。我用的平台的版本是Modelsim SE10.1 和Quartus II10.1。 2、在ModelSim中加入Quartus提供的仿真库 在ModelSim中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面： ·Quartus不支持Testbench； ·调用了megafunction或者lpm库之类的Altera的函数； ·时序仿真要在Modelsim下做仿真。 下面以Altera器件为例，介绍如何在ModelSim中加入Altera的仿真库，Quartus II 软件中自带有Altera的仿真库，只要把它拿到ModelSim中去编译一下就可以了，具体步骤如下： （1）.设置仿真库路径 打开ModelSim安装目录(我用的是ModelSim SE10.1版本，安装在C:\modeltech_10.1 目录下)，新建文件夹altera，我们就在该目录下存放预编译的各种Altera库。 启动ModelSim SE，在主窗口执行【File】/【Change Directory】命令将路径转到altera 文件夹。

（2）.新建库 Quartus II中提供的仿真库文件存放的路径是....\altera\10.1sp1\quartus\eda\sim_lib，每个库文件提供了两种形式：.v(Verilog)格式和.vhd(VHDL)格式两种，根据你所用的语言选择使用。用于编译资源库的文件有220model.v，220model.vhd，220pack.vhd，altera_mf.v，altera_mf.vhd，altera_mf_components.vhd，altera_primitives.v，altera_primitives.vhd， altera_primitives_components.vhd文件。网上的很多教程都是把这些文件一起编译，这样适用于Verilog和VHDL混合仿真，但如果只用一种语言，如Verilog则完全没必要全部编译。下面以该目录下的altera_mf.v为例介绍建立预编译库的方法。 注：ModelSim中仿真库可以分为两大类：第一类是工作库(working)，默认值为“work”目录，work目录中包含当前工程下所有被编译的设计单元，编译前必须建立一个work库，并且每个编译有且仅有一个work库；第二类是资源库(resource)，存储能被当前编译引用的设计单元，在编译期间允许有多个resource库，这节所讲的都是添加altera资源库。 在主窗口中选择【File】/【New】/【Library】命令，新建一个名为altera_mf的库。 （3）.编译库 方便起见在altera文件夹下新建目录src，把用于编译资源库的文件复制到src文件夹中。 在主菜单中选【Compile】/【Compile】命令，弹出Compile Source Files对话框，library 中选择你刚才建立的库名altera_mf，查找范围你选择altera_mf.v文件，刚才你已经把它复制到了...\altera\src目录下。执行编译命令。

Modelsim初级使用教程

Modelsim初级使用教程（转） 一、Modelsim简介 Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比quartus自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。 对于初学者，modelsim自带的教程是一个很好的选择，在Help->SE PDF Documentation->Tutorial里面.它从简单到复杂、从低级到高级详细地讲述了modelsim的各项功能的使用，简单易懂。但是它也有缺点，就是它里面所有事例的初期准备工作都已经放在example文件夹里，直接将它们添加到modelsim就可以用，它假设使用者对当前操作的前期准备工作都已经很熟悉，所以初学者往往不知道如何做当前操作的前期准备。 二、安装 同许多其他软件一样，Modelsim SE 同样需要合法的License,通常我们用Kengen产生license.dat。 1 解压安装工具包开始安装，安装时选择Full product安装。当出现Install Hardware Security Key Driver时选择否。当出现Add Modelsim To Path 选择是。出现Modelsim License Wizard时选择Close。 2 在C盘根目录新建一个文件夹flexlm，用Keygen产生一个License.dat,然后复制到该文件夹下。若License通过，但是打开ModelSim仍出错，则将系统时间调到2008年之前，重新生成License，再将时间调回来即可。 3 修改系统的环境变量。右键点击桌面我的电脑图标，属性->高级->环境变量->（系统变量）新建。按下图所示内容填写，变量值内如果已经有别的路径了，请用";"将其与要填的路径分开。LM_LICENSE_FILE = c:\flexlm\license.dat 4 安装完毕，可以运行。 注意：1、电脑的用户名不能为中文； 2、安装路径不能出现中文和空格，只能有数字、英文字母和下划线"_"组成； 3、若计算机还需要使用ModelSim-Altera 6.4a (Quartus II 9.0)，可不需做任何额外的设定，ModelSim SE 6.3g会自动抓到这个系统变量，并使用这个license file；反之亦然。

modelsim详细使用教程.pdf

Modelsim 详细使用方法 很多的modelsim教程中都讲得很丰富，但忽视了对整个仿真过程的清晰解读，而且都是拿counter范例举例子，有些小白就不会迁移了。这里我们着眼于能顺利的跑通一个自己写的程序，一步一步的讲解，如果你是一个初学者，这再适合你不过了，虽然貌似字写得比 较多，那是因为写得相当的详细，一看就会啦O(∩_∩)O~ 一、建立工程 1、在建立工程（project）前，先建立一个工作库（library），一般将这个 library 命名为 work。尤其是第一次运行 modelsim 时，是没有这个“work”的。但我们的 project 一般都是在这个work下面工作的，所以有必要先建立这个work。 File → new → library 点击library后会弹出一个对话框，问是否要创建work，点击OK。就能看见work.

2、 如果在 library 中有 work ，就不必执行上一步骤了，直接新建工程。 File →new →project 会弹出 在 Project Name 中写入工程的名字，这里我们写一个二分频器，所以命名 half_clk,然后点击 OK 。 会出现

由于我们是要仿一个自己写的程序，所以这里我们选择Create New File。 在File Name中写入文件名（这里的file name和刚刚建立的project name可以一致也可以不一致）。注意Add file as type要选择成Verilog（默认的是VHDL），然后OK。 发现屏幕中间的那个对话框没有自己消失，我们需要手动关闭它，点close。 并且在project中出现了一个half_clk.V的文件，这个就是我们刚刚新建的那个file。 这样工程就建立完毕了。 二、写代码： 1、写主程序：双击 half_clk.v 文件会出现程序编辑区，在这个区间里写好自己的 程序，这里我们写一个简单的二分频的代码： module half_clk_dai( clk_in, rst, clk_out ); input clk_in; input rst;

modelsim详细使用教程(一看就会)

Modelsim详细使用方法 很多的modelsim教程中都讲得很丰富，但忽视了对整个仿真过程的清晰解读，而且都是拿counter范例举例子，有些小白就不会迁移了。这里我们着眼于能顺利的跑通一个自己写的程序，一步一步的讲解，如果你是一个初学者，这再适合你不过了，虽然貌似字写得比较多，那是因为写得相当的详细，一看就会啦O(∩_∩)O~ 一、建立工程 1、在建立工程（project）前，先建立一个工作库（library），一般将这个library命名为 work。尤其是第一次运行modelsim时，是没有这个“work”的。但我们的project 一般都是在这个work下面工作的，所以有必要先建立这个work。 File→new→library 点击library后会弹出一个对话框，问是否要创建work，点击OK。就能看见work.

2、如果在library中有work，就不必执行上一步骤了，直接新建工程。 File→new→project 会弹出 在Project Name中写入工程的名字，这里我们写一个二分频器，所以命名half_clk,然后点击OK。 会出现

由于我们是要仿一个自己写的程序，所以这里我们选择Create New File。 在File Name中写入文件名（这里的file name和刚刚建立的project name可以一致也可以不一致）。注意Add file as type 要选择成Verilog（默认的是VHDL），然后OK。 发现屏幕中间的那个对话框没有自己消失，我们需要手动关闭它，点close。 并且在project中出现了一个half_clk.V的文件，这个就是我们刚刚新建的那个file。 这样工程就建立完毕了。 二、写代码： 1、写主程序：双击half_clk.v文件会出现程序编辑区，在这个区间里写好自己 的程序，这里我们写一个简单的二分频的代码： module half_clk_dai( clk_in, rst, clk_out ); input clk_in; input rst;