8051单片机IO引脚工作原理

8051单片机IO引脚工作原理

一、P0端口的结构及工作原理

P0端口8位中的一位结构图见下图：

由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。

下面，我们先就组成P0口的每个单元部份跟大家介绍一下：

先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。

对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D 端的数据才再次传送到Q端，从而改变Q端的状态。

多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为…地址/数据?总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为…数据/地址?总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为…地址/数据?总线使用的。

输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。

前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。

1、作为I/O端口使用时的工作原理

P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。

P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。

下图就是由内部数据总线向P0口输出数据的流程图（红色箭头）。

P0口用作I/O口线，其由引脚向内部数据总线输入（即输入状态Input）的工作过程：数据输入时（读P0口）有两种情况

1、读引脚

读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端要有效），通过内部数据总线输入，请看下图（红色简头）。

2、读锁存器

通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态，请看下图（红色箭头）：

P0端口是8031单片机的总线口，分时出现数据D7一D0、低8位地址A7一AO，以及三态，用来接口存储器、外部电路与外部设备。P0端口是使用最广泛的I／O端口。

2、作为地址/数据复用口使用时的工作原理

在访问外部存储器时P0口作为地址/数据复用口使用。

这时多路开关…控制?信号为…1?，…与门?解锁，…与门?输出信号电平由“地址/数据”线信号决定；多路开关与反相器的输出端相连，地址信号经“地址/数据”线→反相器→V2场效应管栅极

→V2漏极输出。

例如：控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。请看下图（兰色字体为电平）：

反之，控制信号为“1”、地址信号为“1”，“与门”输出为高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。请看下图（兰色字体为电平）：

可见，在输出“地址/数据”信息时，V1、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。

P0口又作为数据总线使用。在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码（输入）。

在取指令期间，“控制”信号为“0”，V1管截止，多路开关也跟着转向锁存器反相输出端Q 非；CPU自动将0FFH（11111111，即向D锁存器写入一个高电平…1?）写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。请看下图

如果该指令是输出数据，如MOVX @DPTR，A（将累加器的内容通过P0口数据总线传送到外部RAM中），则多路开关“控制”信号为…1?，“与门”解锁，与输出地址信号的工作流程类似，数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。

如果该指令是输入数据（读外部数据存储器或程序存储器），如MOVX A，@DPTR（将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中），则输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于上图中的读取指令码流程图。

通过以上的分析可以看出，当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。大家以后在系统设计时务必注意，即程序中不能再含有以P0口作为操作数（包含源操作数和目的操作数）的指令。

二、P1端口的结构及工作原理

P1口的结构最简单，用途也单一，仅作为数据输入/输出端口使用。输出的信息有锁存，输入有读引脚和读锁存器之分。P1端口的一位结构见下图.

由图可见，P1端口与P0端口的主要差别在于，P1端口用内部上拉电阻R代替了P0端口的场效应管T1，并且输出的信息仅来自内部总线。由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口线上，所以，P1端口是具有输出锁存的静态口。

由上图可见，要正确地从引脚上读入外部信息，必须先使场效应管关断，以便由外部输入的信息确定引脚的状态。为此，在作引脚读入前，必须先对该端口写入l。具有这种操作特点的输入/输出端口，称为准双向I/O口。8051单片机的P1、P2、P3都是准双向口。P0端口由于输出有三态功能，输入前，端口线已处于高阻态，无需先写入l后再作读操作。

P1口的结构相对简单，前面我们已详细的分析了P0口，只要大家认真的分析了P0口的工作原理，P1口我想大家都有能力去分析，这里我就不多论述了。

单片机复位后，各个端口已自动地被写入了1，此时，可直接作输入操作。如果在应用端口的过程中，已向P1一P3端口线输出过0，则再要输入时，必须先写1后再读引脚，才能得到正确的信息。此外，随输入指令的不同，H端口也有读锁存器与读引脚之分。三、P2端口的结构及工作原理:

P2端口的一位结构见下图：

PS：与门需要更换成非门，读引脚的输入端应连接到P0.X上；

由图可见，P2端口在片内既有上拉电阻，又有切换开关MUX，所以P2端口在功能上兼有P0端口和P1端口的特点。这主要表现在输出功能上，当切换开关向下接通时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当多路开关向上时，输出的一位地址信号也经反相器和场效应管反相后，输出在端口引脚线上。

对于8031单片机必须外接程序存储器才能构成应用电路（或者我们的应用电路扩展了外部存储器），而P2端口就是用来周期性地输出从外存中取指令的地址(高8位地址)，因此，P2端口的多路开关总是在进行切换，分时地输出从内部总线来的数据和从地址信号线上来的地址。因此P2端口是动态的I/O端口。输出数据虽被锁存，但不是稳定地出现在端口线上。其实，这里输出的数据往往也是一种地址，只不过是外部RAM的高8位地址。

在输入功能方面，P2端口与P0和H端口相同，有读引脚和读锁存器之分，并且P2端口也是准双向口。

可见，P2端口的主要特点包括：

①不能输出静态的数据；

②自身输出外部程序存储器的高8位地址；

②执行MOVX指令时，还输出外部RAM的高位地址，故称P2端口为动态地址端口。

即然P2口可以作为I/O口使用，也可以作为地址总线使用，下面我们就不分析下它的两种工作状态。

1、作为I/O端口使用时的工作过程

当没有外部程序存储器或虽然有外部数据存储器，但容易不大于256B，即不需要高8

位地址时（在这种情况下，不能通过数据地址寄存器DPTR读写外部数据存储器），P2口可以I/O口使用。这时，“控制”信号为“0”，多路开关转向锁存器同相输出端Q，输出信号经

8051单片机的引脚及其功能

今天我们学习8051单片机的引脚及其功能。 8051系列各种芯片的引脚是互相兼容的，8051，8751和8031均采用40脚双列直播封装型式。当然，不同芯片之间引脚功能也略有差异。8051单片机是高性能的单片机，因为受到引脚数目的限制，所以有不少引脚具有第二功能，其中有些功能是8751芯片所专有的。各引脚功能简要说明如下： Vcc（40脚）：电源端，为＋5V。 Vss（20脚）：接地端。 时钟电路引脚XLAL2(18脚)：接外部晶体和微调电容的一端。若需采用外部时钟电路时，该引脚输入外时钟脉冲，要检查8051的振荡电路是否正确工作，可用示波器查看XLAL2端是否有脉冲信号输出。 时钟电路引脚XLAL1(19脚)：接外部晶体的微调电容的另一端。在片内它是振荡电路方相放大器的输入端。在采用外部时钟时，该引脚必须接地。 RST(9脚)：RST是复位信号输入端，高电平有效。当此输入端保持两个机器周期，即24个时钟振荡周期的高电平时，就可以完成复位操作。RST引脚的第二功能是VPD,即备用电源的输入端。当主电源Vcc发生故障降低到低电平规定值时，将＋5V电源自动接入RST端，为RAM 提供备用电源，以保证存储在RAM中的信息不丢失，以使电源正常后能继续正常运行。 ALE（30脚）：地址锁存允许信号端。当8051上电正常工作后，ALE引脚不断向外输出正脉冲信号，此频率为振荡器频率fosc的1/6。CPU访问片外存储器时，ALE输出信号作为锁存低8位地址的控制信号。在CPU访问片外数据存储器时，会丢失一个脉冲。平时不访问外存储器时，ALE端也可1/6的振荡频率固定输出正脉冲，因而ALE也可以用作对外输出时钟或定时信号。如果你想看一下8051芯片的好坏，可用示波器查看ALE端是否有脉冲信号输出，如有，则8051基本上是好的。ALE端的负载驱动能力为8个LS型TTL。此引脚的第二功能PROG是对片内带有4K EPROM的8751固化程序时，作为编程脉冲输入端。 PSCN（29脚）：程序存储器允许输出信号端。在访问片外程序存储器时，此端口定时输出脉冲作为读片外程序存储器的选通信号。此引脚EPROM的OE端，PSCN端有效，即允许读出片

8051单片机的内部结构

8051是MCS-51系列单片机的典型产品，我们以这一代表性的机型进行系统的讲解。 8051单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明： 中央处理器(CPU)是整个单片机的核心 部件，是8位数据宽度的处理器，能处理 8位二进制数据或代码，CPU负责控制、 指挥和调度整个单元系统协调的工作，完 成运算和控制输入输出功能等操作。 ·数据存储器(RAM)： 8051内部有128个8位用户数据存储 单元和128个专用寄存器单元，它们是统 一编址的，专用寄存器只能用于存放控制 指令数据，用户只能访问，而不能用于存 放用户数据，所以，用户能使用的的RAM 只有128个，可存放读写的数据，运算的 中间结果或用户定义的字型表。 ·程序存储器(ROM)： 8051共有4096个8位掩膜ROM，用于存放用户程序，原始数据或表格。 ·定时/计数器(ROM)： 8051有两个16位的可编程定时/计数器，以实现定时或计数产生中断用于控制程序转向。 ·并行输入输出(I/O)口： 8051共有4组8位I/O口(P0、P1、P2或P3)，用于对外部数据的传输。 ·全双工串行口： 8051内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以 用作异步通信收发器，也可以当同步移位器使用。 ·中断系统： 8051具备较完善的中断功能，有两个外中断、两个定时/计数器中断和一个串行中断，可 满足不同的控制要求，并具有2级的优先级别选择。 ·时钟电路： 8051内置最高频率达12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但8051 单片机需外置振荡电容。

AT89C51单片机的基本结构和工作原理

AT89C51单片机的主要工作特性： ·内含4KB的FLASH存储器，擦写次数1000次； ·内含28字节的RAM； ·具有32根可编程I/O线； ·具有2个16位可编程定时器； ·具有6个中断源、5个中断矢量、2级优先权的中断结构； ·具有1个全双工的可编程串行通信接口； ·具有一个数据指针DPTR; ·两种低功耗工作模式，即空闲模式和掉电模式； ·具有可编程的3级程序锁定定位； AT89C51的工作电源电压为5（1±0.2）V且典型值为5V,最高工作频率为24MHz. AT89C51各部分的组成及功能： 1.单片机的中央处理器（CPU）是单片机的核心，完成运算和操作控制，主要包括运算器和控制器两部分。

（1）运算器 运算器主要用来实现算术、逻辑运算和位操作。其中包括算术和逻辑运算单元ALU、累加器ACC、B寄存器、程序状态字PSW和两个暂存器等。 ALU是运算电路的核心，实质上是一个全加器，完成基本的算术和逻辑运算。算术运算包括加、减、乘、除、增量、减量、BCD码运算；逻辑运算包括“与”、“或”、“异或”、左移位、右移位和半字节交换，以及位操作中的位置位、位复位等。 暂存器1和暂存器2是ALU的两个输入，用于暂存参与运算的数据。ALU的输出也是两个：一个是累加器，数据经运算后，其结果又通过内部总线返回到累加器；另一个是程序状态字PSW，用于存储运算和操作结果的状态。 累加器是CPU使用最频繁的一个寄存器。ACC既是ALU处理数据的来源，又是ALU运算结果的存放单元。单片机与片外RAM或I/O扩展口进行数据交换必须通过ACC来进行。 B寄存器在乘法和除法指令中作为ALU的输入之一，另一个输入来自ACC。运算结果存于AB寄存器中。 （2）控制器 控制器是识别指令并根据指令性质协调计算机内各组成单元进行工作的部件，主要包括程序计数器PC、PC增量器、指令寄存器、指令译码器、定时及控制逻辑电路等，其功能是控制指令的读入、译码和执行，并对指令执行过程进行定时和逻辑控制。AT89C51单片机中，PC是一个16位的计数器，可对64KB程序存储器进行寻址。复位时PC的内容是0000H. (3)存储器 单片机内部的存储器分为程序存储器和数据存储器。AT89C51单片机的程序存储器采用4KB的快速擦写存储器Flash Memory,编程和擦除完全是电器实现。 （4）外围接口电路 AT89C51单片机的外围接口电路主要包括：4个可编程并行I/O口,1个可编程串行口，2个16位的可编程定时器以及中断系统等。 AT89C51的工作原理： 1.引脚排列及功能 AT89C51的封装形式有PDIP,TQFP,PLCC等，现以PDIP为例。 （1）I/O口线 ·P0口 8位、漏极开路的双向I/O口。 当使用片外存储器及外扩I/O口时，P0口作为低字节地址/数据复用线。在编程时，P0口可用于接收指令代码字节；程序校验时，可输出指令字节。P0口也可做通用I/O口使用，但需加上拉电阻。作为普通输入时，应输出锁存器配置1。P0口可驱动8个TTL负载。 ·P1口 8位、准双向I/O口，具有内部上拉电阻。 P1口是为用户准备的I/O双向口。在编程和校验时，可用作输入低8位地址。用作输入时，应先将输出锁存器置1。P1口可驱动4个TTL负载。 ·P2 8位、准双向I/O口，具有内部上拉电阻。 当使用外存储器或外扩I/O口时，P2口输出高8位地址。在编程和校验时，P2口接收高字节地址和某些控制信号。 ·P3 8位、准双向I/O口，具有内部上拉电阻。 P3口可作为普通I/O口。用作输入时，应先将输出锁存器置1。在编程/校验时，P3口接收某些控制信号。它可驱动4个TTL负载。 （2）控制信号线

单片机的引脚原理图及说明完整版

单片机的引脚原理图及 说明 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】

一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D 锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。

D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

单片机io口理解

【转】单片机IO口设置推挽和开漏的区别（转自网易博客冷水泡茶的日志）2010-09-28 13:43 单片机IO口设置推挽和开漏的区别 一般情况下我们在电路设计编程过程中设置单片机，大多是按照固有的模式去做的，做了几年这一行了，也没碰到过什么问题。昨天就遇到了这样一个问题，电路结构如图一，在这种情况下STC单片机与410单片机通讯是没问题的 但是与PC就无法通讯了，STC收不到PC的命令，以前410的位置是用的STC的片子一直没问题，我想也许是驱动能力不够，在410TX端加了上拉，不过没起作用。 用示波器监视串口得到面的波形 这说明sp3232下拉得不够，于是加了下拉，还是没起作用。又把410端口内部的上拉去掉，结果还是一样。 最后请教老师，在410程序里将TX的工作方式由推挽式改为开漏式，一切ok~！

从网上查了推挽和开漏的区别，放在这里免得以后再到处找了，给自己保存了 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。 对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况，因为上拉电

80C51单片机的引脚功能

1.1 80C51单片机的引脚功能 80C51系列中，用CHMOS工艺制造的单片机都采用双列直插式（DIP）40脚封装，引脚信号完全相同。图2-9为引脚图，这40根引脚大致可分为：电源（V CC、V SS、V PP、V PD）、时钟（XTAL1、XTAL2）、I/O口（P0~P3）、地址总线（P0口、P2口）和控制总线（ALE、RST、、、 ）等几部分。它们的功能简述如下： 1．电源 Vcc（引脚号40），芯片电源，接+5V；Vss（引脚号20），电源接地端。 2．时钟 XTAL1（引脚号18）内部振荡电路反相放大器的输入端，是外接晶振的一个引脚。当采用外部振荡器时，此引脚接地。 XTAL2（引脚号19）内部振荡器的反相放大器输出端，是外接晶振的另一端。当采用外部振荡器时，此引脚接外部振荡源。 3．控制总线 （1）ALE/（引脚号30）:正常操作时为ALE功能（允许地址锁存），用来把地址的低字节锁存到外部锁存器。ALE引脚以不变的频率（振荡器频率的 1/6）周期性地发出正脉冲信号。因此，它可用作对外输出的时钟信号或用于定时。但要注意，每当访问外部数据存储器时，将跳过一个ALE脉冲。ALE端可以驱动（吸收或输出电流）8个LSTTL电路。在8751单片机EPROM编程期间，此 引脚接编程脉冲（功能）。 （2）（引脚号29）：外部程序存储器读选通信号。在从外部程序存储器取指令（或数 据）期间，在每个机器周期内两次有效。可以驱动8个LSTTL电路。 （3）RST/VPD（引脚号9）：复位信号输入端。振荡器工作时，该引脚上持续2个机器周期的高 电平可实现复位操作。此引脚还可接上备用电源。在Vcc掉电期间，由向内部RAM提供电源，以保持内部RAM中的数据。 （4）/Vpp（引脚号31）：为内部程序存储器和外部程序存储器的选择端。当 为高电平时，访问内部程序存储器（PC值小于4K）；当为低电平时，访问外部程序存储器。对于87C51单片机，在EPROM编程期间，此端为21V编程电源输入端。

IO口工作原理

8051单片机I/O引脚工作原理 (2012-11-09 20:56:54) 转载▼ 标签： 杂谈 8051单片机I/O引脚工作原理 [转载] 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓

冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。 前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电

51单片机各引脚及端口详解

51单片机各引脚及端口详解 51单片机引脚功能： MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照----单片机引脚图： l P0.0~P0.7 P0口8位双向口线（在引脚的39~32号端子）。 l P1.0~P1.7 P1口8位双向口线（在引脚的1~8号端子）。 l P2.0~P2.7 P2口8位双向口线（在引脚的21~28号端子）。 l P3.0~P3.7 P2口8位双向口线（在引脚的10~17号端子）。 这4个I/O口具有不完全相同的功能,大家可得学好了,其它书本里虽然有,但写的太深,对于初学者来说很难理解的,我这里都是按我自已的表达方式来写的,相信你也能够理解的。 P0口有三个功能： 1、外部扩展存储器时,当做数据总线（如图1中的D0~D7为数据总线接口） 2、外部扩展存储器时,当作地址总线（如图1中的A0~A7为地址总线接口）

3、不扩展时,可做一般的I/O使用,但部无上拉电阻,作为输入或输出时应在外部接上拉电阻。 P1口只做I/O口使用：其部有上拉电阻。 P2口有两个功能： 1、扩展外部存储器时,当作地址总线使用 2、做一般I/O口使用,其部有上拉电阻; P3口有两个功能： 除了作为I/O使用外（其部有上拉电阻）,还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。 有部EPROM的单片机芯片（例如8751）,为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引脚的形式提供的, 即：编程脉冲：30脚（ALE/PROG） 编程电压（25V）：31脚（EA/Vpp） 接触过工业设备的兄弟可能会看到有些印刷线路板上会有一个电池,这个电池是干什么用的呢？这就是单片机的备用电源,当外接电源下降到下限值时,备用电源就会经第二功能的方 式由第9脚（即RST/VPD）引入,以保护部RAM中的信息不会丢失。 在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输 入为低电平则可提供电流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。 ALE 地址锁存控制信号：在系统扩展时,ALE用于控制把P0口的输出低8位地址送锁存器锁存起来,以实现低位地址和数据的隔离。参见图2（8051扩展2KB EEPROM电路,在图中ALE与4LS373锁存器的G相连接,当CPU对外部进行存取时,用以锁住地址的低位地址, 即P0口输出。 由于ALE是以晶振六分之一的固定频率输出的正脉冲,当系统中未使用外部存储器时,ALE 脚也会有六分之一的固定频率输出,因此可作为外部时钟或外部定时脉冲使用。

80C51单片机引脚图及引脚功能介绍

80C51单片机引脚图及引脚功能介绍 首先我们来介绍一下单片机的引脚图及引脚功能(如下图所示)，引脚的具体功能将在下面详细介绍 单片机的40个引脚大致可分为4类：电源、时钟、控制和I/O引脚。 ⒈ 电源: ⑴ VCC - 芯片电源，接+5V； ⑵ VSS - 接地端； ⒉ 时钟:

XTAL1、XTAL2 - 晶体振荡电路反相输入端和输出端。 ⒊ 控制线:控制线共有4根， ⑴ ALE/PROG:地址锁存允许/片内EPROM编程脉冲 ① ALE功能：用来锁存P0口送出的低8位地址 ② PROG功能：片内有EPROM的芯片，在EPROM 编程期间，此引脚输入编程脉冲。 ⑵ PSEN:外ROM读选通信号。 ⑶ RST/VPD:复位/备用电源。 ① RST（Reset）功能：复位信号输入端。 ② VPD功能：在Vcc掉电情况下，接备用电源。 ⑷ EA/Vpp:内外ROM选择/片内EPROM编程电源。 ① EA功能：内外ROM选择端。 ② Vpp功能：片内有EPROM的芯片，在EPROM 编程期间，施加编程电源Vpp。 ⒋ I/O线

80C51共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个引脚。 P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。 拿到一块单片机，想要使用它，首先必须要知道怎样去连线，我们用的一块89C51的芯片为例，我们就看一下如何给它连线。 1、电源：这当然是必不可少的了。单片机使用的是5V电源，其中正极接40管脚，负极（地）接20管脚。 2、振蒎电路：单片机是一种时序电路，必须供给脉冲信号才能正常工作，在单片机内部已集成了振荡器，使用晶体振荡器，接18、19脚。只要买来晶体震荡器，电容，连上就能了，按图1接上即可。 3、复位管脚：按图1中画法连好，至于复位是何含义及为何需要复要复位，在单片机功能中介绍。 4、 EA管脚：EA管脚接到正电源端。至此，一个单片机就接好，通上电，单片机就开始工作了。

单片机IO端口工作原理(P0端口,漏极开路,推挽,上拉电阻,准双向口)

单片机IO端口工作原理（P0端口,漏极开路,推挽,上拉电阻,准双向口） 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 输入缓冲器：在P0口中，有两个三态的缓冲器，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态。图中有一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。图中另一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。图中的锁存器，D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q 非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。

多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 还有与门、与非门。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），图中与门输出的也是一个0（低电平），V1管就截止，且多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态）的工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。由于当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下图就是由内部数据总线向P0口输出数据的流程图（红色箭头）。

单片机各引脚的介绍

单片机各引脚的功能： ①电源引脚： 8051单片机的右上角即40脚接VCC，左下角即20脚接GND。 ②输入/输出口（I/O）: 从39 脚起，为Port 0的开始引脚，即第39至32脚蹬8只脚为Port 0；Port 0的对面是Port 1，也就是第1脚到第8脚。Port 1从第1脚开始，所以Port 2从其斜对脚第21脚开始，也就是在右下方，第21脚到第28脚就是Port 2.同样的，Port 2的对面就是Port 3，第10脚到第17脚就是Port 3.39,1,21,10就是这4个Port的开始引脚。 ③复位引脚 对于8051而言，只要复位引脚接高电平超过2个机器周期（约2μs），即可产生复位操作。而8051的复位引脚在Port 1和Port 3之间，即第9脚。辅助记忆的方法“系统久久不动就要按一下Reset钮以复位系统”，这久久就是第9脚的谐音。 ④频率引脚 微控制器都需要时钟脉冲，而在引脚上方的两只引脚，即19,18脚，就是时钟引脚，分别是XTAL1，XTAL2. ⑤存储器引脚 8051内部有存储器，外部也可接存储器。使用内部存储器还是外部存储器，则须视31脚（Port 0下面那只脚）而定。31脚就是EA'引脚，即访问外部存储器使能引脚。

当EA'=1时，系统使用内部存储器; 当EA'=0时，系统使用外部存储器。 ⑥外部存储器控制引脚 现在就剩下EA'引脚下面的两个引脚了，这两只引脚与EA'引脚有点类似，都是控制存储器的，说明如下。 30脚为地址锁存允许信号ALE（Address Latch Enable），其功能是在访问外部存储器时，送出一个将原本在Port 0中的地址(A0-A7地址)锁存在外部锁存器IC的信号，让Port 0空出来，以传输数据。 29脚为程序存储器允许输出端PSEN'（Program Storess ENable），其功能也是访问外部存储器。通常此引脚连接到外部存储器（ROM）的OE'引脚，当8051要读取外部存储器的数据时，此引脚就会输出一个低平信号。 （29,30脚比较难理解，所幸，只要不动用到外部存储器，就可以当它们不存在。）

关于51单片机IO引脚驱动能力

单片机的引脚，可以用程序来控制，输出高、低电平，这些可算是单片机的输出电压。 但是，程序控制不了单片机的输出电流。单片机的输出电流，很大程度上是取决于引脚上的外接器件。 单片机输出低电平时，将允许外部器件，向单片机引脚内灌入电流，这个电流，称为“灌电流”，外部电路称为“灌电流负载”； 单片机输出高电平时，则允许外部器件，从单片机的引脚，拉出电流，这个电流，称为“拉电流”，外部电路称为“拉电流负载”。 这些电流一般是多少？最大限度是多少？这就是常见的单片机输出驱动能力的问题。 早期的51系列单片机的带负载能力，是很小的，仅仅用“能带动多少个TTL输入端”来说明的。 P1、P2和P3口，每个引脚可以都带动3个TTL输入端，只有P0口的能力强，它可以带动8个！ 分析一下TTL的输入特性，就可以发现，51单片机基本上就没有什么驱动能力。TTL输入基极的电流很小（一般为微安级的10uA-100uA）。 它的引脚，甚至不能带动当时的LED进行正常发光。（其工作电流一般为几个毫安到十几个毫安）。 记得是在AT89C51单片机流行起来之后，做而论道才发现：单片机引脚的能力大为增强，可以直接带动LED发光了。 看看下图，图中的D1、D2就可以不经其它驱动器件，直接由单片机的引脚控制发光显示。

虽然引脚已经可以直接驱动LED发光，但是且慢，先别太高兴，还是看看AT89C51单片机引脚的输出能力吧。 从AT89C51单片机的PDF手册文件中可以看到，稳态输出时，“灌电流”的上限为： Maximum IOL per port pin:10mA; Maximum IOL per8-bit port:Port0:26mA,Ports1,2,3:15mA; Maximum total I for all output pins:71mA. 这里是说： 每个单个的引脚，输出低电平的时候，允许外部电路，向引脚灌入的最大电流为10mA； 每个8位的接口（P1、P2以及P3），允许向引脚灌入的总电流最大为15mA，而P0的能力强一些，允许向引脚灌入的最大总电流为26mA； 全部的四个接口所允许的灌电流之和，最大为71mA。 而当这些引脚“输出高电平”的时候，单片机的“拉电流”能力呢？可以说是太差

单片机IO口结构与工作原理

一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。 下面，先分析组成P0口的各个部分： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这个三态缓冲器有效，引脚上的数据才会传输到部数据总线上。 D锁存器：在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（部没有ROM）的单片机或者编写的程序超过了单片机部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），V1管截止，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。这时多路开关的控制信号为低电平0，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下图就是由部数据总线向P0口输出数据的流程图（红色箭头）。 2、地址输出过程 控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。

单片机IO口结构及工作原理

、Po端口的结构及工作原理 Po端口8位中的一位结构图见下图: 地址∕ttiκ I i O i XWwfr?? 内部总线 i?引脚 PO 口工作康理图 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成下面，先分析组成P0 口的各个部分： 先看输入缓冲器：在P0 口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这 个三态缓冲器有效，引脚上的数据才会传输到内部数据总线上。 D锁存器：在51单片机的32根I/O 口线中都是用一个D触发器来构成锁存器的。D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0 口可以作为通用的输入输出端口（即I/O）使用，对于8031 （内部没有ROM ）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0 口就作为,地址/数据? 总线使用。这个多路选择开关就是用于选择是做为普通I/O 口使用还是作为，数据/地址?总线使用的选择开关了。当多路开关与下面接通时，P0 口是作为普通的I/O 口使用的，当多路开关是与上面接通时，P0 口是作为,地址/数据？总线使用的。 输出驱动部份：P0 口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

Po 口作为I/O端口使用时，多路开关的控制信号为0 （低电平）,V1管截止, 多路开关是与锁存器的Q非端相接的（即P0 口作为I/O 口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端 P0.X。这时多路开关的控制信号为低电平0, V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。下图就是由内部数据总线向P0 口输出数据的流程图（红色箭头）。 地址/数抵 控制信号（0. 1） PO. XWftKra 内部总线 ht t p://WWW Z Po口由内部致据忌址向31 Wtt出时的5t?≡ 2、地址输出过程 控制信号为1 ,地址信号为“（时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。

51单片机引脚介绍

51单片机引脚功能介绍 引脚大全 51单片机引脚功能： MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照----单片机引脚图： l P0.0~P0.7 P0口8位双向口线（在引脚的39~32号端子）。 l P1.0~P1.7 P1口8位双向口线（在引脚的1~8号端子）。 l P2.0~P2.7 P2口8位双向口线（在引脚的21~28号端子）。 l P3.0~P3.7 P2口8位双向口线（在引脚的10~17号端子）。 这4个I/O口具有不完全相同的功能,大家可得学好了,其它书本里虽然有,但写的太深,对于初学者来说很难理解的,我这里都是按我自已的表达方式来写的,相信你也能够理解的。 P0口有三个功能： 1、外部扩展存储器时,当做数据总线（如图1中的D0~D7为数据总线接口） 2、外部扩展存储器时,当作地址总线（如图1中的A0~A7为地址总线接口） 3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。 P1口只做I/O口使用：其内部有上拉电阻。 P2口有两个功能： 1、扩展外部存储器时,当作地址总线使用 2、做一般I/O口使用,其内部有上拉电阻; P3口有两个功能： 除了作为I/O使用外（其内部有上拉电阻）,还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。

有内部EPROM的单片机芯片（例如8751）,为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引脚的形式提供的, 即：编程脉冲：30脚（ALE/PROG） 编程电压（25V）：31脚（EA/Vpp） 接触过工业设备的兄弟可能会看到有些印刷线路板上会有一个电池,这个电池是干什么用的呢？这就是单片机的备用电源,当外接电源下降到下限值时,备用电源就会经第二功能的方式由第9脚（即RST/VPD）引入,以保护内部RAM中的信息不会丢失。 在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。 ALE 地址锁存控制信号：在系统扩展时,ALE用于控制把P0口的输出低8位地址送锁存器锁存起来,以实现低位地址和数据的隔离。参见图2（8051扩展2KB EEPROM电路,在图中ALE与4LS373锁存器的G相连接,当CPU对外部进行存取时,用以锁住地址的低位地址,即P0口输出。 由于ALE是以晶振六分之一的固定频率输出的正脉冲,当系统中未使用外部存储器时,ALE脚也会有六分之一的固定频率输出,因此可作为外部时钟或外部定时脉冲使用。 PSEN 外部程序存储器读选通信号：在读外部ROM时PSEN低电平有效,以实现外部ROM单元的读操作。 1、内部ROM读取时,PSEN不动作; 2、外部ROM读取时,在每个机器周期会动作两次; 3、外部RAM读取时,两个PSEN脉冲被跳过不会输出; 4、外接ROM时,与ROM的OE脚相接。 参见图2—（8051扩展2KB EEPROM电路,在图中PSEN与扩展ROM的OE脚相接） EA/VPP 访问和序存储器控制信号 1、接高电平时： CPU读取内部程序存储器（ROM） 扩展外部ROM：当读取内部程序存储器超过0FFFH（8051）1FFFH（8052）时自动读取外部ROM。

IO结构和工作原理

单片机IO口结构及上拉电阻 MCS-51有4组8位I/O口：P0、P1、P2和P3口，P1、P2和P3为准双向口，P0口则为双向三态输入输出口，下面我们分别介绍这几个口线。 一、P0口和P2口 图1和图2为P0口和P2口其中一位的电路图。由图可见，电路中包含一个数据输出锁存器（D触发器）和两个三态数据输入缓冲器，另外还有一个数据输出的驱动（T1和T2）和控制电路。这两组口线用来作为CPU与外部数据存储器、外部程序存储器和I/O扩展口，而不能象P1、P3直接用作输出口。它们一起可以作为外部地址总线，P0口身兼两职，既可作为地址总线，也可作为数据总线。 图1 单片机P0口内部一位结构图 图2 单片机P0口内部一位结构图 P1口作为外部数据存储器或程序存储器的地址总线的高8位输出口 AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。外部的程序

存储器由PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为2^16=64k，所以MCS-51最大可外接64kB的程序存储器和数据存储器。 二、P1口 图3为P2口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输出口时，1写入锁存器，Q(非)=0，T2截止，内上拉电阻将电位拉至"1"，此时该口输出为1，当0写入锁存器，Q(非)=1,T2导通，输出则为0。 图3 单片机P2口内部一位结构图 作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。 需要说明的是，作为输入口使用时，有两种情况: 1.首先是读锁存器的内容，进行处理后再写到锁存器中，这种操作即读—修改—写操作，象JBC(逻辑判断)、CPL(取反)、INC(递增)、DEC(递减)、ANL(与逻辑)和ORL(逻辑或)指令均属于这类操作。 2.读P1口线状态时，打开三态门G2,将外部状态读入CPU。 三、P3口 P3口的电路如图4所示，P3口为准双向口，为适应引脚的第二功能的需要，增加了第二功能控制逻辑，在真正的应用电路中，第二功能显得更为重要。由于第二功能信号有输入输出两种情况，我们分别加以说明。