数字时钟的实验报告
北方民族大学
电气信息工程学院
实训报告
课程名称电子作品制作与开发项目实践选修课系列I
题目数字时钟_______________________________________
院（部、中心）_________ 电气信息工程学院_____________
学生姓名__________________ 何勇_________________________ 专业测控技术与仪器学号20080280 _____________ 指导教师签名________ 毛建东________ 周春艳 ___________
报告提交时间2010 年12月25日 ________________
同组人员__________________ 伏露金鹏强窕_________________ 北方民族大学教务处制
评语:
成绩
⑴答辩：(% )
⑵报告：(% )
⑶平时：(% ) 总成
绩：__________
指导教师：
年月曰
目录
一：数字时钟的要求与任务 (4)
二：数字时钟的原理 (4)
1 数字时钟结构 (4)
AT89S51 介绍 (4)
2 、数字钟的电路结构组成 (8)
3、单元电路设计 (8)
1）译码驱动及显示单元 (8)
2）校时控制电路 (9)
3）5V 稳压直流电源电路 (10)
4）晶振电路和复位电路 (11)
三、数字时钟的原理图 (12)
四、数字时钟Protel 整体原理图及PCB 板 (13)
五、数字时钟的程序 (15)
1、流程图 (15)
2、程序 (17)
六、元件清单 (21)
七、制作的心得 (22)
八、实物图 (23)
：数字时钟的要求与任务
要求：掌握单片机控制数码管显示系统的开发设计
任务：设计并制作一个数字钟。要求外接 4 个按键，分别为“设定”、“加1”、“减1”和“确定”键，用于调整时间；外接8 个LED 数码管，分别显示时、分、秒，以24 小时制显示时间。
另外需要使用AC220V转AC （单）12V变压器、二极管IN4004、
稳压块7905、7805等自制5v 电源一套。
建议单片机使用40 脚双列直插AT89S51 实现，LED 显示使用
74LS164 串入并出芯片模拟串口实现。
二：数字时钟的原理
1 数字时钟结构
该实训作品是利用AT89S51单片机结合数码管设计出的一个可调时的数字时钟，其主要利用单片机的输入/ 输出功能，定时/ 计数功能和中断功能。
AT89S51 介绍
AT89S51 是一个低功耗，高性能CMOS8 位单片机，片含4k Bytes ISP（In-system programmable）的可反复擦写1000 次的Flash 只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片集成了通用8位中央处理器和ISP Flash存储单元，功能强大的微型计算机的AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。
AT89S51具有如下特点：40个引脚（引脚图如图1-2所示），4k Bytes Flash 片程序存储器，128 bytes的随机存取数据存储器（RAM , 32个外部双向输入
/ 输出（I/O ） 口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数 器,2个全双工串行通信口，看门狗（WDT 电路，片时钟振荡器。 此外，AT89S51设计和配置了振荡频率可为OHz 并可通过软件设置省电模式。 空闲模式下，CPU 暂停工作，而RAM 定时计数器，串行口，外中断系统可继续工 作，掉电模式冻结振荡器而保存 RAM 勺数据，停止芯片其它功能直至外中断激活 或硬件复位。同时该芯片还具有PDIP 、TQFP 和PLCC 等三种封装形式，以适应不 同产品的需求。
P1.OE 1
40 □ vex
g EK-Pl 1 匚 P 3S □ Po o I ：ADO)
P1.2C 3
拥 □ P0.1 I.AD1J
Pl 3匚 4
37 □ Po.Z (AD2)
P1.4C 5
36 □ P0.9 iMOShPl.SL 51
□ PO.4 (AD4}
(MISO) P1.4C 7 34 □ P0.5 i.ADSJ (SOQ PVT 匚 8
33 1 P0.fi i.ADO) AST 匚 a
豔 J P0.7 (AM)
匚
10 31 j EA*VPP
订畑P3.1匚 11 30 3 ALE-'Pm (S
ifNTO ? P3.2E 12 2Q □ PSER irrarr- Ps.3 匚 13
1 P2.7 (All) gP3,4 匚 14
27 1 P2.e (A1+J
fn ）円寿匚
115 Zfi
J P2 5 (A1 3) (m-ps.frL f16 25 JP2.4 (A12)
|；R13' P3.7T 17
24 ZIP2.3 4A11)
XTAL2L I 1B
25 JP2.2 ；A1O) XTAL1 匚 I 10 22 ~1 P2.1 lAdi
GND 匚 l ao
21 3 P E .O 加】
? VCC 电源电压 ? GND 地
? P0 口： P0 口是一组8位漏极开路型双向I /0 口，也即地址/数据总线复 用口。作为输出口用时，每位能驱动 8个TTL 逻辑门电路，对端口写“I ”可作 为高阻抗输入端用。在访问外部数据存储器或程序存储器时， 这组口线分时转换 地址（低8位）和数据总线复用，在访问期间激活部上拉电阻。
-P1 口： Pl 是一个带部上拉电阻的8位双向I /O 口，Pl 的输出缓冲级可驱 动（吸收或输出电流）4个TTL 逻辑门电路。对端口写“ l ”，通过部的上拉电阻 把端口拉到高电平，此时可作输入口。作输入口使用时，因为部存在上拉电阻， 某个引脚被外部信号拉低时会输出一个电流 （IIL ） 0 Flash 编程和程序校验期间， Pl 接收低8位地址。
表1具有第二功能的P1 口引脚
-P2 口：P2是一个带有部上拉电阻的8位双向I /O 口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”通过部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL ）。在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVXDPT指令）时，P2 口送出高8 位地址数据。在访问8位地址的外部数据存储器（如执行MOVXR脂令）时，P2 口线上的容（也即特殊功能寄存器（SFR区中P2寄存器的容），在整个访问期间不改变。Flash编程或校验时，P2亦接收高位地址和其它控制信号。
-P3 口：P3 口是一组带有部上拉电阻的8位双向I /0 口。P3 口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“I”时，它们被部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3 口将用上
拉电阻输出电流（IIL ）。P3口除了作为一般的I /0 口线外，更重要的用途是它的第二功能，如下表所示：
表2具有第二功能的P1 口引脚
P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。
? RST复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。WDT溢出将使该引脚输出高电平，设置SFRAUXF的DISRT0位（地址8EH可打开或关闭该功能。DISRT0位缺省为RESET俞出高电平打开状态。
?ALEX PROG当访问外部程序存储器或数据存储器时，ALE （地址锁存允许）输出脉冲用于锁存地址的低8 位字节。即使不访问外部存储器，ALE 仍以时钟振荡频率的1X 6 输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注
意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。对F1ash 存储器编程期间，该引脚还用于输入编程脉冲（PRO）如有必要，可通过对特殊功能寄存器（SFR 区中的8EH单元的DO位置位，可禁止ALE操作。该位置位后，只有一条M0VX和M0VC旨令ALE才会被激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE无效。
?PSEI程序储存允许（PSEN输出是外部程序存储器的读选通信号，当AT89S51 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEI有效，即输出两个脉7中。当访问外部数据存储器，没有两次有效的PSE信号。
?E A/VPP外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H -FFFFH，EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时部会锁存EA端状态。如EA端为高电平（接VCC端），CPU则执行部程序存储器中的指令。Flash存储器编程时，该引脚加上+12V的编程电压Vpp。
? XTAL1振荡器反相放大器及部时钟发生器的输入端。
单片机时钟结构分硬件和软件两部分。硬件主要由单片机，LED数码管显示器和按键等组成。电路设计如图。