cadence版图使用说明

目录

目录 (1)

设计环境介绍 (2)

工作站常用命令 (2)

运行Cadence (6)

运行Layout (10)

运行schematic的编辑 (15)

生成schematic symbol (18)

运行Artist的仿真环境 (20)

设计示例的简单介绍 (21)

设计环境介绍

典型的全定制Full-Custom模拟集成电路设计环境

1. 集成的设计环境－Cadence Design Framework II是众多Cadence 工具集成在一起的统一的界面，通过这个架构,不用繁琐的数据格式转换，就可以方便的从一个工具转到另一个工具。

其中包括很多软件，如：

原理图编辑工具-Composer

布局编辑工具-Candence virtuoso

布局验证编辑工具-Diva, Dracula

2. 电路网表或原理图编辑环境－Text editor / schematic editor

3. 电路模拟软件－spice

操作系统环境和硬件平台

1.SUN工作站；UNIX系统

2.运行Linux的PC

3.作为终端的PC

工作站常用命令

一、在terminal窗口键入的基本命令：

1. ls：列出目录下所有文件。

2. clear：清除terminal窗口里的内容。

3. pwd：显示目前工作的目录。

4. cd：改变当前目录。

5. rm：刪除文件。

6. cp：复制文件。

7. mv：移动文件。

8. mkdir：建立目录。

9. rmdir：刪除目录。

10. find：寻找文件。

11. passwd：改变当前用户密码。

12. finger：显示当前用户信息。

二、基本操作和命令的使用介绍：

1.从PC登录工作站，一般使用exeed或Xmanager。login ：___________(输入username)

password：___________(输入密码)

2.登出步骤：点击exit

3.在线命令说明（以下的example% 表示系统的提示符）example% man [command-name]

4. 改变当前目录

example% cd [name]

Example：

example% cd dir1 改变目录位置，至dir1目录下。

5. 复制文件

example% cp [-r] source destination

Example：

example% cp file1 file2 将文件file1复制成file2。

example% cp -r dir1 dir2 复制整个目录。

6. 移动或更改文件、目录名称。

example% mv source destination

Example：

example% mv file1 file2 将文件file1，更改名为file2。 example% mv file1 dir1 将文件file1，移到目录dir1下，文件名仍为file1。

example% mv dir1 dir2 改目录名称dir1为dir2。

7. 建立新目录

example% mkdir directory-name

Example：

example% mkdir dir1 建立一新目录dir1。

8. 刪除目录

example% rmdir directory-name 或rm directory-name Example：

example% rmdir dir1 刪除目录dir1，但dir1下必须没有文件存在，否则无法刪除。

example% rm -r dir1 刪除目录dir1，及其下所有文件及子目录。

9. 刪除文件

example% rm filename (filename可为文件名，或文件名缩写符号。)

Example：

example% rm file1 刪除文件名为file1之文件。

example% rm file? 刪除文件名中有五个字元，前四个字元为file之所有文件。

example% rm f* 刪除文件名中，以f为字首之所有文件。

三、cadence使用的有关文件说明：

运行Cadence

一.在T erminal窗口

example% source ~/csh/cshrc.cadence 有时cedence的环境存在于缺省的shell配置中

example% cd project 进入放有关于培训库的cds.lib的目录example% icfb& 调用Cadence；”&”表示程序不依赖当前terminal窗口，后台运行。

说明：调用cadence有一系列命令，如icfb is a complete front-to-back IC design set; icds include design and simulation tools ;icms is a larger set of tools for mixed signal design;

msfb support an IC design flow without place and route ;icde include the basic IC design entry package

二.出现画面CIW(command Interpreter window)

三.点击在CIW窗口的菜单T ools→Library Manager，会出现LM窗口LM(Library Manager)

四.建立新的Library

1. 点击LM窗口上面的菜单File→New→Library

2. 会产生New Library画面

在name填上Library名称；点击下面的OK 3. 出现下列画面

选择Compile a new techfile；点击上面的OK 4. 出现Load Technology File窗口

键入~/techfile/025_v1.tf（.tf文件一般由设计者根据其他已有的更改而成或foundry会提供）；点击OK；即建立以025_v1.tf为technology file的new library “hw1”

五.建立Cell View

1. 第四点成功之后，会在LM窗口的Library列表出现第四点建立的new library名称

2. 点击该名称，比如hw1,再选LM窗口上菜单File→New →Cell View

在tool改选择

会在view name出现layout；在cell

name填上名称；按OK之后，会开启layout editor的畫面。

若要产生Schematic view,

Tool

栏要选取；若要产生Symbol view, Tool栏要选取

。

运行Layout

一．LM窗口用鼠标左键点击Library的hw1→再点击cell的inv→再连续点击view的layout两次，或是用右键open,即可开启layout窗口

二．Layout Editor LSW(Layout selection window)

因为是采用0.25um 5 metal & 1 poly，所以LSW应该是看到以上的画面。如果不是的话,则有可能是create library 时technology file 没有设对。

三.Layout的基本操作

1. 设定窗口的点距(Grid)，点击Layout窗口上面的命令选项Option→Display

设定grid的显示方式,通常是dots；设定minor grid的间距,通常是0.05；设定major grid的间距, 通常是0.1；设定X軸移动的最小间距,0.01；设定Y 軸移动的最小间距,0.01

2.设定是否有Gravity的功能，点击Layout窗口的命令列Options→Layout Editor，依照个人使用习惯与需要来选择是否Gravity On

Gravity On：当鼠标光标靠近物件时即被吸到该物件的边缘

3.用ruler 把长度量好, 用右键点击LSW 中所要用的layer, 再点击常用功能栏中的rectangular 或polygon 来画.

4.如果边长要纠正的话, 可使用stretch 来完成, 或者是用reshape 这功能.

5. 若要取消命令重选新命令，最好先按Esc键

6. Layout 时要注意layers 之间的距离(参考design rule)

7.偶尔可以点击Layout上面的命令Design→Save做储存动

作。

8. 用label 来定义端点名称，每当打上label时，记得要点击该label，然后按q ,改变该label的layer成text2

四.当在画的途中，可以使用on-line drc(DIVA)来检查是否违反design rule

1. 点击Layout窗口上面的命令Verify→DRC

2. 出现DRC窗口

4.若无法读取divaDRC.rul, 可尝试:

a.取消选取Rules Library；

b.divaDRC.rul

copy到所使用的library中(ex: hw1).

4. 按OK之后，会开始跑DRC，若有错误，CIW对话盒会显示错误并且在Layout窗口也会有marker闪烁

5. 可以点击Layout窗口上面的命令Verify→Makers→Explain，然后选择Layout窗口中闪动线条，即可知所犯的错误

6. 若要消除在Layout窗口闪烁的marker，点击Layout窗口

上面的命令Verify→Markers→delete all，出现下面窗口，再点击OK即可。

7.当全部画完时，务必要on-line DRC成功才行

五.以上是大致的使用方法,若要更详细可reference CIC 的Full-Custom IC Design KIT (basic) Training Manual.

以下是NMOS和PMOS的Layout图

n-w ell

n+ im plant

p+ im plant

运行 schematic 的编辑

一. 建立Schematc view ：跟建立layout view 方法一样（请参

考Start Cadence 的第五大点的第二小点），先点击要LM 窗口预定的library ，再点击LM 窗口的File →New →Cell view ，按OK 之后，即可建立Schematic View

二.若Schematic View 已存在，在LM 窗口用鼠标左键点击Library 的hw1→再点击cell 的inv →再连续点击view 的schematic 两次，或是用右键open,

即可开启schematic 窗口

三.点击Schematic窗口上面的命令集Add→Instance，出现Add Instance窗口

再点击Add Instance窗口的Browser，选择analoglib中常用的元件,如下表：

1.选完所需的元件之后, 利用narrow wire 将之线路接起来.

2.加pin , 给pin name 且要指示input , output ,inout , 若有做layout的话, 要标示相同.

3.点击nmos 再选properties (按q 键) , 标明model

name ,width ,length, 同理for pmos.

说明：Model name 是以width,length 来決定用那一个

model , 可由models目录下的README 中得知,比如：L=1um W=1um for nmos和pmos 经查阅可用(nch.1,pch.1) 等等.(也可以只用nch , pch , 因为run hspice 时会自动帮你判断.)

4. 最后Design →Check and Save , 若有error 则schematic view 上有闪动,

此时可选Check → Find Marker 来看error 的原因.

生成schematic symbol

一. 由Schematic产生symbol

1. 打开Schematic view

2. 点击Schematic窗口上面命令集的Design→Create cellview →From cellview

按OK

按OK

3. 点击[@partName] →按q 键出现properties 的对话盒把[@partName]

依电路的特性改成所要的name 比如inv 等.

4.可用ADD → shape內的各种形状来修饰这symbol的外观.

5.完成之后, Check--Cross View check, 然后Design → save

6.按照以上步骤来产生的symbol必须注意的若更改schematic 的input,output label, 且必须更改其symbol的input,output label, 不然会发生闪动的error

运行Artist的仿真环境

(1)在Schematic View中选Tools →Analog Environment , 以

下图示:

(2) Setup→ Simulator/Directory/Host

Change Simulator and Project Directory.

(3) Setup → Model Path

cadence入门教程_修改版

Introduction to Cadence Customer IC Design Environment 熊三星徐太龙编写 安徽大学电子信息工程学院微电子学系

目录 1. Linux 常用命令 (3) 2. 软件的启动 (5) 3. 建立工程 (7) 4. 画原理图 (9) 5. 原理图仿真 (17) 6. 生成symbol (25) 7. 版图 (30) 8. DRC检查 (50) 9. LVS检查 (54) 10. PEX参数提取 (58) 11. 后仿真 (61)

1.Linux 常用命令 目前，电子设计自动化（Electronic Design Automation, EDA）工具多数都基于Linux操作系统，因此在学习使用EDA之前，有必要掌握一些Linux操作系统的基本命令。 1.mkdir mkdir命令让用户在有写权限的文件夹（目录）下建立一个或多个文件夹（目录）。其基本格式如下： mkdir dirname1 dirname2 ... （dirname 为文件夹或者目录的名字） 2.cd cd命令让用户进入一个有权限的文件夹（目录）。其基本格式如下： cd Filename （Filename为文件夹或者目录的名字） cd .. （.. 表示上一层文件夹或者目录） 3.ls ls命令用以显示一个文件夹（目录）中包含的文件夹（目录）或者文件。其基本格式如下： ls Filename （Filename为文件夹或者目录的名字） 如果ls命令后没有跟文件夹（目录）名字，显示当前文件夹（目录）的内容。 ls 命令可以带一些参数，给予用户更多相关的信息： -a : 在UNIX/Linux中若一个文件夹（目录）或文件名字的第一个字元为"." ，该文件为隐藏文件，使用ls 将不会显示出这个文件夹（目录）或文件的名字。如cshell 的初始化文件.cshrc，如果我们要察看这类文件，则必须加上参数-a。格式如下：ls –a Filename -l : 这个参数代表使用ls 的长(long)格式，可以显示更多的信息，如文件存取权，文件拥有者(owner)，文件大小，文件更新日期，或者文件链接到的文件、文件夹。 4.cp cp命令用于文件夹（目录）或文件的复制。其基本格式如下： cp source target 将名为source的文件复制一份为名为target的文件。如果target 文件不存在，则产生文件名为target 的文件，如果target 文件存在，缺省时自动覆盖该文件。 cp file1 file2…dir 将文件file1 file2 ... 都以相同的文件名复制一份放到目录dir 里面。

Cadence_SPB16.3入门教程——元器件布局 .doc

Cadence_SPB16.3入门教程——元器件布局 2012-03-07 13:50:28| 分类：cadence | 标签： |字号大中小订阅 在摆放元件的时候可以与OrCAD Capture交互来完成。在OrCAD Capture中打开原理图，选择菜单 Options->Perferences，如图3.11所示。 图3.11 OrCAD Capture交互 弹出Preferences对话框，如图3.12所示。 图3.12 Preferences 对话框 点击Miscellaneous标签，将Enable Intertool Communication复选框选中。点击确定关闭对话框。 之后在allegro中打开Placement 对话框的状态下，首先在原理图中点击需要放置的元件使之处于选中状态下，然后切换到allegro中，把鼠标移到作图区域内，就会发现该元件跟随着鼠标一起移动了，在想要放置的位置单击鼠标左键即可将该元件放置在PCB中，cadence的这个交互功能非常的好用，不仅在布局的时候可以这样，在布线仿真的时候都能使用该功能来提高效率。 PCB布局是一个很重要很细心的工作，直接影响到电路信号的质量。布局也是一个反复调整的过 程。一般高速PCB布局可以考虑以下几点： ·CPU或者关键的IC应尽量放在PCB的中间，以便有足够的空间从CPU引线出来。

·CPU与内存之间的走线一般都要做等长匹配，所以内存芯片的放置要考虑走线长度也要考虑间隔是 否够绕线。 ·CPU的时钟芯片应尽量靠近CPU，并且要远离其它敏感的信号。 ·CPU的复位电路应尽量远离时钟信号以及其它的高速信号。 ·去耦电容应尽量靠近CPU电源的引脚，并且放置在CPU芯片的反面。 ·电源部分应放在板子的四周，并且要远离一些高速敏感的信号。 ·接插件应放置在板子的边上，发热大的元器件应放在置在通风条件好的位置，如机箱风扇的方向。 ·一些测试点以及用来选择的元件应放在顶层，方便调试。 ·同一功能模块的元件应尽量放在同一区域内。 在布局的过程中，如果某一元件的位置暂时固定了，可以将其锁住，防止不小心移动以提高效率。Allegro提供了这个功能。点击工具栏的图标按钮，然后点击一下元件，右键选择Done，然后该元件就 再也无法选中了，如果要对已经锁定的元件解锁，可以点击工具栏的图标按钮，然后点击右键Done。 也可以点击该按钮后在PCB画图区域点击右键，选择Unfix All选项来解锁所有的元件。 摆放元件的时候，如果需要将元件放置在对面那一层，可以选中元件后单击右键选择菜单Mirror这时 候该元件就被放置到相反的那一层。 在完成元件的布局后，还要重新画板框以及禁止布线层与禁止摆放层。可以参考上面的画板框方法来 完成这些工作，这里就不重复了。

orCAD使用心得

* * copyright (c) 2005 华北电力大学(北京)自动化系现场总线实验室 * All rights reserved * *文件名： ORCAD使用心得.DOC *文件标识： *摘要：本文写了写我自己的ORCAD使用心得。文中每一条每*一段都记录了这一段时间以来焚膏继晷、暑寒相接、痛苦并快乐的探索历程。今天用了一整天时间把此草稿写完，也算是对自*己有个交待，且对后来人有所启示。不幸的是，这些天茶余饭*后总为发表有ISBN标记的论文而发愁，没有太多心思弄别的．*就写这么多吧。学术腐败，郁闷!! 中国人的悲哀，诺贝尔的遗憾。 *当前版本：１．０．０ *作者：秦宇飞 *完成日期：２００５年10月28日 * */ ORCAD使用心得 我自2005年8月25号起，到2005年10月22日止，用CAPTURE和ALLEGR画板，增删数次，校审N回，终成两块电路板。郁闷与欢喜之余，深感ORCAD功能强大，熟练使用真是享受呀。现将我的使用心得写出来，供大家参考。因网上已有许多介绍CAPTURE和ALLEGR操作的文章，这里就不详述具体的操作步骤。 零、ORCAD的安装注意事项 ORCAD的安装涉及CADENCE LICENSE MANAGER安装的问题。选择ALLEGRO程序里的CADENCE LICENSE MANAGER，如果选择CAPTURE里的CADENCE LICENSE MANAGER，会提示IKERNEL错误，这样CADENCE LICENSE MANAGER总也装不上去，程序也无法使用。我也弄不明白为什么CAPTURE 和ALLEGRO里同样的CADENCE LICENSE MANAGER安装程序会有不同的结果。至于其它步骤请看程序中的破解文档吧。 一、 CAPTURE 1、 CAPTURE版本选择 CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版本对ALLEGRO的支持更好。 CAPTURE10.0以上版本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的，“超级郁闷”(童同学语)。 操作：在原理图编辑窗口点右键，PLACE DATABASE PART再点ICA，然后搜索零件就行了。可以直接放到原理图。 2、命名 （1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。 （2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。

cadence入门教程

本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。 打开终端，进入文件夹目录，输入icfb&启动软件，主要中间有个空格。 启动后出现下图： 点击Tools的Library Manager，出现如下： 上面显示的是文件管理窗口，可以看到文件存放的结构，其中Library就是文件夹，Cell就是一个单元，View就是Cell的不同表现形式，比如一个mos管是一个Cell，但是mos管有原理图模型，有版图模型，有hspice参数模型，有spectre参数模型等，这就列举了Cell的4个View。他们之间是树状的关系，即，Library里面有多个Cell，一个Cell里面有多个View。应该保持一个好习惯就是每个工程都应该建立一个Library，Cell和View之间的管理将在后面介绍。

现在建立工程，新建一个Library，如下左图，出现的对话框如下有图： 在上右图中选择合适的目录，并敲入名字，这里取的是inv，这就是新建的文件夹的名字，以后的各种文件都在这个文件夹下。OK后出现下面对话框 这个对话框是选择是否链接techfile，如果只是原理图仿真而不用画版图，就选择Dont need a techfile，这里我们要画版图，而且有工艺库，选择Attach to an existing techfile，OK 后出现下面对话框：

在technology Library选择tsmc18rf，我们使用的是这个工艺库。Inv的文件夹就建好了，在Library Manager就有它了，如下图： 文件夹建好了后，我们要建立原理图，在inv的Library里面新建Cell如下：

Cadence的使用

Cadence软件visor功能的使用说明，远程连接软件为Exceed 设置连接的IP地址就可连接 使用方法如下 1.在桌面找到exceed图标，双击打开-这时弹出登陆界面-输入用户名.密码.就可 登陆系统 2.在登陆到的系统桌面上右击鼠标，可以看到弹出一各菜单，这时可依次选择 TOOLS在弹出的下级菜单中选则terminal , 这时弹出一个像DOS对话框的 窗口出来如图 3.我们要进入project文件夹，因为我们所有的文件都存放于此，进入文件夹的 方法如下： 在当前命令行中继续输入命令：cd project按回车确定执行命令，可以看到目录的路径变成了user/user1/project/这时侯输入命令ls再按回车确定执行命令，就可以看到显示出该目录下的所有文件和子目录 4.例如我们要进入one这个目录就可输入命令（在当前的命令行上输入）cd one 按回车确定执行命令，可以看到目录的路径变成了user/user1/project/one/查看目录下的文件就可输入命令ls 5.在one目录下会有两个子目录，gds和lay说明一下gds 文件夹是用来存 放.gds文件的目录，一般都存放于此。Lay文件夹是用来存放Cadence 导入后的应用文件的目录， 6.下面我们要进入Cadence 导入后的应用文件的目录也就是lay 目录，方法是 继续在当前目录上输入命令cd lay按回车确定执行命令，可以看到目录的路径变成了user/user1/project/lay/ 在该目录下运行Cadence软件：注linux与windows不同，在这个目录下运行该软件该软件就只能查看和修改该目录下的文件。 7.在当前命令行目录下继续输入Cadence软件的执行命令icfb &再按回车确定 执行命令，就可以看到软件正在打开，等到软件完全打开了，我们可以看到在

教学EN_cadence+spectre+使用手册

CS/EE 5720/6720 – Analog IC Design Tutorial for Schematic Design and Analysis using Spectre Introduction to Cadence EDA: The Cadence toolset is a complete microchip EDA (Electronic Design Automation) system, which is intended to develop professional, full-scale, mixed-signal microchips. The modules included in the toolset are for schematic entry, design simulation, data analysis, physical layout, and final verification. The Cadence tools at our university are the same as those at most every professional mixed-signal microelectronics company in the United States. The strength of the Cadence tools is in its analog design/simulation/layout and mixed-signal verification and is often used in tandem with other tools for digital design/simulation/layout, where complete top-level verification is done in the Cadence tools. An important concept is that the Cadence tools only provide a framework for doing design. Without a foundry-provided design kit, no design can be done. The design rules used by Cadence set up in this class is based for AMI’s C5N process (0.5 micron 3 metal 2 poly process). So, how is Cadence set up? Broadly, there are three sets of files that need to be in place in order to use Cadence. 1)The Cadence tools These are the design tools provided by the Cadence company. These tools are located in the /home/cadence directory. They are capable of VLSI integration, project management, circuit simulation, design rule verification, and many other things (most of which we won't use). 2)The foundry-based design kit As mentioned before, the Cadence tools have to be supported by a foundry-based design kit. In this class, we use Cadence design kit developed by the North Carolina State University (NCSU CDK). NCSU CDK provides an environment that has been customized with several technology files and a fair amount of custom SKILL code. These files contain information useful for analog/full- custom digital CMOS IC design via the MOSIS IC fabrication service (https://www.sodocs.net/doc/d812227499.html,). This information includes layer definitions (e.g. colors, patterns, etc.), parasitic capacitances, layout cells, SPICE simulation parameters, Diva rules for Design Rule Check (DRC), extraction, and Layout Versus Schematic (LVS) verification, with various GUI enhancements. For more information on the capability of the NCSU CDK, go to https://www.sodocs.net/doc/d812227499.html,/CDKoverview.html

第二章 cadence ic5141教程版图部分

第二章．Virtuoso Editing的使用简介 全文将用一个贯穿始终的例子来说明如何绘制版图。这个例子绘制的是一个最简单的非门的版图。 § 2－1 建立版图文件 使用library manager。首先，建立一个新的库myLib，关于建立库的步骤，在前文介绍cdsSpice时已经说得很清楚了，就不再赘述。与前面有些不同的地方是：由于我们要建立的是一个版图文件，因此我们在technology file选项中必须选择compile a new tech file,或是attach to an exsiting tech file。这里由于我们要新建一个tech file，因此选择前者。这时会弹出load tech file的对话框，如图2-1-1所示。 图2-1-1 在ASCII Technology File中填入csmc1o0.tf即可。接着就可以建立名为inv的cell了。为了完备起见，读者可以先建立inv的schematic view和symbol view（具体步骤前面已经介绍，其中pmos长6u，宽为0.6u。nmos长为3u，宽为0.6u。model 仍然选择hj3p和hj3n）。然后建立其layout view，其步骤为：在tool中选择virtuoso－layout，然后点击ok。 § 2－2绘制inverter掩膜版图的一些准备工作 首先，在library manager中打开inv这个cell的layout view。即打开了virtuoso editing窗

图2-2-1 virtuoso editing窗口 口，如图2-2-1所示。 版图视窗打开后，掩模版图窗口显现。视窗由三部分组成：Icon menu , menu banner ,status banner. Icon menu(图标菜单)缺省时位于版图图框的左边，列出了一些最常用的命令的图标,要查看图标所代表的指令，只需要将鼠标滑动到想要查看的图标上，图标下方即会显示出相应的指令。 menu banner（菜单栏）,包含了编辑版图所需要的各项指令，并按相应的类别分组。几个常用的指令及相应的快捷键列举如下： Zoom In -------放大 (z)Zoom out by 2------- 缩小2倍(Z) Save ------- 保存编辑(f2) Delete ------- 删除编辑(Del) Undo ------- 取消编辑(u)Redo -------恢复编辑 (U) Move ------- 移动(m)Stretch ------- 伸缩(s) Rectangle -------编辑矩形图形(r)Polygon ------- 编辑多边形图形(P) Path ------- 编辑布线路径(p) Copy -------复制编辑 (c) status banner（状态显示栏），位于menu banner的上方，显示的是坐标、当前编辑指令等状态信息。 在版图视窗外的左侧还有一个层选择窗口（Layer and Selection Window LSW）。

CADENCE工具VIRTUSO-DRACULA入门介绍

CADENCE工具VIRTUSO/DRACULA入门介绍 (2) 1．使用V IRTUSO/D IV A/D RACULA之前的准备 (2) 1.1．找一台装有IC工具的服务器 (2) 1.2．连接到这台计算机上 (2) 2．IC工具的软件环境配置 (3) 2.1．创建IC工具的启动目录，即工作目录。 (3) 2.2．将配置文件拷贝到IC工具的启动目录 (3) 2.3．将工艺文件和显示文件拷贝至工作目录 (3) 2.4．启动IC工具,命令为icfb& (3) 3．IC工具的使用 (4) 3.1．新建一个设计库 (4) 3.2．Compile一个工艺文件 (5) 3.3．创建新设计 (5) 3.4．编辑电路图 (5) 3.5．编辑版图 (6) 3.6．根据习惯改变版图层次的显示特性 (7) 3.7．完成版图编辑之后保存,退出 (8) 4．版图的DRC检查 (8) 4.1．基于Diva的方式(不推荐) (8) 4.2．基于Dracula的方式(推荐) (8) 5．LVS (10) 5.1．准备版图的GDS文件 (10) 5.2．准备电路网表 (10) 5.3．用LOGLVS转换电路网表成LVS要求格式 (11) 5.4．修改lvs的命令文件 (12) 5.5．运行PDRACULA来生成lvs任务的可执行文件 (12) 5.6．在控制台下，运行https://www.sodocs.net/doc/d812227499.html,文件 (12) 5.7．查看错误 (12) 5.8．修正版图或网表错误 (13) 6．一些小经验 (13) 7．附件清单 (14)

Cadence工具Virtuso/Dracula入门介绍 （以上华0.6um DPDM工艺设计库为例） Cadence 是一套功能强大的EDA软件，包含有诸如IC、SE等常用芯片设计工具。其中IC是针对全定制芯片设计应用的，IC本身仍是一套工具集。本手册主要讨论其中的全定制版图设计工具Virtuso和验证工具Diva/Dracula之使用方法。其中Diva是基于Xwindow 的方式，而Dracula是基于命令行的方式；Virtuso中提供这两者的相关接口。 采用Virtuso/ Diva/Dracula进行芯片的设计和验证大致有如下几步：准备schmematic(电路)、画layout(版图)、作版图设计规则检查（DRC）、做电路与版图的一致性检查(LVS)、导出最终版图的gds文件。 缩写术语： ERC: Electrical Rule Check DRC: Design Rule Check LVS: Layout Versus Schematic LPE: Layout Parameter Extraction PRE: Parasitic Resistor Extraction 1．使用Virtuso/Diva/Dracula之前的准备 1.1．找一台装有IC工具的服务器 Virtuso不能单独安装，所以只有在安装了IC工具的计算机上才能使用。 [例]机房的10台服务器(IP:219.223.169.111到219.223.169.120)都能使用Virtuso/Diva/Dracula. 1.2．连接到这台计算机上 除非是在自己的计算机上安装有IC工具，否则您必须保证能够从您的计算机远程登录到装有IC的服务器上。 [例]以登录服务器IC来说明远程登录方法： a．向管理员申请用户（每个人都已经有了一个用户） b．下载远程登录软件Exceed， 在本地计算机上安装； 安装完毕之后进行远程登录配置： 在开始菜单→程序→Hummingbird.Exceed.v7.1.Multilanguage→Exceed→Client Wizard设定xterm，Host:219.223.169.111，Host type: Linux（下拉菜单选择），其余next即可。c．完成登录。 采用其它方式比如vnc、xWin、SSH Secure Shell Client等远程终端方法登录。 『注意』使用不同的远程登陆软件连接服务器；不同的服务器所需的软件设置均有所不同，配置细节请咨询曾经使用过该登陆软件的师兄师姐或同学。

cadence入门教程

Cadence 系列软件从schematic到layout入门 一．客户端软件使用及icfb启动 要使用工作站上的软件，我们必须在PC中使用xwinpro等工具连接到工作站上。从开始菜单中，运行xwinpro的xSettings,按照下图设置： 点击上图的Settings在出现的窗口中按如下设置（connect host选择为192.168.1.137）：

设置完后，从开始菜单中运行xwinpro的xsessions,应该就可以进入登陆界面，用户名为user1,密码为root。 二、Schematic Cadence系列软件包含了电路图工具Schematic，晶体管级电路仿真工具Spectre，以及版图工具Virtuoso等。一般来说，我们先用Schematic画好电路原理图然后进行仿真，最后用Virtuoso手动画版图或者直接进行版图综合，最后对版图进行L VS,DRC等验证。 在登陆进工作站后，点击鼠标右键，选择tools——>terminal，在弹出的terminal窗口中敲入命令icfb&就可以启动cadence了。 图1 icfb的主界面 我们以建立一个反相器电路为例子： 在icfb中，任何一个电路，不论是已经存在的可以引用的库，还是用户新建立的一个电路，都是一个library. 一个library一般有若干个Cell(单元电路)，每个cell有若干个

schematic(电路原理)和若干个layout（版图）。所以，我们要做的第一步，就是先创建一个自己的“库”，File菜单->new->library 图2 新建一个库的界面 从这个新建一个library的界面，我们必须输入新建立的库的名称，并且选择好这个库应该存放的目录，然后注意看右边的三个选项，关于新建立的库是否需要链接到Technology File 的问题。首先，这个Technology File一般是指工艺库，由Foundry提供。如果最终做的电路是需要画出Layout(版图)的，就必须要有工艺库，如果不需要画Layout，那就可以不需要工艺库。由于我们需要演示这一步，所以就选择Attach to an existing techfile。(也可以在建立之后，再Attach to an existing techfile)。 输入name: testinv, （大家在做的时候自己起一个名字）。 现在，我们就已经建立好了一个新的“库”，为了给这个库增加schematic(电路图)和Layout(版图)我们就必须对这个库进行“管理”，从icfb的主菜单(图1)中的Tools菜单->Library Manager.

cadence 快捷键

Cadence版图布局软件Virtuso Layout Editor快捷键归纳(也就是Virtuso中说的Bindkey) 下鼠标操作： 单击左键选中一个图形(如果是两个图形交叠的话，单击左键选中其中一个图形，在单击选中另一个图形) 用左键框选，选中一片图形，某个图形要被完全包围才会被选中。 中键单击调出常用菜单命令(很少用，要点两下，麻烦。我们有快捷键的嘛) 右键点击拖放用来放大。放大后经常配合F键使用，恢复到全部显示。配合Tab键使用，平移视图。右键还有“Strokes”，就是点住右键画些图线，就能实现调用某些命令。 Shift+左键加选图形，Ctrl+左键减选图形。(Cadence菜单中大写表示+按shift，Ctrl写成^) 1make cell 2flatten cell 3highlight net 4disable highlight Shift+1234567890 显示对应metal n与n+1 layer （F7恢复全部layers） Ctrl+123456789激活LSW中的当前metal n F1显示帮助窗口。 F2保存。 F3这个快捷键很有用，是控制在选取相应工具后是否显示相应属性对话框的。比如在选取Path工具后，想控制Path的走向，可以按F3调出对话框进行设置。 F4英文是Toggle Partial Select，就是用来控制是否可以部分选择一个图形。？ F5打开calicre RVE。？ F7显示all layer F8Guided Path Create 切换至L90XYFirst。 F9是Filter Size 我不知道怎么用。? Ctrl+A全选。这个和windows下是一样的。 Shift+B Return。这个牵扯到“Hierarchy”。这个命令就是等级升一级，升到上一级视图。 B键去某一级(Go to Level)。 Ctrl+C中断某个命令，不常用。一般多按几次Esc键取消某个命令。 Shift+C裁切(Chop)。首先调用命令，选中要裁切的图形，后画矩形裁切。 C键复制。复制某个图形。 Ctrl +D取消选择。这个也可用鼠标点击空白区域实现。这个快捷键和Photoshop中的取消选区的快捷键是一样的。还有Shift+D，和D也是取消选择，我觉得很不实用。 Shift+E和E是控制用户预设option的一些选项。 Ctrl+F显示上层等级Hierarchy。 Shift+F显示所有等级。 F键满工作区显示。就是显示你所画的所有图形。 Ctrl+G(Zoom To Grid)。 G这个快捷键是开关引力(Gravity)的。Gravity我觉得和AutoCAD里的吸附Snap差不多，就是会吸附到某些节点上去。有时候这个Gravity是很讨厌的，总是乱吸附，这时可以点击G键关闭Gravity，操作完成后再打开。 I键插入模块(Instance)。 Shift+K清除所有标尺。要清除的话总是要清除所有标尺，这个让人很不爽。 K键标尺工具。Ruler L键标签工具。Label。标签要加在特定的text层上，这个有些人总忘记。 Shift+M合并工具。Merge M键移动工具。Move。点选Move工具后，选中要移动的图形，然后在屏幕上任意一处单击一下，这个

【简单易懂-图文并茂】教你如何上手Cadence

Cadence使用初步简介 目录 Cadence使用初步简介 (1) 一、Cadence平台的启动： (1) 二、设计项目的建立 (4) 三、原理图设计 (10) 四、电路模拟仿真 (17) 五、版图初步 (29) 六、软件的退出 (37) 在早期的ASIC 设计中电路图起着更为重要的作用作为流行的CAD软件Cadence 提供了一个优秀的电路图编辑工具Composer。 Composer不但界面友好操作方便而且功能非常强大电路图设计好后其功能是否正确性能是否优越必须通过电路模拟才能进行验证Cadence 同样提供了一个优秀的电路模拟软件Analog Artist由于Analog Artist 通过Cadence 与Hspice 的接口调用Hspice 对电路进行模拟。但是我们的虚拟机中并没有安装Hspice软件，所以我们使用Cadence自带的仿真软件进行仿真。本章将介绍电路图设计工具Composer 和电路模拟软件Analog Artist 的设置启动界面及使用方法简单的示例以及相关的辅助文件以便大家能对这两种工具有一个初步的理解。 一、Cadence平台的启动： ①右击桌面，在弹出菜单中单击open Terminal

②在弹出的终端中输入icfb&然后按回车启动Cadence ③Cadence启动过程

④Cadence启动完成后，关闭提示信息

二、设计项目的建立 ①点击Tools—Library Manager…启动设计库管理软件 ②启动设计库管理软件

③点击File—New--Library新建设计库文件 ④在弹出的菜单项中输入你的设计的库的名称，比如MyDesign，点击OK

Cadence 快速入门教程

Cadence SPB15.7 快速入门视频教程目录 第1讲课程介绍，学习方法，了解CADENCE软件 第2讲创建工程，创建元件库 第3讲分裂元件的制作方法 区别（Ctrl+B、Ctrl+N切换Part） 点击View，点击Package可以显示所有的元件Part 1、homogeneous 和heterogeneous 2、创建homogeneous类型元件 3、创建heterogeneous类型元件 第4讲正确使用heterogeneous类型的元件 增加packeg属性。点击Option，选择Part Properties，选择new，增加属性。用于在原理图中确定同一块的元件。 1、可能出现的错误 2、出现错误的原因 3、正确的处理方法 第5讲加入元件库，放置元件 1、如何在原理图中加入元件库 2、如何删除元件库 3、如何在元件库中搜索元件 4、放置元件 5、放置电源和地 第6讲同一个页面内建立电气互连（设置索引编号，Tools里面，Annotate来设置） 1、放置wire，90度转角，任意转角(画线时按住Shift) 2、wire的连接方式 3、十字交叉wire加入连接点方法，删除连接点方法（快捷键J） 4、放置net alias方法（快捷键n） 5、没有任何电气连接管脚处理方法（工具栏Place no Conection） 6、建立电气连接的注意事项 第7讲总线的使用方法 1、放置总线（快捷键B） 2、放置任意转角的总线（按住Shift键） 3、总线命名规则（LED[0:31]，不能数字结尾） 4、把信号连接到总线（工具栏Place Bus entry 或者E） 5、重复放置与总线连接的信号线（按住Ctrl向下拖） 6、总线使用中的注意事项 7、在不同页面之间建立电气连接(工具栏Place off-page connector) 第8讲browse命令的使用技巧(选中dsn文件，选择Edit中的browse) 1、浏览所有parts，使用技巧（浏览元件<编号，值，库中的名字，库的来源>，双击元件可在原理图上找到元件） 2、浏览所有nets，使用技巧（浏览网络） 3、浏览所有offpage connector，使用技巧（页面间的连接网络，一般一个网络至少会在两个页面中出现） 4、浏览所有DRC makers，使用技巧（DRC检测）

Cadence SPB使用经验总结

Cadence SPB使用方法 1.在用OrCad Capture CIS画电路原理图时，不同电路图页面之间的信号互联， 单信号线(wire)用分页端口连接器（Off Page Connector）实现互联，总线（Bus）用端口(Port)实现互连（也可以用分页端口连接器（Off Page Connector））。 2.特别注意：在FPGA原理图设计中，在为FPGA设计原理图符号时，一般要将FPGA 分为多个部分，这时一定要注意在管脚功能划分时，要将Bank2中用于配置的管脚，包括：配置模式选择管脚M0、M1,CCLK,DIN,INIT_B等与TMS,TCK,TDO,TDI 等一起划分到FPGA的配置（Configuration）部分。 3.在OrCad Capture CIS中制作原理图符号时，如果器件有多个（两个以上）管 脚名称（pin name）相同，在保存该元件时就会弹出以下警告信息： 因为ORCAD的封装（原理图符号）是有规则的，只有管脚为POWER属性才能同名，比如VCC,GND的管脚名等等，很好理解，这些属性在画PCB的时候默认的是同一个网络，是要连接在一起的，如GND连GND，VCC连VCC，有时候有很多的空脚NC 最好用NC1,NC2...来描述，避免不必要的错误，有的甚至连POWER属性的管脚名都不做重复的。如果忽略这些这些警告信息，则当使用这些元件符号画电路图，在生成网表（Create Netlist）时就会产生错误： #79 Error [ALG0050] Duplicate Pin Name "SW" found on Package LM2852Y , U21 Pin Number 9: SCHEMATIC1, POWER SUPLLY (1.80, 3.20). Please renumber one of these. 这时选中设计，可以利用accessories菜单的libcorrectionutil->library verification / correction来批量修改重复管脚定义（即：批量把重复的管脚名改为不同）。（accessories->libcorrectionutil->library verification / correction）但是通过这种方法只能修改元件库Library中的元件，不能更新到原理图页面中。

第四章 cadence ic5141教程Verilog 的使用方法

第四章Cadence中Verilog的一些使用方法 § 4－1 Verilog 的文本编辑器 随着电路规模的增大和复杂，传统的图形输入模式已不可行。语言描述电路成为潮流。它的方便性和好的更改性、维护性在实践中得到很好的体现。尤其现在强大的综合工具，和系统集成对核的需求性使Verilog更有用武之地。每个硬件工程师应该学习掌握它。 在进入Cadence后在命令行中键入 textedit *.v↙ (此处*为文件名，在textedit 命令后应带上文件名) 键入上述命令后进入文本编辑框，和Windows 中常用的文本编辑框很象。 图4-1-1textedit文本编辑框界面 图中的主菜单File、View、Edit、Find及各自底下的子菜单和Windws中的文本编辑器差不多，使用方法相似，这里就不多说了。编好程序保存可以进行后续工作了。 § 4－2 Verilog 的模拟仿真 一．命令的选择。 在命令行中键入 verilog↙ 会出现关于此命令的一些介绍，如下： -f read host command arguments from file. -v specify library file -y specify library directory -c compile only -s enter interactive mode immediately

-k set key file name -u convert identifiers to upper case -t set full trace -q quiet -d decompile data structure Special behavioral performance options (if licensed): +turbo speed up behavioral simulation. +turbo+2 +turbo with second level optimizations. +turbo+3 +turbo+2 with third level optimizations. +listcounts generate code for maintaining information for $listcounts +no_turbo don't use a VXL-TURBO license. +noxl disable XL acceleration of gates in all modules Special environment invocation options (if licensed): +gui invoke the verilog graphical environment 在上面的参数选择中，简单介绍几个常用的: (1)-c 首先应该保证所编程序的语法正确性。先进行语法的检查，选择参数- c键入如下命令。 verilog –c *.v↙ 根据Cadence的报告，查找错误信息的性质和位置，然后进入文本编辑器进 行修改，再编译，这是个反复的过程，直到没有语法错误为止。 (2)-s 进入交互式的环境，人机交互运行和下面的参数联合使用。 (3)+gui & verilog 仿真有命令和图形界面两种方式。图形界面友好和windows使用很象，很好掌握，一般都使用图形方式。 “&”符号是后台操作的意思，不影响 前台工作。如此时你可以在命令行输入其它的命令。 其它的命令参数选择比较复杂，这里就不介绍了，故我们这里常用的命令是：verilog –s *.v +gui &↙ (*代表文件名) 进入图形交互界面。 $附：命令行输入 !!↙ 是执行上一条命令， 命令行输入 !* ↙ (*代表字母) 是执行最近的以*开头的命令。 上述附注对命令输入速度提高有所帮助。 二．SimVision 图形环境。 SimVision是Verilog-XL的图形环境。 主要有SimControl、Navigator、 Signal Flow Browswer、 Wactch Objects Window 、SimWave 等窗口。

Cadence芯片版图设计工具Virtuso

CADENCE芯片版图设计工具VIRTUSO/DIV A/DRACULA入门手册 (2) 1、使用V IRTUSO/ D IV A/D RACULA之前的准备 (2) 1．1、要找一台装有工具IC的计算机 (2) 1．2、要能连接到该计算机上 (2) 2、工具IC的软件环境配置 (3) 2．1、创建工具IC的启动目录，即工作目录。 (3) 2．3、将(.cdsinit和.cdsenv)拷贝到工具IC的启动目录 (3) 2．4、在工作目录下创建工艺库文件 (3) 2．5、启动工具IC,命令为icfb& (3) 2．6、配置工艺库路径 (4) 2．7、添加工艺提供的一些辅助库............................................................错误！未定义书签。 2．8、添加Multipart Path............................................................................错误！未定义书签。 2．9、安装PCELL........................................................................................错误！未定义书签。 3、开始一个新的设计---编辑电路图与版图 (5) 3．1、新建一个设计库 (5) 3．2、Attach库 (6) 3．3、创建新设计 (6) 3．4、编辑电路图 (7) 3．5 编辑版图 (8) 3．6 可以根据习惯改变版图的层次显示特性 (9) 3．7、完成版图编辑之后先保存再退出 (10) 4 版图的DRC检查 (10) 4．1、基于Diva的方式 (10) 4．2、基于Dracula的方式 (10) 5 、LVS (12) 5．1、准备版图的GDS文件 (12) 5．2、准备电路网表 (12) 5．3、用LOGLVS转换电路网表成LVS要求格式 (14) 5．4、修改lvs的命令文件 (14) 5．6、运行dracula来生成lvs任务的可执行文件 (14) 5．7、在控制台下，运行https://www.sodocs.net/doc/d812227499.html,文件 (14) 5．8、查看错误 (14) 5．9、修改 (15) 6、PAD相关 (15) 6．1、准备pad库 (15) 6．2、导入pad版图的GDS文件 (15) 6．3、更新gds和cdl (16) 6．4、修改cdl (16) 7、一些小经验 (17) 8、附件清单 (18) 9、后记 (18)