8.1无分页机制的存储器扩展实验
四川大学计算机学院、软件学院
实验报告
学号：_201514146xxxx 姓名：xxx 专业：计算机科学与技术班级：1班第 13 周
数据对应的ASCII值在屏幕显示出来。
1. 掌握了80X86 微机保护模式下存储器扩展的方法。
2. 掌握了80X86 微机保护模式下对扩展存储器的操作方法。
成绩评定：指导教师签名：
微控制器实验报告
微控制器技术实验报告 班级： 姓名： 学号：
微控制器技术实验说明 一、实验目的及要求： 1、学习Keil C51集成开发工具的操作及调试程序的方法，包括：仿真调试 与脱机运行间的切换方法； 2、熟悉TD-51单片机系统板及实验系统的结构及使用； 3、进行MCS51单片机指令系统软件编程设计与硬件接口功能设计； 4、学习并掌握Keil C51与Proteus仿真软件联机进行单片机接口电路的设 计与编程调试； 5、完成指定MCS51单片机综合设计题 二、实验基本内容(TD-51单片机实验系统实现) 实验一清零程序与拆字程序设计 根据实验指导书之“第二章单片机原理实验”（P17~P23页）内容，熟悉实验环境及方法，完成思考题1、2（P23）基础实验项目。 实验二拼字程序与数据传送程序设计 汇编语言完成实验指导书P24思考题3、4题的基础实验项目。 实验三排序程序与散转程序设计 汇编语言完成实验指导书P24思考题5、6题的基础实验项目。 实验四静态存储器扩展实验 基本部分：阅读、验证C语言程序功能。使用汇编语言编程，完成实验指导书之“4.1 静态存储器扩展实验”基本实验项目（P57）。 提高部分：阅读、验证C语言程序功能。使用汇编语言编程，完成实验指导书之“4.2 FLASH存储器扩展实验”实验项目（P60）。 实验五数字量输入输出实验 基本部分：阅读、验证C语言程序功能。使用汇编语言编程，完成实验指导书之“3.1 数字量输入输出实验”基本实验项目（P36），。 提高部分：（任选一题） 题目一：LED交通灯控制（使用8255接口芯片） 要求：使用汇编语言编程，功能为：通过开关实现LED灯工作方式即时控 制，完成LED交通灯的开关控制显示功能和LED交通灯自动循环显示功能。 题目二：LED灯控制（使用8255接口芯片） 要求：使用汇编语言编程，功能为：通过KK1实现LED灯工作方式即时控 制，完成LED开关控制显示和LED灯左循环、右循环、间隔闪烁功能。 题目三：键盘扫描与数码管显示设计（ 要求：阅读、验证P69上的C 语言参考程序功能。使用汇编语言完成编程与功能调试。
静态存储器扩展实验报告
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程
指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。
二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要
实验十四 存储器扩展机读写实验
实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得
静态存储器-实验报告
计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成与结构 项目名称静态随机存储器实验 班级 学号 姓名 同组人员无 实验日期 2015-10-24
一、实验目的与要求 掌握静态随机存储器RAM 工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K ×8bit)构成(位于MEM 单元)，如下 图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS 常接地线。 由于存储器(MEM)最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM 的写脉宽与T3一致，T3由时序单元的TS3给出。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1时为读，WR=1时为写。 XMRD XIOR XIOW XMWR RD IOM WE T3 读写控制逻辑 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR 单元)给出。数据开关(位于IN 单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
实验一扩展存储器读写实验
实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读
写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:
存储器管理实验报告.docx
操作系统实验报告 存储器管理 学院电信学院 专业计算机科学与技术 班级 14级计科一班 实验题目动态分区分配 实验组别第三组 指导老师曹华
一、实验目的 了解动态分区分配方式中使用的数据结构和分配算法，并进一步加深对动态分区存储管理方式及其实现过程的理解。 二、实验内容 用Ｃ语言分别实现采用首次适应算法和最佳适应算法的动态分区分配过程alloc()和回收过程free()。其中，空闲分区通过分区链来管理，在进行内存分配时，系统优先使用空闲区低端的空间。 请分别用首次适应算法和最佳适应算法进行内存块的分配和回收，要求每次分配和回收后显示出空闲内存分区链的情况。 三、实验主要仪器设备 软件环境：ＶＣ＋＋６编程环境 四、实验原理及设计方案 1.实验原理： 可变分区调度算法有：最先适应分配算法，循环首次适应算法，最佳适应算法，最坏适应算法。 首次适应算法（First-fit）：当要分配内存空间时，就查表，在各空闲区中查找满足大小要求的可用块。只要找到第一个足以满足要求的空闲块就停止查找，并把它分配出去； 如果该空闲空间与所需空间大小一样，则从空闲表中取消该项；如果还有剩余，则余下的部分仍留在空闲表中，但应修改区分大小和分区始址。 用户提出内存空间的申请：系统根据申请者的要求，按照一定的分配策略分析内存空间的使用情况，找出能满足请求的空闲区，分给申请者；当程序执行完毕或主动归还内存资源时，系统要收回它所占用的内存空间或它归还的部分内存空间。 最佳适应算法（Best-fit）：当要分配内存空间时，就查找空闲表中满足要求的空闲块，并使得剩余块是最小的。然后把它分配出去，若大小恰好合适，则直按分配；若有剩余块，则仍保留该余下的空闲分区，并修改分区大小的起始地址。 内存回收：将释放作业所在内存块的状态改为空闲状态，删除其作业名，设置为空，并判断该空闲块是否与其他空闲块相连，若释放的内存空间与空闲块相连时，则合并为同一个空闲块，同时修改分区大小及起始地址。 每当一个进程被创建时，内存分配程序首先要查找空闲内存分区链，从中寻找一个合适的空闲块进行划分，并修改空闲内存分区链，系统根据回收区的首址，从空闲区链中找到相应的插入点，此时出现如下四种情况： (１)回收区与插入点的前一个空闲区Ｆ１相邻接，此时可将回收区直接与Ｆ１合并，并修改Ｆ１的大小； (２)回收区与插入点的后一个空闲分区Ｆ２相邻接，此时可将回收区直接与Ｆ２合并，并用回收区的首址作为新空闲区的首址，大小为二者之和； (３)回收区同时与插入点的前后两个空闲分区邻接，此时需将三者合并； (４)回收区不与任何一个空闲区邻接，此时应建一新的表项 2.主要数据结构的说明 定义一个空闲区说明表结构
计算机组成原理存储器读写和总线控制实验实验报告
信息与管理科学学院计算机科学与技术 实验报告 课程名称：计算机组成原理 实验名称：存储器读写和总线控制实验 姓名：班级：指导教师：学号： 实验室：组成原理实验室 日期： 2013-11-22
一、实验目的 1、掌握半导体静态随机存储器RAM的特性和使用方法。 2、掌握地址和数据在计算机总线的传送关系。 3、了解运算器和存储器如何协同工作。 二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容 学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。 四、实验操作过程 开关控制操作方式实验 注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。 本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。 1、按图3－1接线图接线： 图3－1 实验三开关实验接线 2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。 3、往存储器写数据：
以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下： 4、按上述步骤按表3－2所列地址写入相应的数据 表3－2 5、从存储器里读数据： 以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下： (操作) (显示) (操作) (显示) (操作) (显6、按上述步骤读出表3－2数据，验证其正确性。 五、实验结果及结论 通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：
存储器扩展实验
实验5 存储器扩展实验 一、实验目的 1．掌握PC存储器扩展的方法。 2．熟悉6264芯片的接口方法。 3．掌握8031内部RAM和外部RAM的数据操作 二、实验设备 PC机、星研Star16L仿真器系统+仿真头PODPH51(DIP)、EL-Ⅱ型通用接口板实验电路，PROTEUS仿真软件。 三、实验内容 1）向外部存储器的7000H到8000H区间循环输入00～0FFH数据段。设置断点，打开外部数据存储器观察窗口，设置外部存储器的窗口地址为7000H—7FFFH。全速运行程序,当程序运行到断点处时,观察7000H—7FFFH的内容是否正确。 四、实验原理 实验系统上的两片6264的地址范围分别为：4000H～5FFFH，6000H～7FFFH，既可作为实验程序区，也可作为实验数据区。6264的所有信号均已连好。（3000H~3FFFH也可用） 五、实验方法 1、运用PROTUES软件进行虚拟仿真实验。按照实验要求用PROTUES软件绘制电路，编制程序，并通过调试。 2、运用星研仿真系统进行实际系统仿真实验。将星研仿真器与微机和目标板相互连接构成完整的硬件仿真系统，按照实验要求在通用实验板上进行硬件系统连接，并用星研仿真器进行系统仿真运行调试。 3、实验说明 在采用星研仿真时，若CPU选型为8051则，应将P2、P3口修改为总线模式（默认为IO口模式）。若为8031CPU则无此选项，因此不必修改。 4、星研仿真器设置时，注意，在项目工作环境设置选项中的存储器借出方式中，不能借用仿真器的外部数据空间（直接选择默认方式即可），否则无法正确测试实验箱上的存储器。 5、利用星研仿真器，在选择用户板外部RAM方式下，可以在存储器窗口中，通过直接对外部存储器单元的内容进行修改来确定该单元是否可用，可以修改的单元，表明用户可用，如果无法修改（无论键盘输入任何数字与字符，始终显示FF），则表明该存储单元不可用。 六、实验电路 1、PROTEUS 仿真电路
存储器和IO扩展实验,计算机组成原理
科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月
一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；
虚拟存储器管理实验报告
淮海工学院计算机科学系实验报告书 课程名：《操作系统》 题目：虚拟存储器管理 页面置换算法模拟实验 班级： 学号： 姓名：
一、实验目的与要求 1.目的： 请求页式虚存管理是常用的虚拟存储管理方案之一。通过请求页式虚存管理中对页面置换算法的模拟，有助于理解虚拟存储技术的特点，并加深对请求页式虚存管理的页面调度算法的理解。 2.要求： 本实验要求使用C语言编程模拟一个拥有若干个虚页的进程在给定的若干个实页中运行、并在缺页中断发生时分别使用FIFO和LRU算法进行页面置换的情形。其中虚页的个数可以事先给定（例如10个），对这些虚页访问的页地址流（其长度可以事先给定，例如20次虚页访问）可以由程序随机产生，也可以事先保存在文件中。要求程序运行时屏幕能显示出置换过程中的状态信息并输出访问结束时的页面命中率。程序应允许通过为该进程分配不同的实页数，来比较两种置换算法的稳定性。 二、实验说明 1．设计中虚页和实页的表示 本设计利用C语言的结构体来描述虚页和实页的结构。 在虚页结构中，pn代表虚页号，因为共10个虚页，所以pn的取值范围是0—9。pfn代表实页号，当一虚页未装入实页时，此项值为-1；当该虚页已装入某一实页时，此项值为所装入的实页的实页号pfn。time项在FIFO算法中不使用，在LRU中用来存放对该虚页的最近访问时间。 在实页结构中中，pn代表虚页号，表示pn所代表的虚页目前正放在此实页中。pfn代表实页号，取值范围（0—n-1）由动态指派的实页数n所决定。next是一个指向实页结构体的指针，用于多个实页以链表形式组织起来，关于实页链表的组织详见下面第4点。 2．关于缺页次数的统计 为计算命中率，需要统计在20次的虚页访问中命中的次数。为此，程序应设置一个计数器count，来统计虚页命中发生的次数。每当所访问的虚页的pfn项值不为-1，表示此虚页已被装入某实页内， 此虚页被命中，count加1。最终命中率=count/20*100%。 3．LRU算法中“最近最久未用”页面的确定 为了能找到“最近最久未用”的虚页面，程序中可引入一个时间计数器countime，每当要访问 一个虚页面时，countime的值加1，然后将所要访问的虚页的time项值设置为增值后的当前
实验五存储器读写实验报告
实验五存储器读写实验报告 实验报告 课程名：《计算机组成原理》题目：实验五存储器读写班级：计算机+ 自动化0901班姓名：张哲玮，郑俊飞 《计算机组成原理》实验报告- 1 - 实验五、存储器读写实验 一、目的与要求 (1)掌握存储器的工作特性 (2)熟悉静态存储器的操作过程，验证存储器的读写方法 二、实验原理及原理图 (1)?静态存储器芯片6116的逻辑功能 6116是一种数据宽度为8位(8个二进制位)，容量为2048字节的静态存储器芯片，封在24引脚的封装中，封装型式如图2-7所示。6116芯片有8根双向三态数据线D7-D0,所谓三态是指输入状态，输出状态和高阻状态，高阻状态数据线处于一种特殊的“断开”状态；11根地址线A10-A0,指示芯片内部2048个存储单元号;3根控制线CS片选控制信号，低电平时，芯片可进行读写操作，高电平时，芯片保存信息不能进行读写;WE 为写入控制信号，低电平时，把数据线上的信息存入地址线A10-A0指示的存储单元中;0E为输出使能控制信号，低电平时，把地址线A10-A0指示的存储单元中的数据读出送到数据线上。
6116芯片控制信号逻辑功能表 (2).存储器实验单元电路 因为在计算机组成原理实验中仅用了256个存储单元，所以6116芯片的3根地址线A11-A8接地也没有多片联用问题，片选信号CS接地使芯片总是处于被选中状态。芯片的WE和0E信号分别连接实验台的存储器写信号M-W和存储器读信号M-Ro这种简化了控制过程的实验电路可方便实验进行。 存储器部件电路图 (3)?存储器实验电路 存储器读\写实验需三部分电路共同完成:存储器单元(MEM UNIT),地址寄存器单元(ADDRESS UNIT)和输入，输出单元(INPUT/OUTPIT UNIT).存储器单元6116芯片为中心构成，地址寄存器单元主要由一片74LS273组成，控制信号B-AR的作用是把总线上的数据送入地址寄存器，向存储器单元电路提供地址信息，输入，输出单元作用与以前相同。
微机原理实验---存储器的扩展实验
深圳大学实验报告 课程名称：_____________ 微机计算机设计__________________ 实验项目名称：静态存储器扩展实验______________ 学院：_________________ 信息工程学院____________________ 专业：_________________ 电子信息工程____________________ 指导教师：____________________________________________ 报告人：________ 学号：2009100000班级：＜1＞班 实验时间：_______ 2011.05. 05 实验报告提交时间：2011. 05. 31 教务处制 一、实验目的 1. 了解存储器扩展的方法和存储器的读/ 写。 2. 掌握CPU寸16位存储器的访问方法。 二、实验要求
编写实验程序，将OOOOH H OOOFH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 三、实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。 四、实验原理 1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。只要不掉电，所储存的信息就不会丢失。此，静态RAM工作稳定，不要外加刷新电路，使用方便。 2、本实验使用两片的62256芯片，共64K字节。本系统采用准32位CPU具有16 位外部数据总线，即D0 D1、…、D15,地址总线为BHE^(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BH四和BLE#选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BH即和BLE #同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BH即有效，访问奇字节；第二个时钟周期BLE#有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BH四或BLE#有效，从而选通奇体或偶体。 五、实验过程 1、按图接线好电路。 2. 编写实验程序，经编译、链接无误后装入系统。 实验部分代码如下： STACK SEGMENT STACK DW 32 DUP(?) STACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8OOOH ; MOV DS, AX AAO: MOV SI, OOOOH ; MOV CX, OO1OH MOV AX, OOOOH AA1: MOV [SI], AX
计算机组成原理存储器实验报告
福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 2007级姓名：学号：实验课程：计算机组成原理 实验室号：__ 实验设备号： 1 实验时间： 2009年5月11日 指导教师签字：成绩： 实验二存储器实验 1．实验目的和要求 1.掌握静态随机存储器RAM工作特性。 2.掌握静态随机存储器RAM的数据读写方法。 2．实验原理 实验所用的半导体双端口静态存储器电路原理如图2-1所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0-A9）、数据线（I/O0-I/O7）和控制线（R/W,CE,OE,BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。 图2-1 存储器实验原理
地址总线为8位，接入IDT7130的地址AL7—AL0与AR0—AR7，将IDT7130的高两位AR8－AR9接地，所以其实际容量为256字节。IDT7130两个端口分别有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER=0、R/WR=0时进行右端口写操作，CER=0、R/WR=1时进行右端口读操作，其写时间与T3脉冲宽度一致。原理图中右端口的地址线AR8—AR9接地，其访问实际容量为256字节。同时由于左端口的写信号R/WL常接地=高电平，所以左端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZY15Comp12BB计算机组成原理教学实验箱一台，排线若干。 4．操作方法与实验步骤 1．形成时钟脉冲信号T3，具体接线方法和操作步骤如下： ①将S信号单元中的TS3和T3用排线相连。 ②将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置为“RUN”状态（当“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。） 2．按图3-2连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）
存储器扩展实验
存储器扩展实验 1．实验目的 1. 了解存储器的扩展方法及其对存储器的读/写。 2. 掌握CPU对8/16位存储器的访问方法。 2．实验设备 PC机一台，TD-PITC实验箱。 3．实验内容 编写程序，往扩展存储器中传送有规律的数据（如5555H、AAAAH或顺序递增的数据等，以便于观察写入是否正确），然后通过Tdpit软件中的“扩展存储区数据显示窗口”查看该存储空间，检测写入数据是否正确。 1）循环传送16位规则字到扩展存储器（共32768个字）； 2）循环传送16位非规则字到扩展存储器（共32768个字）； 3）循环传送字节数据到扩展存储器（共32768个字节）。 关于规则字和非规则字的含义见以下16位存储器操作的说明。 4．实验原理 1）SRAM 62256介绍 SRAM（静态RAM）的基本存储元是由MOS管组成的触发器电路构成，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。目前较常用的SRAM有6116（2K×8），6264（8K×8）和62256（32K×8）。TD-PITC实验箱内使用了2片62256构成32K×16的扩展存储器模块。62256的引脚如图1所示。 图1 62256引脚图 2）16位总线的存储器接口 TD-PITC实验箱中的16位系统总线提供了XA1～XA20、#BHE、#BLE、MY0等信号用于扩展存储器的读写操作。MY0是系统为扩展存储器提供的片选信号，其地址空间为D8000H～DFFFFH，XA1～XA20提供了16位（2字节）存储单元的地址，#BHE和#BLE用来确定访问16位存储单元中的低8位还是高8位，#BLE有效时允许访问低8位（D7-D0），#BHE有效时允许访问高8位（D15-D8）。其对应关系如表1所示。
静态存储器扩展实验报告
静态存储器扩展实验报告
深圳大学实验报告 实验报告提交时间：2014/5/26 教务部制
一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读 / 写 2. 掌握 CPU 对 16 位存储器的访问方法。 二．实验设备 PC 机一台， TD-PITE 实验装置或 TD-PITC 实验 装置 一套，示波器一台。 触发器电路，每个触发器可以存放 1 位信息 只要不掉电， 所储存的信息就不会丢失。 因此， 静态 RAM 工作稳定，不要外加刷新电路，使用 方便 但一般 SRAM 的 每一个触发器是由 6 个晶体管 组成， SRAM 芯片的集成度不会太高， 目前较常用的有 6116 （2K ×8 位）， 图 4.1 62256 引脚图 6264（8K ×8 位）和 62256（32K ×8 位）。本实 验平台上选 用的是 62256，两片组成 32K ×16 位的形式， 共 64K 字节。 62256 的外部引脚图如图 4.1 所示。 三．实验原理 存储器是用来存储信息的 部件，是计算机的重要组成部 分，静态 RAM 是由 MOS 管组成的 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 28 2 27 3 26 4 2 5 5 24 6 23 78 62256 2221 9 20 10 19 11 18 12 17 13 16 14 15 VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3
DATA D15:D0
CS# WR# DATA D15:D8 D7:D0 DATA D15:D8 D7:D0 写规则字（左）和非规则字（右）简图4.2 单时序图
单片机实验 数据存储器和程序存储器扩展
实验四数据存储器和程序存储器扩展 一、实验目的 1、学习片外存储器扩展方法 2、学习数据存储器不同的读写方法 3、学习片外程序存储器的读方法 二、实验说明 本次实验使用1片6264SRAM，作为片外扩展的数据存储器，对其进行读写。先向6264中写入整数1~200，然后将其逆向复制到地址0x0100处。注意单片机ALE引脚与74LS373的LE引脚的连接，直至锁存由单片机的ALE控制，另外还要注意单片机读/写控制引脚、与6264的连接。RD WR 三、实验线路图 四、实验步骤 1、先建立文件夹“ex4”，然后建立“ex4”工程项目，最后建立源程序文件“ex4.c”，输入如下源程序； /*用6264扩展内存*/ //说明：先向6264中写入整数1~200，然后将其逆序复制到0x0100处 #include
for(i=0;i<200;i++) { XBYTE[i]=i+1; } //将6264中的1~200逆向拷贝到0x0100地址开始处 for(i=0;i<200;i++) { XBYTE[i+0x0100]=XBYTE[199-i]; } //扩展内存数据处理完成后LED点亮 LED=0; while(1); } 2、用Proteus软件仿真 经过Keil软件编译通过后，可利用Proteus软件仿真。在Proteus ISIS编辑环境中绘制仿真电路图。打开配套实验3仿真原理图文件“ex4.DSN”，将编译好的“ex4.hex”文件载入 A T89C51，启动仿真。 五、思考题 实验仅使用了一片6264SRAM对数据内存进行扩展，要求在电路中使用EPROM27512（64KB）对程序内存进行扩展，将HEX文件移到27512中执行，注意将EA接地。 /*用6264扩展内存*/ //说明：先向6264中写入整数1~200，然后将其逆序复制到0x0100处 #include
静态存储器实验报告
静态随机存储器实验 组员： 组号：21组 日期：周二5、6节
【实验目的】 掌握静态随机存储器RAM工作特性及数据的读/写方法。 【实验设备】 实验仪一台、PC机一台（观察波形） 【实验原理】 由一片6116（2K x 8）芯片、一片8位锁存器（74LS273）、一片8位三态门（74LS245）构成存储器原理图。 存储器实验原理图 由于存储器地址是由数据开关（input device）锁存在（273），存储器写数据也是由数据开关提供的，因此要分时给出地址和写数据。 因地址寄存器为8 位，所以接入6116 的地址为A7～A0，而高三位A8～A10 接地，所以其实际容量为256 字节。6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0 时进行读操作，WE=0 时进行写操作。本实验中将OE 常接地,在此情况下，当CE=0、WE=0 时进行读操作，CE=0、WE=1 时进行写操作，其写时间与T3 脉冲宽度一致。 实验时将T3 脉冲接至实验板上时序电路模块的TS3 相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B 为低电平有效，LDAR 为高电平有效。 【实验步骤】 (1) 形成时钟脉冲信号T3。具体接线方法和操作步骤如下： ①接通电源，用示波器接入方波信号源的输出插孔H23，调节电位器W1 及W2 ，使H23 端输出 实验所期望的频率及占空比的方波。 ②将时序电路模块（STATE UNIT）单元中的ф和信号源单元（SIGNAL UNIT）中的H23 排针相连。 ③在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP”开关置为“RUN”状
存储器实验
南京晓庄学院 信息工程学院 计算机组成原理课程 实 验 报 告 实验名称：存储器实验 年级专业班级：14级计算机科学与技术专业14计算机转本1 班级学号：14131504 姓名：康志勇 时间：2016 年 11月26 日 一、实验目的、要求：
EXD0EXD1EXD2EXD3EXD4EXD5EXD6EXD7 A010A19A28A37A46A55A64A73A825A924A1021A1123A122CS 1 20 CS 226WE 27OE 22D0 11D112D213D315D416D517D618D7 19 U52 6264 G ND V CC AD0AD1AD2AD3AD4AD5AD6AD7 CE` P 1.2P 1.1 图3-5 D13 Q1 2 D24Q2 5 D37Q3 6 D48Q4 9 D513Q5 12 D614Q6 15 D717Q7 16 D818 Q819 CLK 11CLR 1 U3774LS 273 V CC A02A13A24A35A46A57A68A79 B0 18 B1 17 B2 16 B3 15 B4 14 B5 13 B6 12 B7 11 E 19 DIR 1 U5174LS 245 S WB`V CC G ND KD6KD5KD4KD3KD0 KD2KD7KD1输入数据 L Z D 0-L Z D 7 UN2A 74LS 08 LDAR T 32 13 L D 0-L D 7L A D 0-L A D 7 45 6T 3WE UN2B 74001、掌握静态随机存取存储器RAM 工作特性及数据的读写方法。 二、实验仪器设备、器件及环境： 仪器设备名称 规格型号 编号 备注 模型机运算器 DVCC-C8JH 20112034 三、实验方法、原理： 图1.1.1 主存储器单元电路主要用于存放实验机的机器指令，如图1.1.1所示，它的数据总线挂在 外部数据总线EXD0～EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED 灯LAD0～LAD7显示，高电平亮，低电平灭；在手动方式下，输入数据由8位数据开关KD0～KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0～EXD7，实验时将外部数据总线EXD0～EXD7用8芯排线连到内
实验报告4-存储器
实验 _＿四＿＿ 姓名成绩实验日期 任课教师 【实验名称】 存储器 【目的与要求】 1.计数器 2.寄存器的使用 3.掌握ROM和RAM的工作原理 4.学会对ROM和RAM存取数据 【实验内容】 1.顺序地址修改器74161 2.八D触发器74273b 3.ROM 4.RAM 5.将74161作为读ram低4位的地址来用 【操作步骤】 1、计数器（顺序地址修改器）74161，实际上是一个为可预置的4位二进制同步计数器计数器，74161的清除端是异步的。当清除端CLRN为低电平时，不管时钟端CLK状态如何，即可完成清除功能。74161的预置是同步的。当置入控制器LDN为低电平时，在CLOCK上升沿作用下，输出端QA－QD与数据输入端A－D相一致。对于54/74161，当CLK由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，则LOAD应避免由低至高电平的跳变，
COUNTER CLRN CLK ENP LDN A D ENT B C QD QC QB QA RCO 74161 inst1 而54/74LS161无此种限制。 74161的计数是同步的，靠CLK 同时加在四个触发器上而实现的。当ENP 、ENT 均为高电平时，在CLK 上升沿作用下QA －QD 同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74161，只有当CLK 为高电平时，ENP 、ENT 才允许由高至低电平的跳变，而54/74LS161的ENP 、ENT 跳变与CLK 无关。 74161有超前进位功能。当计数溢出时，进位输出端（RCO ）输出一个高电平脉冲，其宽度为QA 的高电平部分。 在不外加门电路的情况下，可级联成N 位同步计数器。 对于54/74LS161，在CLK 出现前，即使ENP 、ENT 、CLRN 发生变化，电路的功能也不受影响。 管脚图： 功能表： 输入变量 输出变量 说明 CLRN LDN ENP ENT CLK D C B A QD QC QB QA RCO 0 × × × × × × × × 0 0 0 0 0 异步置0 1 0 × × ↑ d3 d 2 d1 d0 d 3 d2 d1 d0 CO1 CO1=ENT ·QD ·QC ·QB ·QA 1 1 1 1 ↑ × × × × 计数 CO2 CO2=QD ·QC ·QB ·QA 1 1 0 × × × × × × 保持 CO3 CO3=ENT ·QD ·QC ·QB ·QA 1 1 × 0 × × × × × 保持 仿真电路图如下：
存储器读写实验
实验一存储器读写实验 一、实验目的 1. 熟悉静态RAM 的使用方法，掌握8088 微机系统扩展RAM 的方法； 2. 掌握静态RAM 读写数据编程方法。 二、实验内容 对指定地址区间的RAM（4000H～43FFH）先进行写数据55AAH，然后将其内容读出再写到5000H～53FFH 中。 三、实验接线图（系统中已连接好） 四、实验步骤 1. 在PC 机和实验系统联机状态下，编辑源程序。 2. 从存储器窗口检查和记录4000H～43FFH 中的内容和5000～53FFH 中的内容。 3. 对源程序进行编译和装载，生成可执行文件。 4. 对可执行文件进行调试，调试方法有：单步，宏单步，自动单步，自动宏单步，注意这些方法之间的区别。 5. 连续运行实验程序。 6. 从存储器窗口检查和记录4000H～43FFH 中的内容和5000～53FFH 中的内容，比较程序运行前、后存储器内容的变化情况。 五、实验程序清单 CODE SEGMENT ;RAM.ASM ASSUME CS:CODE PA EQU 0FF20H ;字位口 PB EQU 0FF21H ;字形口 PC EQU 0FF22H ;键入口 ORG 1850h
START: JMP START0 BUF DB ?,?,?,?,?,? data1: db0c0h,0f9h,0a4h,0b0h,99h,92h,82h,0f8h,80h,90h,88h,83h,0 c6h,0a1h db 86h,8eh,0ffh,0ch,89h,0deh,0c7h,8ch,0f3h,0bfh,8FH START0: MOV AX,0H MOV DS,AX ;写数据段地址 MOV BX,4000H ;内存首址 MOV AX,55AAH ;要写入的字 MOV CX,0200H ;数据长度 RAMW1: MOV DS:[BX],AX ;写数据 ADD BX,0002H ;下一个单元 LOOP RAMW1 ;循环写 MOV AX,4000H ;首址 MOV SI,AX ;SI置源首址 MOV AX,5000H MOV DI,AX ;DI置目首址 MOV CX,0400H ;数据长度 CLD ;增址 REP MOVSB ;串传送 call buf1 ;写”62256-” mov cx,0ffh con1: push cx call disp ；显示 pop cx loop con1 call buf2 ;写”--good” con2: call disp ;显示 jmp con2 DISP: MOV AL,0FFH ;显示子程序 ,5ms MOV DX,PA OUT DX,AL MOV CL,0DFH ;20H ;显示子程序 ,5ms MOV BX,OFFSET BUF DIS1: MOV AL,[BX] MOV AH,00H PUSH BX MOV BX,OFFSET DATA1 ADD BX,AX MOV AL,[BX] POP BX MOV DX,PB OUT DX,AL