基于FPGA的PCIE总线接口设计

龙源期刊网 https://www.sodocs.net/doc/f41013573.html,

基于FPGA的PCIE总线接口设计

作者：张锐曹彦荣

来源：《硅谷》2014年第07期

摘要 PCI Express总线是一种点对点串行连接的设备连接，每个设备都拥有自己独立的数据连接，各个设备之间并发的数据传输互不影响，因此具有很高的传输速率。本设计使用Xilinx公司FPGA提供的PCIe IP硬核实现PCIe接口，并针对其高带宽的优势，实现了PCIe

总线的Brust数据传输方案，并经过实际传输验证，表明该设计方案可以满足传输带宽的要求。

关键词 PCIE；FPGA；Burst读写

中图分类号：TP274 文献标识码：A 文章编号：1671-7597（2014）07-0029-03

PCI Express总线是一种完全不同于过去PCI总线的一种全新总线规范，与PCI总线共享

并行架构相比，PCI Express总线是一种点对点串行连接的设备连接方式，点对点意味着每一

个PCI Express设备都拥有自己独立的数据连接，各个设备之间并发的数据传输互不影响，而对于过去PCI那种共享总线方式，PCI总线上只能有一个设备进行通信，一旦PCI总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证。PCI Express总线利用串

行连接特点，能轻松的将数据传输速度提到一个很高的频率，远远超出PCI总线的传输速率。

PCI Express是一种复杂的协议，它的实现可以采用专用的协议芯片，但是缺乏灵活性和

可配置性，限制了系统整体性能。另一种方式是采用FPGA逻辑来实现，PCIE IP硬核一般只实现PCIE的物理层和数据链路层的协议，设计者可以在IP硬核基础上完成PCIE的TLP（数据传输层）和应用层协议，虽然开发过程较复杂，但可根据应用需要进行灵活的配置，具有良好的可移植性，能更好的发挥PCIE高带宽的优势。

Xilinx公司的Virtex 5系列FPGA芯片内嵌PCI Express Endpoint Block硬核，为实现单片可配置PCI Expres总线解决方案提供了可能。本文在研究PCI Express 接口协议和PCI Express Endpoint Block硬核的基础上，使用Virtex5 LX330T FPGA芯片设计PCI Express接口硬件电路，实现PCI Express数据传输。

1 PCIE接口Burst读写设计

1）FPGA内置PCIe硬核特点。在接口电路中，PCI Express物理层和数据链路层的电路采用Xilinx公司的PCI Express Endpoint Block plus v1.9硬核端点模块实现，能够有效完成接口物理层和数据链路层的数据处理功能，提供给上层一个事务层数据接口。

图1 设计流程图