第六章 数字电路绪论

数字电子技术基础第三版第一章答案

第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：

数字电路第六章练习带答案

第六章（选择、判断、填空共19题） 一、选择题 1．脉冲整形电路有。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器 2．多谐振荡器可产生。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 3．石英晶体多谐振荡器的突出优点是。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭4．T T L单定时器型号的最后几位数字为。 A.555 B.556 C.7555 D.7556 5．555定时器可以组成。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 6．用555定时器组成施密特触发器，当输入控制端C O外接10V电压时，回差电压为。 A.3.33V B.5V C.6.66V D.10V 7．以下各电路中，可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 二、判断题（正确打√，错误的打×） １．施密特触发器可用于将三角波变换成正弦波。（） ２．施密特触发器有两个稳态。（） ３．多谐振荡器的输出信号的周期与阻容元件的参数成正比。（） ４．石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（） ５．单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（） ６．单稳态触发器的暂稳态维持时间用t W表示，与电路中R C成正比。（）７．采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽t W。（） ８．施密特触发器的正向阈值电压一定大于负向阈值电压。（） 三、填空题 1．555定时器的最后数码为555的是产品，为7555的是产品。

数字电路与系统第一章

1.4 (1, 2, 3) 1.5 (1, 3) 1.6 1.10 (1, 3, 5) 1.12 (2, 4)1.14 1.16 1.17 (1,3) 1.19 (1, 3, 5) Homeworks (第三版): 1

Chapter 1. Number systems and codes 第一章. 数制与编码 2

Content 本章内容： 1. Number systems and their conversions 数制及其相互转换 2. BCD and Grey codes BCD和格雷码 3. Signed binaries 带符号的二进制数 Extended learning Information theory and coding 信息论与编码

Content 本章内容： 1. Number systems and their conversions 数制及其相互转换 2. BCD and Grey codes BCD 和格雷码 3. Signed binaries 带符号的二进制数 Extended learning Information theory and coding 信息论与编码 Therefore, in a general sense, information is Knowledge communicated or received concerning a particular fact or circumstance or rather, information is an answer to a question. Information cannot be predicted and resolves uncertainty.

通用数字电路与数字电子技术课后答案第七章.doc

第七章 时序逻辑电路 1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。 图P7.1 解： （1）写出各级的W.Z 。 D 1=21Q Q ，D 2=Q 1，Z=Q 2CP ( 2 ) 列分析表 ( 3 ) 状态转换表 （4 图7.A1 本电路是同步模3计数器。 2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。 Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1 Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP 表P7.1 X Q 2 Q 1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1 CP X Q 1 0 Q 2 0 Z CP Q 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z ( a ) 01/0 11/1 10/1 00/0

解：由状态转换表作出波形图 3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00 ）。 ( a ) ( b ) 解：（1）写W.Z 列分析表 J 1 = XQ 2 J 2 = X Z =12Q Q X K 1 = X K 2 =1Q X ( 2 ) 作出状态转换表及状态转换图 X Q 2 Q 1 0 1 00 01 00/1 00/1 10/1 11/1 X Q 2 Q 1 J 2 K 2 J 1 K 1 Q 2n+1 Q 1n+1 Z 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 CP X 图P7.3 CP X Q 1 0 Q 1 0 Z 图P7.A2 0 /1 0 /1 0 /1 1/1 1/1 0/1 01 11 00

数字电路实验报告第七章触发器

数字电路与逻辑设计基础实验 任课教师：陈志坚 实验名称：触发器（实验七） 云南大学信息学院 一、实验目的 ⑴学习触发器逻辑功能的测试方法 ⑵进一步熟悉RS触发器、集成D触发器和JK触发器的逻辑功能及其触发方式二、实验器材 ⑴直流稳压电源、数字逻辑实验箱 ⑵74LS00、74LS74、74LS76 三、实验内容和仿真

1．基本RS触发器 基本RS触发器用与非门74LS00构成，按图7-1接好线。在输入端加上不同的信号，通过发光二极管观察电路输出端的状态。把结果填入自制的表中。 图7-1 基本RS触发器图7-2 D触发器的预置和清零功能 用带预置和清除的双D型触发器74LS74来测试上升沿触发集成D型触发器的逻辑功能。先按图7-2接线，在时钟脉冲的不同电平状态，改变预置端PRE 和清除端CLR的信号，通过发光二极管观察触发器的输出状态。把结果填入自制的表中。然后，按图7-3接线，测试D触发器的逻辑功能。 在D触发器的逻辑功能测试中，先将数据输入端D分别置入“0”或“1”，再用清零端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-1中。 注意：清零和置位之后，清除端CLK和预置端PRE必须置成“1”状态。 图7-3 D触发器逻辑功能测试7-4 JK触发器清除和预置功能的测试

D触发器仿真（1） D触发器仿真（2

1 3．JK触发器 用带预置和清除的双JK触发器74LS76来测试下降沿触发集成JK触发器的逻辑功能。先按图7-4接线，改变预置端PRE和清除端CLR的信号，通过发光二极管观察触发器Q输出端的输出状态。把结果填入自制的表中。然后，按图7-5接线，测试JK触发器的逻辑功能。 图7-5 JK触发器逻辑功能测试

数字电子技术基础--第一章练习题及参考答案

第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）

数字电路第一章数字电路习题集和答案

第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256） 10 B.（127） 10 C.（FF） 16 D.（255） 10 6．与十进制数（53.5） 10 等值的数或代码为。 A.(0101 0011.0101) 8421BCD B.(35.8) 16 C.(110101.1) 2 D.(65.4) 8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数(47.3) 8 等值的数为： A.(100111.011) 2B.(27.6) 16 C.(27.3) 16 D.(100111.11) 2 9. 常用的BC D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把10010110 B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 011101110101B B. 011100111011B C. 010********* D. 100010000101 13．将数1101.11B转换为十六进制数为（） A.D.CH B. 15.3H C. 12.EH D. 21.3H 14．将十进制数130转换为对应的八进制数： A.202 B. 82 C. 120 D. 230

万里学院数字电子技术基础第七章习题及参考答案

第七章习题 一、选择题 1.集成D/A 转换器DAC0832含有 个寄存器。 A.1 B.2 C.3 D.4 2．一个无符号8位数字量输入的DAC ，其分辨率为 位。 A.1 B.3 C.4 D.8 3．一个无符号10位数字输入的DAC ，其输出电平的级数为 。 A.4 B.10 C.1024 D.210 4．一个无符号4位权电阻DAC ，最低位处的电阻为40K Ω，则最高位处电阻为 。 A.4K Ω B.5K Ω C.10K Ω D.20K Ω 5．4位倒T 型电阻网络DAC 的电阻网络的电阻取值有 种。 A.1 B.2 C.4 D.8 6．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率 f ax Im 的关系是 。 A. f s ≥f ax Im B. f s ≤f ax Im C. f s ≥2f ax Im D. f s ≤2f ax Im 7．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 。 A.采样 B.量化 C.保持 D.编码 8．用二进制码表示指定离散电平的过程称为 。 A.采样 B.量化 C.保持 D.编码 9．将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。 A.采样 B.量化 C.保持 D.编码 10．若某ADC 取量化单位△=81REF V ，并规定对于输入电压I u ，在0≤I u ＜8 1REF V 时，认为输入的模拟电压为0V ，输出的二进制数为000，则 85REF V ≤I u ＜86REF V 时，输出的二进制数为 。 A.001 B.101 C.110 D.111 11．以下四种转换器， 是A/D 转换器且转换速度最高。 A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器 二、判断题（正确打√，错误的打×） 1.D/A 转换器的建立时间是反映转换速度的一个参数。（ ）

数字电子技术基础第一章习题答案

第一章习题解答[题1.1]」【解】 (1) () 2=(97) 16 =(151) 10 (2)() = 16 ) 6(D=(109)10 (3)( 0. ) 2=(0.5F) 16 =(0.) 10 (4)(11. 001) 2=(3. 2) 16 =（3.125） 10 [题1. 2]将下列十六进制数化为等值的二进制数和等值的十进制数。 【解】 (1) (8C) 16=() 2 =(140) 10 (2) (3D．BE) 16= (.) 2 =(61. ) 10 (3)(8F．FF) 16=(.) 2 =( 143.) 10 (4)(10.00) 16=(10000.) 2 = (16. ) 10 [题1. 3][解] (17) 10=(10001) 2 =(11) 16 (127) 10 =() 2 =(7F) 16 (0.39) 10=(0.0110) 2 =(0.6) 16 (25.7) 10 =(11001.1011) 2 =(19.B) 16 [题1. 4] [解] (1) (+1011) 2 的原码和补码都是01011(最高位的0是符号位)。 (2) (+00110) 2 的原码和补码都是(最高位的0是符号位)。 (3) (-1101) 2 的原码是11101(最高位的1是符号位)，补码是10011 (4) (-) 2 的原码是(最高位的1是符号位)，补码是 [题1. 5] [解] (1)首先找出真值表中所有使函数值等于1的那些输人变量组合。 然后写出一组变量组合对应的一个乘积项，取值为1的在乘积项中写

为原变量，取值为0的在乘积项中写为反变量。最后，将这些乘积项相加，就得到所求的逻辑函数式。 (2)将输人变量取值的所有状态组合逐一代入逻辑函数式，求出相 应的函数值。然后把输入变量取值与函数值对应地列成表，就得到了函数的真值表。 (3)将逻辑图中每个逻辑图形符号所代表的逻辑运算式按信号传输方 向逐级写出，即可得到所求的逻辑函数式。 (4)用逻辑图形符号代替函数式中的所有逻辑运算符号，就可得到由 逻辑图形符号连接成的逻辑图了。 [题1. 6] [解] 表Pl. 6( a)对应的逻辑函数式为 表P1.6(b)对应的逻辑函数式为 [题1. 7] [解]

数字电路第七章答案

第七章可编程逻辑器件PLD 第一节基本内容 一、基本知识点 （一）可编程逻辑器件PLD基本结构 可编程逻辑器件PLD是70年代发展起来的新型逻辑器件，相继出现了只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL 和可擦写编程逻辑器件EPLD等多个品种，它们的组成和工作原理基本相似。PLD的基本结构由与阵列和或阵列构成。与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。 在PLD中，输入电路中为了适应各种输入情况，每一个输入信号都配有一缓冲电路，使其具有足够的驱动能力，同时产生原变量和反变量输出，为与门阵列提供互补信号输入。输出电路的输出方式有多种，可以由或阵列直接输出，构成组合方式输出，也可以通过寄存器输出，构成时序方式输出。输出既可以是低电平有效，也可以是高电平有效；既可以直接接外部电路，也可以反馈到输入与阵列，由此可见PLD的输出电路根据不同的可编程逻辑器件有所不同。 （二）可编程逻辑器件分类 1.按编程部位分类 PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程 （2）与或阵列均可编程 （3）与阵列可编程，或阵列固定 归纳上述PLD的结构特点，列于表7-1。 表7-1 各种PLD的结构特点 2.按编程方式分类 （1）掩膜编程 （2）熔丝与反熔丝编程 （3）紫外线擦除、电可编程 （4）电擦除、电可编程 （5）在系统编程（Isp） （三）高密度可编程逻辑器件HDPLD 243

数字电子技术基础-第四版-课后答案6

第六章 脉冲波形的产生和整形 [题6.1] 用施密特触发器能否寄存1位二值数据，说明理由。 [解] 不能，因为施密特触发器不具备记忆功能。 [题6.2] 在图P6.2（a ）所示的施密特触发器电路中，已知Ω=k R 101，Ω=k R 302。G 1和G 2为CMOS 反相器，V DD =15Ｖ。 （1）试计算电路的正向阈值电压ＶＴ＋、负向阈值电压ＶＴ－和回差电压△V T 。 （2）若将图P6.2（b ）给出的电压信号加到P6.2（a ）电路的输入端，试画出输出电压的波形。 ［解］ (1) V V V R R V TH T 1021530101121=???? ??+=???? ??+=+ V V V R R V TH T 521530101121=???? ??-=???? ??-=- V V V V T T T 5=-=?-+ (2) 见图A6.2。 ［题6.3］ 图P6.3是用ＣMOS 反相器接成的压控施密特触发器电路，试分析它的转换 电平ＶT+、V T- 以及回差电压△ＶT 与控制电压ＶCO 的关系。

[解] 设反相器G 1输入端电压为,I υ'则根据叠加定理得到 3123102132132132//////////// R R R R R R R R R R V R R R R R CO I I +++++='υυυ （1）在I υ升高过程中00=υ。当升至TH I V ='υ时，+=T I V υ，因而得到 2132132132////////R R R R R V R R R R R V V CO T TH +++=+ 3232121321////////R R R R R R R R R R V V V CO TH T +???? ??+-=+CO TH V R R R R R R V 3121311-???? ??++= （2）在I υ降低过程中DD 0V =υ。当降至TH I V ='υ时，-=T I V υ，于是可得 312312132132132////////////R R R R R V R R R R R V R R R R R V V DD CO T TH +++++=- 323213123121321////////////R R R R R R R R R R V R R R R R V V V DD CO TH T +???? ??+-+-=- CO TH V R R R R R R V 3121311-???? ??-+= （3） DD TH T T T V R R V R R V V V 21212==-=?-+（与V CO 无关） 根据以上分析可知，当Vco 变小时，V T+ 和V T- 均增大，但回差电压△V T 不变。 [题6.4] 在图P6.4施密特触发器电路中，若G 1和G 2为74LS 系列与非门和反相器它们的阈值电压V TH =1.1V ，R 1=1K Ω，二极管的导通压降V D =0.7V ，试计算电路的正向阈值电压V T+、负向阈值电压V T - 和回差电压△V T 。 [解] （1） 01 ,0===O O I υυυ，。 )(212D I I V R R R -+='υυ υI 增加，υI ˊ也增加，当υI = V T+ 时，υI ˊ=V TH =1.1V ，即 )(212D T TH V V R R R V -+=+

《数字电子技术基础》复习指导(第七章)

第七章 半导体存储器 一、本章知识点 1、存储器的分类及每种类型的特点 ,用户无法更改。 ROM SRAM ：靠触发器存储信息，不需刷新。 RAM DRAM ：利用MOS 管栅电容存储信息，需要刷新。 2、掌握存储器电路的结构框图，对框内具体情况有一个大概的了解 3、了解存储器相关名词术语，如地址数、字数、字长、数据线及容量等 4、掌握存储器容量扩展方法。 5、掌握用ROM 构成组合逻辑函数的方法及ROM 构成的组合电路的分析。 二、例题 一、（概念题） 1、已知某存储器标有1K ×4字样，回答下列问题： （1）该存储器有几条地址线？ （2）该存储器能存储多少个字？ （3）每个字长是几位？ （4）该存储器有几条数据线？ （5）该存储器的容量是多少位？ 2、ROM 由哪几部分组成？各部分的作用是什么？ 3、在PROM 、EPROM 、E 2PROM 及Flash Memory 四种存储器中，可用光改写的是哪种？ 4、哪些类型的ROM 可用来设计组合电路？组合电路的输入变量及输出变量如何安排？ 5、根据存储数据原理的不同，RAM 可分为哪几种？它们存储数据的原理分别是什么？ 存储器

6．动态触发器存储数据的原理是什么？ 7．掩模ROM 、PROM 、EPROM 、E 2PROM 、Flash Memory 这五种只读存储器中哪些可用电信号擦除？ （二）分析题 1．试用4片2114和译码器组成4K ×4的RAM ，其中2114是1K ×4的RAM 。 2．图示电路是用ROM 组成的逻辑电路，分析其功能。 3．用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数 ???????==+++=+++=D C B A Y ABCD Y D C A D B A D C B C B A Y ACD ABD BCD ABC Y 4 321

数字电子技术第五版阎石 第五版第6章的 习题答案

第六章习题课后 一、选择题 1．PROM和PAL的结构是。 A.PROM的与阵列固定，不可编程 B. PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D. PAL的与阵列可编程 2．PAL是指。 A.可编程逻辑阵列 B.可编程阵列逻辑 C.通用阵列逻辑 D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。 A.组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器 4．PLD器件的基本结构组成有。 A.输出电路 B.或阵列 C. 与阵列 D. 输入缓冲电路 5．PLD器件的主要优点有。 A.集成密度高 B. 可改写 C.可硬件加密 D. 便于仿真测试 6．GAL的输出电路是。 A.OLMC B.固定的 C.只可一次编程 D.可重复编程 7．PLD开发系统需要有。 A.计算机 B. 操作系统 C. 编程器 D. 开发软件 8．只可进行一次编程的可编程器件有。 A.PAL B.GAL C.PROM D.PLD 9．可重复进行编程的可编程器件有。 A.PAL B.GAL C.PROM D.ISP-PLD 10．ISP-PLD器件开发系统的组成有。 A.计算机 B.编程器 C.开发软件 D.编程电缆 11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。 A.PAL B.GAL C.PROM D.PLA 12.GAL16V8的最多输入输出端个数为。 A.8输入8输出 B.10输入10输出 C.16输入8输出 D.16输入1输出

13一个容量为1K×8的存储器有个存储单元。 A.8 B. 8192 C.8000 D. 8K 14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。 A. 8 B.4 C. 2 D.32 15．寻址容量为16K×8的RAM需要根地址线。 A. 8 B. 4 C.14 D.16K E. 16 16．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。 A.8 B.16 C.32 D.256 17．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K×8 C.256×8 D. 256×256 18.采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 19．随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D.只写 20．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为。 A.1 B.2 C.3 D.8 21．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为。 A.4 B.2 C.3 D.8 22．只读存储器ROM在运行时具有功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 23．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 24．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为1 C.不确定 D.保持不变 25．一个容量为512×1的静态RAM具有。 A.地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 26．用若干RAM实现位扩展时，其方法是将相应地并联在一起。

数字电子技术基础简明教程第三版4-6章(含答案)

第四章（选择、判断、填空共30题） 一、选择题 1.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 2．在下列触发器中，有约束条件的是。 A.主从J K F/F B.主从D F/F C.同步R S F/F D.边沿D F/F 3．一个触发器可记录一位二进制代码，它有个稳态。 A.0 B.1 C.2 D.3 E.4 4．存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 5．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。 A.0 B.1 C.Q D.Q 6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=。 A.0 B.1 C.Q D.Q 7．对于D触发器，欲使Q n+1=Q n，应使输入D=。 A.0 B.1 C.Q D.Q 8．对于J K触发器，若J=K，则可完成触发器的逻辑功能。 A.R S B.D C.T D.Tˊ 9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。 A.J=K=0 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0 E.J=0,K=Q 10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1 E.J=1,K=Q 11．欲使J K触发器按Q n+1=0工作，可使J K触发器的输入端。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=1 12．欲使J K触发器按Q n+1=1工作，可使J K触发器的输入端。 A.J=K=1 B.J=1,K=0 C.J=K=Q D.J=K=0 E.J=Q,K=0 13．欲使D触发器按Q n+1=Q n工作，应使输入D=。 A.0 B.1 C.Q D.Q 14．下列触发器中，克服了空翻现象的有。 A.边沿D触发器 B.主从R S触发器 C.同步R S触发器 D.主从J K触发器 15．下列触发器中，没有约束条件的是。

数字电子技术基础(整理笔记)

第一章数字逻辑基础 1.1 数字电路概述 1.1.1 数字电路与模拟电路 电子电路根据其处理的信号不同可以分为模拟电子电路和数字电子电路。 1.模拟信号和模拟电路 模拟信号：在时间上和数值上都是练习变化的信号。 模拟电路：处理模拟信号的电子电路。 2.数字信号和数字电路 数字信号：在时间上和数值上都是离散（变化不连续）的信号。 数字电路：处理数字信号的电子电路。 3.数字电路的特点 ①数字电路内部的晶体管（包括单、双极型）主要工作在饱和导通或截止状态；模拟电路内部的晶体管主要工作在放大状态。 ②数字电路的信号只有两种状态：高电平和低电平，分别对应于（或代表）二进制数中的1和0，表示信号的有或无，便于数据处理。 ③数字电路结构相对简单，功耗较低，便于集成。 ④数字电路抗干扰能力强。其原因是利用脉冲信号的有无传递1和0的数字信息，高低电平间容差较大，幅度较小的干扰不足以改变信号的有无状态。 ⑤数字电路不仅能完成数值运算，而且还能进行逻辑运算和比较判断，从而在计算机系统中得到广泛应用。 4.数字电路的分类 ①按电路的组成结构可分为分列元件电路和集成电路。 ②按数字电路集成度可分为小规模、中规模、大规模和超大规模集成电路。 ③按集成电路内部器件可分为双极型和单级型。 ④按电路的逻辑功能可分为组合逻辑和时序逻辑电路。 1.1.2脉冲波形参数 数字电路信号中，研究的对象是一些不连续的突变的电信号，作用时间很短，所以也称为脉冲信号。 脉冲信号波形形状很多，主要有方波、矩形波、三角波、锯齿波等。 ①脉冲幅度Um。脉冲电压变化的最大值，即脉冲波从波底至波顶之间的电压。 ②上升时间t r。脉冲波前沿从0.1Um上升到0.9Um所需的时间。 ③下降时间t f。脉冲波后沿从0.9Um下降到0.1Um所需的时间。 ④脉冲宽度t w。脉冲波从上升沿的0.5Um至下降沿0.5Um所需的时间。 ⑤脉冲周期T。在周期性脉冲信号中，任意两个相邻脉冲上升沿（或下降沿）之间的时间 间隔。 ⑥重复频率f（单位：Hz）。每秒脉冲信号出现的次数，即脉冲周期的倒数：f=1/T。 ⑦占空比q。脉冲宽度与脉冲周期的比值，q=t w/T。 1.2.1数制与编码 十进制数、十六进制数、二进制数对应关系表

《数字逻辑电路(A)》复习题第六章时序电路

时序逻辑电路 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P控制。 3．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4.N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 5.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6． 7．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421B C D码计数器至少需要个触发器。 A.3 B.4 C.5 D.10 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同 步二进制计数器，最少应使用个触发器。 A.2 B.3 C.4 D.8 10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 二、判断题（正确打√，错误的打×） 1．同步时序电路由组合电路和存储器两部分组成。（√） 2．组合电路不含有记忆功能的器件。（√） 3．时序电路不含有记忆功能的器件。（×） 4．同步时序电路具有统一的时钟CP控制。（√） 5．异步时序电路的各级触发器类型不同。（×） 6．环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。（×） 7．环形计数器如果不作自启动修改，则总有孤立状态存在。（√） 8．计数器的模是指构成计数器的触发器的个数。（×） 10．D触发器的特征方程Q n+1=D，而与Q n无关，所以，D触发器不是时序电路。（×）

清华_数字电路技术基础_第七章_MOOC

wang_hong@https://www.sodocs.net/doc/fb294630.html, the time) solves the "FINITE" baby won’t run out of memory wang_hong@https://www.sodocs.net/doc/fb294630.html, wang_hong@https://www.sodocs.net/doc/fb294630.html, Memory wang_hong@https://www.sodocs.net/doc/fb294630.html,

wang_hong@https://www.sodocs.net/doc/fb294630.html, wang_hong@https://www.sodocs.net/doc/fb294630.html, wang_hong@https://www.sodocs.net/doc/fb294630.html, 第七章输入/ 出电路 I/O 输入/出控制 输出引脚数目有限 wang_hong@https://www.sodocs.net/doc/fb294630.html, Random-Access-Memory ）

wang_hong@https://www.sodocs.net/doc/fb294630.html, 7.2 ROM wang_hong@https://www.sodocs.net/doc/fb294630.html, wang_hong@https://www.sodocs.net/doc/fb294630.html, 地 址 数 据 A 0~A n-1 W0W(2n -1) D0Dm-1 wang_hong@https://www.sodocs.net/doc/fb294630.html, 两个概念： ?存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”?存储器的容量：“字数x 位数”

wang_hong@https://www.sodocs.net/doc/fb294630.html, wang_hong@https://www.sodocs.net/doc/fb294630.html, 7.2.2 可编程ROM （PROM ） 总体结构与掩模ROM 一样，但存储单元不同 wang_hong@https://www.sodocs.net/doc/fb294630.html, 7.2.3 可擦除的可编程ROM （EPROM ）wang_hong@https://www.sodocs.net/doc/fb294630.html,

数字电路与系统分析第六章习题答案

& I试分析图P5,i所示时序电路。 a P6J 解：1）分析电路结构：该电路是由七个与非门及一个JKFF组成，且CP下降沿触发，属于 米勒电路，输入信号X，X2,输出信号乙 2）求触发器激励函数：J=X i%, K= X X 触发器次态方程：Q+1=XX2 Q+ X i X2Qf=X i X2 Q+（X i+XQC f 电路输出方程：Z= X X2Q+X1 Xa Q+ X X2 Q+X1X2Q 3）状态转移表： 表 6.3.1输入S(t) N(t) 输出 X1 X2 Q Q+1Z 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 4）逻辑功能：实现串行二进制加法运算。XX为串行输入的被加数和加数，Q为低位来的进

位，Q+1表示向高位的进位。且电路每来一个CP实现一次加法运算，Z为本位和，Q在本时钟周期表示向高位的进位，在下一个时钟周期表示从低位来的进位。 例如X=110110, X2=110100， 则运算如下表所示：LSB MSB 表

试作出101序列检测器的状态图，该同步电路由一根输入线X, —根输出线Z,对应与输入 序列的101的最后一个“ 1 ”，输 出 Z=1。其余情况下输出为 “ 0 ”。 (1 ) 101序列可以重叠，例如: X: 0 乙000101001 (2 ) 101序列不可以重叠，如: X: 00 乙0001000010 解： 1） $：起始状态，或收到101序列后重新检测。 S:收到序列 “ 1”。 S2：连续收到序列 “ 10 ”。 1/0 11… 100 … 2 ） 6 3对卜列康織賦态表进行貧化: 5(f)X「 x 01r o1 4 A B00 B C A01 C甘D0 D C00 3(0 1出心｝ X 1 A!丹 E C C I1F 廿A ￡ F￡ G C1 H C X 0~ - 解：（1）列隐含 表:

数字电路第四版第六章习题参考答案

第六章 脉冲产生与整形电路 习题解答 6.1 解： 施密特触发器：输出高、低电平取决于输入信号电平。 单稳态触发器：有一个稳态和一个暂稳态。 双稳态触发器：只有两个稳态。 多谐振荡器：只有两个暂稳态。 6.2 解： 1R =时，当23 TH CC u V >时，O OL u U =； 当23TH CC u V <、13 CC TR u V >时，保持原来状态不变； 当23TH CC u V <、13 CC TR u V <时，O OH u U =； 6.3 解： （1）2212833T CC U V V V += =?= 1112433 T CC U V V V -==?= (84)4T T T U U U V V +-?=-=-= （2）5T CO U U V +== 115 2.522 T CO U U V V -==?= (5 2.5) 2.5T T T U U U V V +-?=-=-= 6.4 解： 229633 T CC U V V V +==?= 119333 T CC U V V V -==?= 1O u 、2O u 波形如图6.1所示。 图6.1

263 T CC U V V +== 3692 CC V V V =?= 6.6 解： 5T CO U U V +== 115 2.522 T CO U U V V -==?= (5 2.5) 2.5T T T U U U V V +-?=-=-= 6.7 解： （1）361.1 1.127100.05100.001 485 1.485W t RC s s ms -==????== （2）C u 、0u 波形如图6.2所示。 图6.2 （3）max 119333 IL T CC U U V V V -=== ?= 6.8 解： 61.1 1.11010W t RC R s -≈=??? 61.110101W t R s s -=???=时，90.9R K =Ω 10W t s =时，909R K =Ω 电路如图6.3所示，选90.9R K =Ω，w R 阻值0~818K Ω可调。 图6.3

数字电子技术基础--第一章练习题及参考答案

… 第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 ~ A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 101 0101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（）10等值的数或代码为。 A.(0101 8421BCD B.16 C.2 D.8 7．矩形脉冲信号的参数有。 ） A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数8等值的数为： A.2 B.16 C. )16 D.2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） ， 1. 方波的占空比为。（） 2. 8421码1001比0001大。（）

3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） ( 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用 和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、、。 5.常用的BCD码有、、、等。常用的可靠性代码 有、等。 6./ 7.（.1011）2=( )8=( )16 8. ( 8 =（）2 =( )10=( )16=( )8421BCD 9. )10=（）2=( )8=( )16 10. ( 16=（）2=( )8=( )10= ( )8421BCD 11.( 0111 1000)8421BCD=（） 2=( )8=( )10=( )16 四、思考题 １．在数字系统中为什么要采用二进制 ２．格雷码的特点是什么为什么说它是可靠性代码 ３．】 ４．奇偶校验码的特点是什么为什么说它是可靠性代码