微带功分器的设计(资料参考)

微带功分器的设计

时间：2015-08-16 来源：天线设计网作者：admin TAGS：威尔金森功率

分配器无源器件wilkinson

功率分配器是将输入信号功率分成相等或不相等的几路功率输出的一种多端口微波网络。功率分配器是无源微波器件，反过来就是功率合成器。功率分配器有多种形式，其中最常用的是g/4功率分配器，这种功率分配器称为威尔金森（wilkinson）功率分配器。威尔金森功率分配器由三端口网络构成。

在近代射频和微波电路中广泛地使用着功率分配器。瞬时测频接收机是一种简单而紧凑的接收机，能覆盖很宽的射频频带。实际的IFM接收机是由若干个简单的瞬时测频（IFM）接收机并行组成。这就需要使用一分八功分器进行４个通道的信号分配。一分八功分器可以由几个一分二的功分器级联而成。[天线设计网]这就对一分二功分器在体积、结构、稳定性以及输出端口之间的相位一致性提出了更高的要求。本文用多节阻抗变换器级联的方式来实现宽频带和低损耗，使用ADS软件设计并仿真工作频带在6~18GHZ的宽带微带线功分器。

功分器的设计指标

功分器的技术指标包括：

（１）频率范围：６～１８Ghz；

（２）插入损耗：≤４dB；

（３）驻波比：≤２；

（４）隔离度：≥１８dB；

（５）相位一致性：≤５°。

功分器的设计

威尔金森功率分配器由三端口网络构成，由于单节λ／４阻抗变换器工作带宽为窄带，不能实现宽带功分器，因此需要采用多节阻抗变换器相级联的方式来展宽工作频带。本文设计的是一个工作频带在６～１８ＧＨｚ，功分比为１∶１的二路带状线型wilkinson功分器。带宽为３个倍频层，结合多节λ／４阻抗变换器[天线设计网]相级连的形式，阻抗变换器为３节。由于本功分器对结构尺寸和相位一致性要求较高，在此选用介电常数为2.2、层压板厚度为0.254mmRoger5880高频层压材料。结构上采用葫芦状的结构设计。根据各项指标（工作频段、输入输出端口的驻波、输出端口间的隔离度）要求，由宽带功分器设计理论确定功分器具体尺寸，计算出各段λ／４阻抗变换器的特性阻抗，如表１所示，并计算出隔离电阻的阻值如表２所示。

实现方法及仿真设计

高级设计系统（ADS）软件由美国安捷伦公司开发，是当前射频和微波电路设计的首选工程软件。该软件功能强大，仿真手段丰富多样，可实现包括域和频域、数字和模拟、线性和非线性、电磁和数字处理等多种仿真手段，[天线设计网]并可以对设计结果进行成品率分析和优化，从而大大提高了复杂电路的设计效率。本设计就采用了ADS软件仿真设计。用ADS 软件linecalc计算出对应特性阻抗的微带线宽度，以及对应于中心频率12GHZ的λ／４微带线宽度。理论值如表３所示。

首先用ADS软件设计出电路原理图，并进行仿真和优化，得到最终的原理图如图１所示。然后将电路原理图转化为版图进行电磁仿真，转化后的版图如图２所示。

版图仿真结果一端口的驻波S11如图３所示，插入损耗S21如图４所示。

测试结果

实际做出的产品实物如图所示，

该功分器的外部尺寸为２４ｍｍ×２６ｍｍ×１０ｍｍ。测试系统为矢量网络分析仪。如下图所示，功分器输入驻波在整个频段内小于1.4，实测的２路传输损耗均小于４ｄＢ（一路为3.5dB，一路为3.6dB），２个端口之间的相位差在18GHZ时为3.210°。

采用多节λ／４阻抗变换器设计工作频带在6~18GHZ的宽带wilkinson功分器，并利用ADS 软件进行设计仿真，结果表明，采用多节λ／４阻抗变换器相级联来展宽工作频带是有效的方法。在极大展宽频带的同时，功分器的传输损耗、隔离度、驻波等指标可以完全达到要求。所制作出的实物功分器符合小型化要求，应用在一分四或一分八功分器上，这种葫芦状的功分器结构更加紧凑，在体积上更有优势，完全满足设计指标的要求。

下载提示：有模型附件下载的，请将文件后缀格式“.txsjw”改为“.rar”即可正常打开。温馨提示：如有转载请注明出处-天线设计网-微带功分器的设计

功分器的设计原理

设计资料项目名称：微带功率分配器设计方法 拟制： 审核： 会签： 批准： 二00六年一月

微带功率分配器设计方法 1. 功率分配器论述： 1.1定义： 功率分配器是一种将一路输入信号能量分成两路或多路信号能量输出的器件，也可反过来将多路信号能量合成一路输出，此时也可称为合路器。 1.2分类： 1.2.1功率分配器按路数分为：2路、3路和4路及通过它们级联形成的多路功率分配器。 1.2.2功率分配器按结构分为：微带功率分配器及腔体功率分配器。 1.2.2根据能量的分配分为：等分功率分配器及不等分功率分配器。 1.2.3根据电路形式可分为：微带线、带状线、同轴腔功率分配器。 1.3概述： 常用的功率分配器都是等功率分配，从电路形式上来分，主要有微带线、带状线、同轴腔功率分配器，几者间的区别如下： （1）同轴腔功分器优点是承受功率大，插损小，缺点是输出端驻波比大，而且输出端口间无任何隔离。微带线、带状线功分器优点是价格便宜，输出端口间有很好的隔离，缺点是插损大，承受功率小。（2）微带线、带状线和同轴腔的实现形式也有所不同：同轴腔功分器是在要求设计的带宽下先对输入端进行匹配，到输出端进行分路；而微带功分器先进行分路，然后对输入端和输出端进行匹配。

下面对微带线、带状线功率分配器的原理及设计方法进行分析。 2．设计原理： 2.1分配原理： 微带线、带状线的功分器设计原理是相同的，只是带状线的采用的是对称性空气填充或介质板填充，而微带线的主要采用的是非对称性部分介质填充和部分空气填充。下面我们以一分二微带线功率分配的设计为例进行分析。传输线的结构如下图所示，它是通过阻抗变换来实现的功率的分配。 图1：一分二功分器示意图 在现有的通信系统中，终端负载均为50Ω，也就是说在分支处的阻抗并联后到阻抗结处应为50Ω。如上图匹配网络，从输入端口看Ω==500Z Z in ，而Ω==50//21in in in Z Z Z ，且是等分的，所以1in Z =2in Z ，①处1in Z 、②处2in Z 的输入阻抗应为100Ω，这样由①、②处到输出终端50Ω需要通过阻抗变换来实现匹配。 2.2阶梯阻抗变换： 在微波电路中，为了解决阻抗不同的元件、器件相互连接而又不使其各自的性能受到严重的影响，常用各种形式的阻抗变换器。其中最简单又最常用的四分之一波长传输线阶梯阻抗变换器（图2）。它

【原创】南京邮电大学 课程设计 Wilkinson(威尔金森)功分器的设计

南京邮电大学电子科学与工程学院电磁场与无线技术Wilkinson功分器 课题报告 课题名称 Wilkinson功分器 学院电子科学与工程学院 专业电磁场与无线技术 班级 组长 组员 开课时间 2012/2013学年第一学期

一、课题名称 Wilkinson（威尔金森）功分器的设计 二、课题任务 运用功分器设计原理，利用HFSS软件设计一个Wilkinson功分器，中心工作频率3.0GHz。 ?基本要求 实现一个单阶Wilkinson等功分设计，带内匹配≤-10dB，输出端口隔离≤-10dB，任选一种微波传输线结构实现。 ?进阶要求 多阶（N≥2），匹配良好（S11≤-15dB），不等分，带阻抗变换器（输出端口阻抗 不为50Ω），多种传输线实现。 三、实现方式 自选一种或者多种传输线实现，如微带线，同轴线，带状线等，要求输入输出端口阻抗为50Ω，要求有隔离电阻（通过添加额外的端口实现） 四、具体过程 1.计算基本参数 通过ADS Tool中的Linecalc这个软件来进行初步的计算。 在HFSS中选定版型为Rogers RT/duroid 5880 (tm)，如具体参数下图

50Ω微带线计算 得到选取微带线宽度约为0.67mm。 70.7Ω微带线计算 得到选取微带线宽度约为0.34mm，由于微带线电长度与其宽度没有必然联系，所以两个分支微带线的长度根据具体情况进行更改。

2.绘制仿真模型 微带单阶功分器

◆微带参数：w50：阻抗为50Ω的微带线宽度；w2：两分支线宽度； l1，l2，l3，l4：各部分微带线长度； rad1，rad2：各部分分支线长度（即半环半径） ◆在本例中，需要调整的调整关键参数为w2，rad1，空气腔参数随关键参数相应调 整即可。 ◆根据计算，此处的吸收电阻值应该为100Ω，但是在实际情况中，选取97Ω。 微带多阶功分器

等分威尔金森功分器的设计与仿真

摘要 摘要 本文对一个等分威尔金森功分器进行了仿真，分析了功分器的基本原理，介绍了ADS软件基本使用方法，并选择了频率范围：0.9～1.1GHz，频带内输入端 口的回波损耗：C 11>20dB，频带内的插入损耗：C 21 <3.1dB,C 31 <3.1dB，两个输出端 口间的隔离度：C 23 >25dB为设计指标的等分威尔金森功分器。先进行威尔金森功分器原理图的设计，再用ADS软件进行原理图仿真，得出的结论采用理论计算的结果作为功分器参数时，功分器并没有达到所需设计的指标，所以要对功分器的各个参数进行优化。优化后所得到的最佳数据保存以后再进行功分器版图的仿真，各项指标基本达到设计所需的要求。 关键词：仿真，威尔金森功分器，ADS，优化

ABSTRACT ABSTRACT In this paper a power dividers quintiles Wilkinson is simulated, and analyzes the basic principle of power dividers, introduces the basic use ADS software method, and choose the frequency range: 0.9～GHz, frequency band 1.1 input ports C11 > 20dB return loss:, frequency band insertion loss: C21 < 3.1 dB, C31 < 3.1 dB, between the two output port C23 > 25dB isolation ratio: for the design index equal power dividers Wilkinson. First conducts the power dividers Wilkinson schematic design, reoccupy ADS software simulation principle diagram, the conclusion of the theoretical calculation result as parameters when power dividers power dividers did not reach the required design to index, so the power dividers various parameters were optimized. After optimization of the best data preserves received after power dividers again, and all the indexes of simulation territory to meet the design requirements of basic required. Key words：Simulation Wilkinson Power dividers ADS optimization

采用折叠式结构的两级全差分运算放大器的设计

目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)

采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端

T型功分器的设计与仿真.

T型功分器的设计与仿真 1.改进型威尔金森功分器的工作原理 功率分配器属于无源微波器件，它的作用是将一个输入信号分成两个(或多个)较小功率的信号，工程上常用的功分器有T型结和威尔金森功分器。 威尔金森功分器是最常用的一种功率分配器。图1所示的为标准的二路威尔 金森等功率分配器。从合路端口输入的射频信号被分成幅度和相位都相等的两路信号，分别经过传输线Bl和BZ，到达隔离电阻两端，然后从两个分路端口输出，离电阻R两端的信号幅度和相位都相等，R上不存在差模信号，所以它不会消耗功率，如果我们不考虑传输线的损耗，则每路分路端口将输出二分之一功率的信号。 图1威尔金森功分器 但是这种经典威尔金森等功率分配器有几个缺点: 1、大功率应用的时候，要求隔离电阻的耗散功率大因此电阻的体积也会比较大 2、如果功分器应用于较高的频段，波长就会与大功率电阻的尺寸相比拟，这样就需要考虑电阻的分布参数。 3、为了提高功分器性能，就要尽量减小Bl和BZ这两段传输线之间的藕合，因此在实际设计时，要求四分之一波长传输线Bl、BZ之间的距离较大，在低频应用时，由于四分之一波长较长，占用面积还是太大了，此外，四分之一波长传输线Bl、BZ的阻抗较高，因此线宽较细，制板的相对误差更大[24]。为克服这些缺点，本文采用了一种改进型的威尔金森等功率分配器，如图2所示

图2 改进型威尔金森功分器 可以看到，它仅由四段传输线组成，没有隔离电阻。传输线A 、Cl 、CZ 的特 征阻抗均为Z0。传输线B 位于A 和Cl 、CZ 之间，它的电长度为四分之一波长， 特征阻抗为Z0/2。从合路端输入的信号，通过传输线B ，被分成幅度和相位相等的的两路信号，分别经过传输线Cl 和C2到达分路端口一和二，在整个结构中，传输线B 起到了阻抗变换的作用。从传输线A 、B 相接处向左看，输入阻抗为Z0。从传输线B 与C1、C2相接处向右看，输入阻抗为Z0/2。利用四分之一阻抗变换器的原理我们知道，传输线的特征阻抗为2/00Z Z ?，即Z0/2。因此，整个电路处于功率分配与合成时，在中心频点处，三个端口都能匹配良好，没有反射。这种改进型的结构克服了标准威尔金森功分器的一系列缺点，同时由于省略了隔离电阻，所以成本降低，也不存在电阻分布参数的问题，与传统威尔金森功分器相比，减少了一段四分之一波长传输线，另外，构成变换器的四分之一波长传输线B 的特征阻抗较低，线宽较宽，能有效降低制板误差。 2功分器的设计与仿真 通过前面的分析，我们知道改进型威尔金森功分器四段传输线特征阻抗之间 的比例关系。由此可得，传输线A 、C1和C2的特征阻抗均为50Ω，而传输线B 的特征阻抗为352/0=Z Ω 为了实现右旋圆极化，经过C2输出的信号要比经过Cl 的相位超前?90，即Cl 要比C2长λ4/1g (λg 为中心频率所对应的介质波长)。设计的功率分配器 如图3所示，传输线段B 的长度约为λ4/1g ，起阻抗变换的作用。传输线段

全差分运算放大器设计

全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

功分器的设计

功分器现在有如下几种系列[11]： 1、400MHz-500MHz 频率段二、三功分器，应用于常规无线电通讯、铁路通 信以及450MHz 无线本地环路系统。 2、800MHz-2500MHz 频率段二、三、四微带系列功分器，应用于GSM ／ CDMA/PHS/WLAN 室内覆盖工程。 3、800MHz-2500MHz 频率段二、三、四腔体系列功分器，应用于GSM ／ CDMA/PHS/WLAN 室内覆盖工程。 4、1700MHz-2500MHz 频率段二、三、四腔体系列功分器，应用于PHS/WLAN 室内覆盖工程。 5、800MHz-1200MHz/1600MHz-2000MHz 频率段小体积设备内使用的微带二、三功分器。 这里介绍几种常见的功分器： 一、威尔金森功分器 我们将两分支线长度由原来的4λ变为43λ，这样使分支线长度变长，但作用效果与4λ线相同。在两分支线之间留出电阻尺寸大小的缝隙，做成如图1-1所示结构。 图1-1 威尔金森功分器 二、变形威尔金森功分器 将威尔金森功分器进行变形，做成如图1-2所示结构。两圆弧长度由原来的4λ变为43λ，且将圆伸展开形成一个近似的半圆。每个支路通过2λ传输线与隔离电阻相连，这样做虽然会减小电路的工作带宽，但使输出耦合问题得到了解决，而且可以用于不对称，功分比高的电路，隔离电阻的放置更加容易，且两支路间的距离足够大，在输出口可直接接芯片。

图1-2 变形威尔金森功分器 三、混合环 混合环又称为环形桥路，它也可作为一种功率分配器使用。早期的混合环 是由矩形波导及其4个E-T 分支构成的，由于体积庞大已被微带或带状线环形桥路所取代。图1-3为制作在介质基片上的微带混合环的几何图形，环的平均周长为 23g λ，环上有四个输出端口，四个端口的中心间距均为4g λ。环路各段归一化特性导纳分别为a, b, c ，四个分支特性导纳均为0Y 。这种形式的 功率分配器具有较宽的带宽，低的驻波比和高的输出功率。理论上来说，它的带宽可以同威尔金森功分器相比。混合环功分器相对威尔金森功分器的优点在于，在实际应用中它在高频率上的性能更好一些。 图1-3 混合环 对比以上三种功分器，首先对比威尔金森功分器及变形威尔金森功分器， 变形威尔金森功分器性能与仿真结果相差较大，其原因可能有以下几点：加入两个21波长微带线，引入了T 型接头，使微带线产生不连续性；为了保证两21波长微带线之间的距离正好可以焊接电阻，两微带线均倾斜，使焊接电阻处微带不均匀，另外电阻焊接的非对称性影响了功分器输出两端的功分比[9]。 威尔金森功分器和混合环的插损性能较好，可以满足一般功率合成的要求。在隔离方面，威尔金森功分器隔离较好，混合环的隔离要稍差。 从上述三种功分器分析可以得出：要获得具有良好性能的微波毫米波功分 器，需保证一定的加工精度，对加隔离电阻的功分器，要特别注意选择尺寸较小的电阻，焊接时要求电阻两端对称，且从电阻反面焊接，也可以考虑使用薄膜电阻来实现。这三种功分器都可以串联用作多路功率分配/合成器。 1.3 本课题研究内容 4g λ4g λ4 g λ43g λ对称平面

(整理)微带功率分配器设计

微带功率分配器设计 1. 功率分配器论述： 1.1 定义： 功率分配器是一种将一路输入信号能量分成两路或多路信号能量输出的器件，也可反过来将多路信号能量合成一路输出，此时也可称为合路器。 1.2 分类： 1.2.1 功率分配器按路数分为：2 路、3 路和 4 路及通过它们级联形成的多路功率分配器。 1.2.2 功率分配器按结构分为：微带功率分配器及腔体功率分配器。 1.2.2 根据能量的分配分为：等分功率分配器及不等分功率分配器。 1.2.3 根据电路形式可分为：微带线、带状线、同轴腔功率分配器。 1.3 概述： 常用的功率分配器都是等功率分配，从电路形式上来分，主要有微带线、带状线、同轴腔功率分配器，几者间的区别如下： （1）同轴腔功分器优点是承受功率大，插损小，缺点是输出端驻波比大，而且输出端口间无任何隔离。微带线、带状线功分器优点是价格便宜，输出端口间有很好的隔离，缺点是插损大，承受功率小。 （2）微带线、带状线和同轴腔的实现形式也有所不同：同轴腔功分器是在要求设计的带宽下先对输入端进行匹配，到输出端进行分路；而微带功分器先进行分路，然后对输入端和输出端进行匹配。下面对微带线、带状线功率分配器的原理及设计方法进行分析。 2．相关技术指标： 2.1 概述： 功率分配器的技术指标包括频率范围、承受功率、主路到支路的分配损耗、输入输出间的插入损耗、支路端口间的隔离度、每个端口的电压驻波比等。 2.2 频率范围： 频率范围各种射频/微波电路的工作前提，功率分配器的设计结构与工

作频率密切相关。必须首先明确分配器的工作频率，才能进行下面的设计。 2.3 承受功率： 在大功率分配器/合成器中，电路元件所能承受的最大功率是核心指标，它决定了采用什么形式的传输线才能实现设计任务。一般地，传输线承受功率由小到大的次序是微带线、带状线、同轴线、空气带状线、空气同轴线，要根据设计任务来选择用何种线。 2.4 分配损耗： 主路到支路的分配损耗实质上与功率分配器的功率分配比有关。如理想的两等分功率分配器的分配损耗是3dB，四等分功率分配器的分配损耗6dB，常以S参数S21的dB值表示。 2.5插入损耗： 输入输出间的插入损耗是由于传输线（如微带线）的介质或导体不理想等因素，及端口不是理想匹配所造成的功率反射损耗，常以S参数S21的dB 值表示。 2.6 隔离度： 支路端口间的隔离度是功分器的另一个重要指标。如果从每个支路端口输入功率只能从主路端口输出，而不应该从其他支路输出，这就要求支路之间有足够的隔离度，如两支路端口2和3的隔离度用S23或S32的dB值表示。 2.7 驻波比: 在入射波和反射波相位相同的地方，电压振幅相加为最大电压振幅Ｖmax ，形成波腹；在入射波和反射波相位相反的地方电压振幅相减为最小电压振幅Ｖmin ，形成波节。其它各点的振幅值则介于波腹与波节之间。这种合成波称为行驻波。驻波比是驻波波腹处的声压幅值Vmax与波节处的声压Vmin幅值之比。驻波比是表示两端口合理匹配的重要指标，因此每个端口的电压驻波比越小越好。 2．设计原理： 2.1 分配原理： 微带线、带状线的功分器设计原理是相同的，只是带状线的采用

电流镜负载的差分放大器设计概要

电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。

一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)

一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。

全差分套筒式运算放大器设计

全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示：

3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图

3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。

威尔金森功分器

威尔金森功分器 一、实验目的： 1、了解功率分配器电路的原理及设计方法。 2、学习使用ADS软件进行微波电路的设计，优化，仿真。 3、掌握功率分配器的制作及调试方法。 二、实验任务： 1、了解功分器的工作原理。 2、使用ADS软件设计一个功分器，并对其参数进行优化、仿真。 3、根据软件设计的结果绘制电路版图，并加工成电路板。 4、对加工好的电路进行调试，使其满足设计要求。 三、实验内容、实验过程描述： 1、设计指标：通带0.9－1.1GHz，功分比为1：1，带内各端口反射系数小于-20dB ，两输出端隔离度小于-25dB，传输损耗小于3.1dB。 在进行设计时，主要是以功分器的S参数作为优化目标进行优化仿真。S21、S31是传输参数，反映传输损耗；S11、S22、S33分别是输入输出端口的反射系数。S23反映了两个输出端口之间的隔离度。2、用ADS软件设计 （1）、打开ADS软件 （2）、创建新的工程文件

（3）、打开原理图设计窗口

在原理图所设计窗口中选择微带电路的工具栏 选用微带线以及 连接好的原理图如下

（5）设置微带电路的基本参数 双击图上的控件MSUB设置微带线参数 H:基板厚度(1 mm) Er:基板相对介电常数(4.8) Mur:磁导率(1) Cond:金属电导率(5.88E+7) Hu:封装高度(1.0e+33 mm) T:金属层厚度(0.03 mm) TanD:损耗角正切(1e-4) Roungh:表面粗糙度(0 mm) （6）设置微带器件的参数 双击每个微带线设置参数，W、L分别设为相应的变量或常量，单位mm，注意上下两臂的对称性。 单击工具栏上的V AR 图标，把变量控件V AR放置在原理图上，双击该图标弹出变量设置窗口，依次添加W，L参数。 中间微带线的长度大约为四分之一波长(根据中心频率用微带线计算工具算出)，各个线宽的初始值可以用微带线计算工具算出，微带线的宽度最窄只能取0.2 mm(最好取0.5 mm以上)。 （7）S参数仿真电路设计 在原理图设计窗口中选择S参数仿真的工具栏

全差分运算放大器设计

全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =

全差分运算放大器设计说明

全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

微带功分器作业-1

功率分配器的设计与仿真 1.功率分配器定义 在微波电路中，为了将功率按一定的比例分成两路或者多路，需要使用功率分配器。功率分配器反过来使用就是功率合成器，所以通常功率分配/合成器简称为功分器。在近代微波大功率固态发射源的功率放大器中广泛地使用着功率分配器，而且功率分配器常是成对的使用，先将功率分成若干份，然后分别放大，再合成输出。1960年，Ernest J. Wilkinson发表了名为An N-way Hybird Power Divede的论文中介绍了一种在所有端口均匹配、低损耗、高隔离度、同相的N 端口功分器。以后的研究人员便称这种类型的功分器为威尔金森功分器。最初它的原始模型是同轴形式，此后在微带和带状线结构上得到了广泛地应用和发展，工程中大量使用的是微带线形式，大功率情况下也会用到空气带状线或空气同轴线形式。 和其他的微带电路元件一样，功率分配器也有一定的频率特性。当频带边缘频率之比f1/f2=1.44时，输入驻波比（VSWR）<1.22时，输入驻波比（VSWR）下降到1.42，两端口隔离度只有14.7dB。威尔金森功分器的狭窄带宽限制了其在宽带系统中的应用。为了进一步加宽工作带宽，可以用多节的宽频功率分配器，即增加λg/4线段和相应的隔离电阻R的数目。 目前常见的微波功分器是采用微带线或腔体波导等结构的分布参数功分器。腔体波导功分器插损小、平衡度好，但隔离度较差，制作工艺较复杂，微带功分器制作简单，但相对带宽较小。而且以上分布参数功分器仅限于微波波段的窄频带应用，在微波频段以下，小型化、宽带功分器的制作比较困难。 功率分配器的技术指标包括频率范围、承受功率、主路到支路的分配损耗、输入输出间的插入损耗。支路端口间的隔离度、每个端口的电压驻波比等。 （1）频率范围。这是各种射频/微波电路的工作前提，功率分配器的设计结构与工作频率密切相关。必须首先明确分配器的工作频率，才能进行下面的设计。 （2）承受功率。在大功率分配器/合成器中，电路元件所能承受的最大功率是核心指标，它决定了采用什么形式的传输线才能实现设计任务。一般地，传输线承受功率由小到大的次序是微带线、带状线、同轴线、空气带状线、空气同轴线，要根据设计任务来选择用何种传输线。 （3）分配损耗。主路到支路的分配损耗实质上与功率分配器的功率分配比

三路威尔金森功分器设计 3 way wilkinson

Three-way planar Wilkinsons Updated November 13, 2011 Click here to go to our main page on Wilkinson splitters Click here to go to our page on N-way splitters Click here to go to our page on the Kouzoujian splitter, a great alternative to the conventional N-way Wilkinson New for June 2010! This page will provide a basic analysis of planar, three-way Wilkinson splitters in 50 ohm system impedance. This is splitter is imperfect, because it is missing an isolation resistor between the two outer ports, however, this is what makes it easy to lay out. We divided the analysis into three "types" which are described below, and ranked according to bandwidth potential. Type 1 splitter The Type 1 splitter is the simplest network possible. The three arms each employ a single quarter-wave impedance transformer. If you were to impedance match port 1 at center frequency, the transformers would all be 86.6 ohms (transforms each 50 ohm leg to 150 ohms, and three 150 ohms in parallel is 50 ohms). Sorry about the crummy schematic, you'd think by now Agilent would provide a means for graphic capture beyond the usual copy-and-past into Powerpoint, then shrink image with PaintShop...

采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

采用折叠式共源共栅结构实现高速CMOS全差分运算放 大器的设计 “随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。 常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运

放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。经综合考虑，本设计采用折叠式共源共栅结构作为主运放。 2主运放分析 2．1全差分折叠式共源共栅 全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。综合考虑，本设计采用PMOS管为输入管的共源共栅结构。如图1所示，PMOS管M0为偏置电流源，输入管M1，M2将在M0提供的固定偏置电流作用下，将差分输入电压转化为差分电流，经过共源共栅管M5，M6的作用下再产生差分输出电压Vout1与Vout2。而层叠的PMOS对管M7，M8与M9，M10起到了稳定输出电平与提高增益的作用。

设计仿真微带功分器

实验 设计仿真微带功分器 一、 实验目的： １． 掌握微带功分器的原理； ２． 掌握用VOLTAIRE 仿真、优化线性电路； 二、 实验原理： 功分器是一种功率分配元件，它是将输入功率分成相等或不相等的几路功率，当然也可以将几路功率合成，而成为功率合成元件。在电路中常用到微带功分器，其基本原理和设计公式如下： 页 1 图2.1 二路功分器的原理图 图2.1是二路功分器的原理图。图中输入线的特性组抗为0Z ,两路分支线的特性阻抗分别为Z 02和Z 03，线长为0e λ/4 , 0e λ/4为中心频率时的带内波长。图中2,3R R 为负载阻抗，R 为隔离阻抗。 对功分器的要求是：两输出口2和3的功率按一定比例分配，并且两口之间相互隔离，当两口接匹配负载时，1口无反射。下面根据上述要求，确定Z 02 、Z 03、R 2、R 3及R 的计算公式。 设2口、3口的输出功率分别为P2、P3 ，对应的电压为V2、V3 .根据对功分器的要求，则有： P 3=K 2P 2 |V 3|2/R 3=K 2|V 2|2/R 2 式中K 为比例系数。为了使在正常工作时，隔离电阻R 上不流过电流，则应 V 3=V 2 于是得 R 2=K 2R 3 若取 R 2=KZ 0 则 R 3=Z 0/K 因为分支线长为λe0/4，故在1口处的输入阻抗为： Z in2=Z 022/R 2 Z in3=Z 032/R 3 为使1口无反射，则两分支线在1处的总输入阻抗应等于引出线的0Z ，即 Y 0=1/Z 0=R 2/Z 022+R 3/Z 032 若电路无损耗，则

|V 1|2/Z in3=k 2|V 1|2/Z in2 式中V1为1口处的电压 所以 Z in =K 2Z 03 Z 02=Z 0[(1+K 2)/K 3]0.5 Z 03=Z 0[(1+K 2)K]0.5 下面确定隔离电阻R 的计算式。 跨接在端口2、3间的电阻R ，是为了得到2、3口之间互相隔离得作用。当信号1口输入，2、3口接负载电阻 时，2、3两口等电位，故电阻R 没有电流流过，相当于R 不起作用；而当2口或3口得外接负载不等于R2或R3时，负载有反射，这时为使2、3两端口彼此隔离，R 必有确定的值，经计算R=Z 0(1+K 2)/K 。图2.1中两路线带之间的距离不宜过大，一般取2～3倍带条宽度。这样可使跨接在两带线之间的寄生效应尽量减小。 三、 实验内容： 用VOLTERRA 设计仿真一个微带功分器，具体指标如下： 中心频率为：02f GHz =； 耦合度： 2k = 引出线： 050Z =Ω 介质基片： 2.55,1r h mm ε=- 四．设计过程 电路图： 局部放大