数电课程设计五人抢答器设计
烟台南山学院
数字电子技术课程设计题目抢答器
姓名：
所在学院：计算机与电气自动化学院
所学专业：电气工程及自动化
班级
学号
指导教师
完成时间：
目录
1 采用数字电路 (1)
2、基本原理电路 (2)
2.1原理与分析 (2)
3、电路元件的选择及参数 (2)
3.1 〈74LS148〉 (2)
3.2 〈74LS192〉 (4)
3.3 〈74LS47〉 (5)
3.4 〈NE555〉 (6)
4、电路设计 (7)
4.1单元电路设计 (7)
4.1.1抢答器电路 (7)
4.1.2 定时电路 (8)
4.1.4 时序控制电路 (10)
4.2 整体电路 (10)
1 采用数字电路
定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。
图1所示的定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间，当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：
①优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；
②扬声器发出短暂声响，提醒节目主持人注意；
③控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；
④控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
2、基本原理电路
2.1原理与分析
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
2.2原理框图
图2.2.1
3、电路元件的选择及参数
3.1 〈74LS148〉
8线-3线优先编码器74LS148
图3.1.1 74LS148引脚图
图3.1.2 优先编码器74ls148功能表
74ls148逻辑表达式
使能端OE(芯片是否启用)的逻辑方程：
OE =I0·I1·I2·I3·I4·I5·67·IE
当OE输入IE=1时，禁止编码、输出(反码)： A2,A1,A0为全1。
当OE输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。
从以上的的功能表中可以得出，74ls148输入端优先级别的次序依次为I7，I6，…，I0 。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入端的代码。例如：I5=0且I6=I7=1(I6、I7优先级别高于I5) 则此时输出代码010 (为(5)10=(101)2的反码)这就是优先编码器的工作原理。
十进制可逆计数器74LS192
图3.2.1 74LS192引脚图 图3.2.2 74LS192逻辑图
图3.2.3 74LS192功能真值表
① 该器件为双时钟工作方式，CP +是加计数时钟输入，CP -是减计数时钟
输入，均为上升沿触发，采用8421 BCD 码计数。
② C r 为异步清0端，高电平有效。
③ LD 为异步预置控制端，低电平有效，当C r =0、LD =0时预置输入端D 、C 、B 、A 的数据送至输出端，即Q D Q C Q B Q A =DCBA 。
④ 进位输出和借位输出是分开的。
O C 为进位输出，加法计数时，进入1001状态后有负脉冲输出，脉宽为一个时钟周期。
O B 为借位输出，减法计数时，进入0000状态后有负脉冲输出，脉宽为一个时钟周期。
BCD-七段显示译码器
74LS47
图3.3.1 74LS47逻辑图图3.3.2 74LS47引脚图
图3.3.3 74LS47功能表
①要求输出0～15时，灭灯输入（BI）必须开始时保持高电平。如果不灭，则
动态灭灯输入（RBI）必须开路或为高电平。
②将一低电平直接加于灭灯输入（BI）时，则不管其他输入为任何电平，所有
各段输出都关闭。
③当动态灭灯输入/动态灭灯输出（BI/RBO）开路或者保持高电平而试灯输入
为高电平时，所有各段输出都关闭并且动态灭灯输出（RBO）处于低电平（响应条件）。
④当灭灯输入/动态灭等输出（BI/RBO）开路或者保持高电平而试灯输入为低
电平时，则所有各段都开通。
⑤BI/RBO是线与逻辑，作灭灯输入（BI）或动态灭灯（RBO）之用，或两者兼
用
3.4 〈NE555〉
NE555
NE芯片的引脚图
图3.4.1 555
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。
图3.4.3 555定时器基本原理图
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3
555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。555定时器在抢答器中的应用有单稳态触发器和多谐振荡器。
4、电路设计
4.1单元电路设计
4.1.1抢答器电路
如图，该电路实现两个功能：一是能够过分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码器显示电路显示编号；二是禁止其他选手之后
按键无效。工作过程：当开关处于清除端时，74LS279的RS 触发器段均为0信号，所以四个触发器端均输出为0，此时ST为0，根据74LS148功能表可以看出，该芯片处于工作状态。当开关达到“开始”端时，抢答器处于等待工作状态，当有选手按下键时，及有一个输入端为低电平，根据74LS148功能表可知，Y1，Y2，Y3处于一种输出状态，Yex输出为0，所以1Q输出为1，74LS47处于工作状态。根据2Q，3Q，4Q的输出，译码器将显示第一个按下键的选手号码。并且此时1Q=1，使74LS148的ST=1，所以74LS148处于禁止工作状态，封锁了其他键的再次输入。因为只有8名选手，编号从0000到0111，所以74LS47 芯片的A3端不需要用到，所以可以直接置地。如果没有选手按键的话，七段显示译码器就会一直不亮，直到最后此次比赛结束。抢答器部分仿真如下，当主持人按下开关可实现清零，再次按下开关开始抢答，如选手4按下，数码管显示4并且其他选手无法再次抢答。仿真结果验证了抢答部分电路的设计成功。
4.1.2 定时电路
4.1.2.3定时电路原理图
电路分为两个部分，一是秒脉冲，由555定时器构成的多谐振荡电路，根据公式振荡周期为T=0.7（R1+2R2）C，可计算出该振荡器的振荡周期为1秒，由于是矩形脉冲，所以一个周期内发光二极管会发一次光。74192是可预置时间的减计数器，对于预置端可以采用十进制8421BCD码设置，当555振荡器发出一个脉冲时，74LS192的CP-端就接受一个信号，在cp脉冲的上升沿预置数就开始自减，当各位减少到0时，成功实现定时功能。
4.1.3 报警电路及秒脉冲产生电路
图4.1.3.1 报警电路
工作原理：
其工作过程为当一开关闭合时鸣笛系统鸣笛，因为总电路中抢答器的按钮一按下去，就会有低电平产生，再经过与非门变为高电平使得喇叭的阳极为正，从而鸣叫，但很快又停止鸣笛，因为鸣笛器正负极都进入高电平。当定时系统倒计时到0时，也可使得其鸣叫，原理如上。
脉冲产生电路：
4.1.4 时序控制电路
图4.1.4.1 时序控制电路
工作原理：
时序控制电路是抢答器设计的关键，它要完成以下三项功能：
①主持人将控制开关拨到"开始"位置时，抢答电路和定时电路进人正常抢答
工作状态。
②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。
③当设定的抢答时间
根据上面的功能要求以及图六，设计的时序控制电路如图九所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。图八的工作原理是：主持人控制开关从"清除"位置拨到"开始"位置时，来自于图六中的74LS279的输出 1Q=0，经G3反相， A＝1，则时钟信号CP 能够加到74LS192的CP时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则"定时到信号"为 1，门G2的输出ST =0，使 74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，1Q＝1，经 G3反相， A＝0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 ST=1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，则"定时到信号"为0，1Q =1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能③的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间，其工作原理如下：当主持人将开关拨到开始键时，S信号从0变成1，是上升的，但是定时到信号还是1，Yex由于74LS148已经开始工作所以为0，所以根据74LS121功能表可以看到PR会有一个高电平输出，所以扬声器就会发出声音。在最后结束时候，如果没有选手按键但是时间已经结束，这时候S是1，Yex因为没有选手按键而为1，而又因为定时到信号而又有一个负脉冲输入，所以PR会输出一个正脉冲，从而使扬声器发声。假如有选手按键，Yex会从1变成0，定时到信号还是1，所以最后也会有一个正脉冲输出，扬声器也会发生的。
4.2 整体电路
整体电路图如图4.2.1，可实现如下功能：接通电源后，主持人将开关拨到"清除
"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。定时器倒计时10秒，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
图4.2.1 整体电路图
心得体会
电子技术课程设计”是电子技术课程的实践性教学环节，是对我学习电子技术的综合性训练。在我以前我从来没有真正的搞过这样的实践设计,所以我非常珍惜这次做课程设计的机会.
虽然我做的仅仅是智力抢答器的设计，但是，完成这一个课题要涉及到许多方面的知识。我通过上网查询和查阅相关书籍资料，知道了很多关于模拟电路和数字电路的知识，比如555电路的周边元件参数的计算……同时又重新将从前学过的知识看了一遍。虽然主要的电路设计不是自己的，但是我还是做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了模拟电子技术和数字电子技术，学会了做课程设计的一般步骤。
我首先制定出自己的设计项目，然后通过上网查询和到图书馆查询图书资料，查询相关只是。其次通过查到的资料翻阅课本和相关资料学习相关知识，最后在理解了设计电路之后进行论文撰写。通过这次课程设计，不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计以及毕业时的毕业设计打好了基础。
在这次的设计中，使我认识到自己在学习知识中的不足。特别是对一些部件的不理解，发现我有很多东西都学的不太好。我真后悔没下大功夫学习模拟电子技术和数字电子技术。这次的设计我做的是模拟电子设计，所以我还得再把数字电子部分好好看一看。通过这次设计我想我应该在以后的学习中吸取我不认真搞懂知识的教训，认真对待每一个知识点,脚踏实地的去学习,多向老师和同学请教.在此次设计中我引用了许多网上和书上的资料，并且学会了用EWB和Multisim制作电子电路,但是我画的不是很好，画的不是特别的明白，不过我学到了很多。不过我的设计中还存在有很多的不足之处，还望老师予以指正，提出修改的建议
参考资料
1，《电子技术基础(数字部分) 第五版》康华光主编高等教育出版社
2，《数字电子技术基础》第四版》阎石主编高等教育出版社
3，《电子实验与实践》付家才主编高等教育出版社
课程设计四人抢答器实验报告
课程设计四人抢答器实验报告
课题：四人智力抢答器专业： 班级： 学号： 姓名： 指导教师： 设计日期： 成绩： 电气学院
四人智力抢答器设计报告 一、设计目的作用 1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 二、设计要求 设计一台可供4名选手参加比赛的智力竞赛抢答器。当主持人说开始时，四人开始抢答，电路能判别出四路输入信号中哪一路是最先输入信号，并给出声、光、数码显示。 (1) 4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 (2) 给主持人设置一个控制按钮，用来控制系统清零和抢答的开始。 (3) 抢答器具有数据锁存的功能。抢答开始后，若有选手按动抢答按钮，该选手指示灯亮并立即锁存，同时扬声器给出音响提示，禁止其它选手抢答。抢答选手的指示灯一直保持到主持人将系统清零为止。 （4）选择B题的除了具有上述功能外，还要在声、光显示的同时，在数码管上显示选手的编号，编号一直保持到主持人将系统清零为止。 三、设计的具体实现 1、系统概述
电路主要由脉冲产生电路，锁存电路，编码及译码显示电路和音响产生电路。当有选手抢答时首先锁存，防止其它选手抢答，然后编码，再经4线7段译码器将数字显示到显示器上同时产生音响，电路结构系统如图： (1)以锁存其为中心的编码显示器 抢答信号的判断和锁存能够采用触发器或锁存器。若以四D触发器74LS175为中心构成编码锁存系统，编码的作用是把锁存器的输出转化为8421BCD码，进而送给7段显示译码器。其真值表为： 锁存器输出编码器输出 Q4 Q3 Q2 Q1 D C B A 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 1 1 0 0 0 0 1 0 0
中衡数电课设四路抢答器的【设计明细】
4路抢答器的设计 绪论： 随着经济水平的不断提高，当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，智力竞赛是一种生动活泼的教育方式，人们在物质文明得到满足的同时更注重精神文明的追求，各种节目不断涌现，提高节目的质量尤为重要。本次设计是针对活动中用到的抢答器而设计的。抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，广泛应用于各种知识竞赛、文娱活动等场合。通过抢答和必答两种答题方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。 现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场本文设计的抢答器，电路简单，成本较低，操作方便，灵敏可靠，具有较高的推广价值。 抢答器在竞赛中有很大用处,它能准确、公正、直观地判断出第1抢答者。通过抢答器的指示灯显示手段指示出第1抢答者[1]。本论文设计宗旨在培养学生综合模拟、数字电路知识，解决电子信息方面常见实际问题的能力，掌握一般电子电路设计方法与设计步骤。促使学生积累实际电子制作经验，准备走向更复杂更实用的应用领域。目的在于巩固基础、注重设计、培养技能、追求创新、走向实用。 功能简介：参加竞赛者对主持人提出的问题要在短时间内作出判断，并按下抢答按键回答问题。当第一个人按下按键后，同时电路将其他抢答按键封锁，使其不起作用。主持人有开时间和复位键，按下开时间后才能开始抢答，否者犯规。抢答前主持人操作开关使抢答有效，显示灯全熄灭。当四人中有人抢答有效时，其对应的显示灯亮，此时其余的开关不起作用，即其对应的显示灯灭。
数字逻辑课程设计 数字电子钟
课程设计(综合实验)报告 题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班学号： 学生姓名： 队员姓名： 指导教师：
《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 1.4提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确
使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。 2.5学会撰写综合实验总结报告。 2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下
电子抢答器数电课程设计
设计题目：智力竞赛电子抢答器 设计要求及技术指标: 1、抢答器电路分为抢答电路设计和必答电路设计。 2、抢答电路设计具体要求： （1）抢答组数分为四组，序号为1~4。 （2）优先判断与指示电路设计。 （3）主持人清除上次抢答结果的电路设计。 （4）主持人给选手打分电路与选手得分累计显示电路设计。 3、必答电路设计具体要求： （1）30秒必答倒计时电路设计。 （2）超时短暂报警。 第 1 章电路设计简介 1 原理电路设计： 1.1 电路总体工作框图 图1：课程设计的总体框图
整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢搭电路，这部分电路主要采用了四个74LS595来实现四位选手仅选可选通一路的功能实现，并结合使用多个四路与非门(即74LS10)来实现其对计时电路的控制。第二部分为计时电路，其通过两个级联的74LS161与555定时器来实现计时功能，并通过其对于声音警示电路控制。第三部分为选手计分电路，需用了可加可减的74LS192来实现对于选手的加减积分功能。整个电路在学校提供的开发板上，其中所需使用的LED灯、按钮按照开发板作相应的调整。 第 2 章硬件电路的组成 1电路工作原理 当第一位选手按下按钮，74LS373锁存器构成的选通电路就会将低电平传至二极管led的负极，此时若有其他选手再按下按钮，其会导致74LS373处于锁存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经选通一路会通过锁存器阻止其他路数据的传入。另一方面四位按钮通过控制74LS161来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。 计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端与使能端置低电平完成，而两位已内置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。因为电路要求30秒计时，所以使用计时十位的74LS161的低两位作为是否到达30s的判断信号，当Q1、Q0均为1的时候就是到达30s，此时通过与非门输出来控制扬声器以及停止计时。 选手计分电路通过使用可加可减的74LS192来完成，当其5管脚为上升沿是，其数值加一；而当4管脚为上升沿时，其数值减一。而上升的产生则通过使用电源、地与一个按钮完成。选手分数的显示通过使74LS192的输出管脚与已内置好74LS48的数码管相连来完成。 总体电路的设计思路如上，后期搭建电路过程中依据实际情况做了小幅调整，当整体思路未变。 1.1总体电路原理图如下:
EDA课程设计—四人抢答器设计
摘要 现代生活中，数字电路产品与我们接触的是越来越平凡了，包括计算机、电子表、智能仪器表及其它很多领域中，它给我们带来的不仅是工作上的方便，而且也给我们的生活娱乐添滋加彩。这次EDA课程设计中，我做的是四人抢答器，基于设计要求，本文主要是从锁存器及计数器功能和VHDL语言着手，但侧重点在用VHDL语言上。首先简单介绍一下数字电路、EDA、VHDL等的有关知识，其次介绍了一下设计要求和我的设计构想，再运用VHDL语言特点，写出程序代码，最后是一些总结和抢答器部分实验电路图与倒计时设计的电路图和用MAX+PLUSII软件仿真的结果部分图附录等部分。 关键词：置位；复位；锁存；计数器；七段显示器；MAX+PLUSII；译码器 目录 摘要： (1) 引言: (2) 一、设计任务及要求: (2) 二、题目分析与整体构思: (2) 三、VHDL程序设计: (3) 四、心得体会及模型评价与推广: (5) 附录: (6) 参考文献: (10)
引言 数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。 EDA技术又称电子设计自动化，它是为解决自动控制系统设计而提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个阶段。前两个阶段的EDA产品都只是个别或部分的解决了电子产品设计中的工程问题；第三代EDA工具根据工程设计中的瓶颈和矛盾对设计数据库实现了统一管理，并提出了并行设计环境概念，提供了独立于工艺和厂家的系统级的设计工具。 VHDL（VERY HIGH SPEED INTEGRA TED CIRCUIT HARDW ARE DESCRIPTION LANGUAGE）语言最早是有美国国防部提出的，它支持行为领域和结构领域的硬件描述，并且可以从最抽象的系统级一直到最精确的逻辑级，在描述数字系统时，可以使用前后一致的语义和语法跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统。因此，它可以由高层次行为描述子系统及低层次详细实现子系统所组成的系统模拟。它有两个版本IEEEStd1076-1987[LRM87]和IEEEStd1076-1993[LRM93]，他们并不完全兼容，但做一些修改就可以兼容了。 许多公司都为VHDL开发出了编译和仿真软件，其中Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面。 一、设计任务及要求： 本设计要求做一个四人抢答器，并要求当有某一参赛者首先按下抢答开关时，相应 显示灯亮并报警，此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于等于100s（显示0-99），时间采用倒计时方式。当到达限定时间，发出警告。 二、题目分析与整体构思： 对于一个四人抢答器，四个选手在电路中的起始控制作用是一样的，当裁判员宣布开始抢答时，谁先按下他前面的控制开关，他的灯就会亮，而且这时其他人再怎么按，也就不会亮了，说明每个人对其他人都有一个先发制人的作用，及每个人都在时间控制下，能锁存住其他选手的功能。当有一个指示灯亮了，计数器就开始从99开始倒计时，到0时还要警告声，这样计数器开始工作就是在指示灯的指示下工作。 可以设四个人分别为输入端A，B，C，D；因为四个输入端在VHDL中，要求四个输入端
4路抢答器数字电路课程设计
课题名称：数显抢答器的设计
数字电子课程设计任务书
目录 1绪论 1.1 摘要 (4) 1.1 设计题目：抢答器电路设计 (4) 1.2 设计任务和要求 (4) 1.3 方案比较 (4) 2系统总体方案及硬件设计 (5) 2.1 系统总体方案 (5) 2.2 硬件设计 (6) 3软件设计 (12) 3.1 单元电路设计 (12) 3.1.1 抢答电路 (12) 3.1.2 定时电路 (14) 3.1.3 报警电路 (15) 3.1.4 时序控制电路 (15) 4课程设计体会 (17) 5参考文献 (18)
摘要 随着我国经济和文化事业的发展，在很多竞争场合要求有快速公正的竞争裁决，例如证券、股票交易及各种智力竞赛等。在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来更加困难。本文介绍了一种利用数字电路实现的抢答系统，具有很强的实用性。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。经过布线、焊接、调试等工作后数字抢答器成形。
数字电子技术课程设计,数字钟的设计
武汉理工大学《数字电子技术》课程设计说明书 目录 1绪论-----------------------------------------------------------------------------------------1 2设计方案概述-------------------------------------------------------------------------2 2.1系统设计思路与总体方案---------------------------------------------------------------2 2.2总体工作过程------------------------------------------------------------------------------2 2.3各功能块的划分和组成------------------------------------------------------------------3 3单元电路设计与分析--------------------------------------------------------------3 3.1秒信号的发生电路------------------------------------------------------------------------3 3.2时、分、秒计数电路---------------------------------------------------------------------4 3.2.1秒部分-----------------------------------------------------------------------------------5 3.2.2分部分-----------------------------------------------------------------------------------5 3.2.3时部分-----------------------------------------------------------------------------------6 3.3校正时、分电路---------------------------------------------------------------------------7 3.3.1校分电路--------------------------------------------------------------------------------7 3.3.2校时电路--------------------------------------------------------------------------------8 3.4整点报时电路------------------------------------------------------------------------------8 3.5闹钟功能电路------------------------------------------------------------------------------9 5电路的调试与仿真-----------------------------------------------------------------9 4总体电路原理图---------------------------------------------------------------------11 6元器件清单-----------------------------------------------------------------------------12 7设计体会及心得---------------------------------------------------------------------12 参考文献------------------------------------------------------------------------------------14
数电课程设计抢答器
数电课程设计——抢答器 1220223 16 左杉2014.6.25 设计目的 掌握四人智力竞赛抢答器电路的设计方法。 设计任务与要求 （1）4名选手编号为：1，2，3，4。各有一个抢答按钮S0 ~ S4表示。，按钮的编号与选手的编号对应。 （2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始控制开关S。 （3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 一．抢答器的基本功能 1.设计一个抢答器，可同时供四名选手或四个代表队参加比赛，编号为一，二，三，四，各用一个抢答按钮，分别用四个开关表示。 2.给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3.抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，并且给出出声响提示，封锁输入电路，实现优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清零为止。 二．使用元件 芯片：74ls75，74ls147，74ls48，74ls08，74ls04，74ls00 其他器件：5个单刀单掷开关，一个7段数码管，一个蜂鸣器，一个三极管，导线若干。 三．具体原理为 1）抢答器电路 该部分主要是由74LS75实现的，此元件是低端有效。当四个选手抢答时，输入的信号为“1”，用74LS20将这四个选手在75芯片对应的非输出端与主持人的主控开关相与非，接入75的使能端（E0/1和E2/3），这样就通过“0”，把75锁定，完成锁定功能。
四人抢答器plc课程设计
课程设计说明书 题目名称：四组抢答器plc课程设计 系部：机械工程系 专业班级：机械化13-1班 学生姓名： 学号：2013233 指导教师：全瑞琴 完成日期：2017年1月8号
新疆工程学院 课程设计评定意见 设计题目四组抢答器plc课程设计 系部机械工程系专业班级机械化13-1班学生姓名学生学号2013233 评定意见： 评定成绩： 指导教师（签名）：年月日
（此页背书） 评定意见参考提纲： 1、学生完成的工作量与内容是否符合任务书的要求。 2、学生的勤勉态度。 3、设计或说明书的优缺点，包括：学生对理论知识的掌握程度、实践工作能力、表现出的创造性和综合应用能力等。
新疆工程学院 机械工程系系(部)课程设计任务书 2015-2016 学年第一学期2016 年 1 月10日 教研室主任（签名）系（部）主任（签名）
摘要 随着微处理器、计算机和数字通讯技术的飞速发展，计算机控制已扩展到了所有控制领域。而实用抢答器的这一产品是各种竞赛活动中不可缺少的设备，无论是学校、工厂、军队还是益智性电视节目，都会举办各种各样的智力竞赛，都会用到抢答器。目前市场上已有的各种各样的智力竞赛抢答器绝大多数是早期设计的，本设计要求就是利用PLC作为核心部件进行逻辑控制及信号的产生，用PLC本身的优势使竞赛真正达到公正、公平、公开。设计是利用PLC(Programmable Logic Controller)对PLC控制的四路智力抢答器进行控制。首先选择这个题目之后我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路然后仔细分析PLC控制的四路智力抢答器的工作原理以及它的一些工作过程分析后得 出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要9个,输入端口需要6个,由于PLC具有可靠性高、体积小、通用性、使用方便等优点因此我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活维护使用方便等特点。 关键词: 可编程控制器抢答器 PLC 模拟电路数字电路
四路抢答器课程设计报告
四 路 抢 答 器 设 计 实 验 报 告 信息科学技术学院自动化*班 ****
四路抢答器设计实验报告 一、设计任务： 1、巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能 力。 2、养成根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力。 3、通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、 调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。 4、学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行 数字电子电路实验的基本技能。 二、技术指标 抢答器是一种具有优先输出的电子电路。它的基本功能是，在四组参赛的情况下，首先抢答者发出抢答信号，此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后，电路才自动恢复到各组又可均等抢答的状态中。 1、设计一个可供4人进行的抢答器。 2、系统设置复位按钮，按动后，重新开始抢答。
3、抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号，同时发出音响。并且不出现其他抢答者的序号，这样其它选手无法再抢答，达到抢答目的。 4、抢答器具有定时抢答功能，本抢答器的时间设定为10秒，当主持人启动“开始”开关后，定时器开始减计。 5、设定的抢答时间，选手可以抢答，这时定时器开始工作，显示器上显示选手 的和抢答时间。并保持到主持人按复位键。 6、当设定的时间一到，而无人抢答时，本题报废，选手们无法再抢答，同时扬 声器报警发出声音，定时器上显示0。 三、元件清单：
数电课程设计数字电子钟说明书
数字电子技术电路课程设计题目：数字钟课程设计 学院：XXXXX 专业：XXXXX 班级：XXXX 姓名：XXXX 学号：XXXXX 指导老师：XXXXX
一、设计目的 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 二、设计要求 1.显示时，分，秒，用24小时制 2.能够进行校时，可以对数字钟进行调时间 3.能够正点报时（用555产生断续音频信号）； 三、设计方案比较 方案一、采用中小规模集成电路实现 采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模块采用时钟信号触发，不需要程序控制。 方案二：EDA技术实现 采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。但此方案逻辑电路复杂，外围设备多，灵活性较低，不利于扩展 方案三、单片机编程实现 此方案采用单片机编程来设计和控制。 综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同时符合此次数子电子知识设计的要求。 四、设计过程和说明 1.数字电子钟计时和显示功能的实现 （1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。（图）
（2）24进制亦采用两片十进制计数器74LS160N扩展连接，设计24进制的计数器，显示0到23，在23时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到23（图）
数电课程设计(抢答器)
课程设计任务书 学生姓名：专业班级： 指导教师：工作单位：信息工程学院 题目: 多路数字定时抢答器设计 初始条件： 本课程设计，要求用集成电路：74LSl48，74LS279，74LS48，74LSl92，NE555，74LS00，74LSl21和其它器件等，实现八路定时抢答功能。用蜂鸣器作声电器件，工作电源Vcc为+5V。 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周内完成对多路数字定时抢答器的设计、仿真、装配与调试。 2、技术要求： ①可同时供8名选手（或代表队）参赛，其编号分别是0到7，各用一个抢答按钮，按钮的 编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 ②抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存， 并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。 优先抢答选手的编号一直保持到主持人将系统清零为止。 ③抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30秒)。当主持人启 动“开始”键后，要求定时器立即进行减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0．5秒左右。 ④参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号 和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。 ⑤确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出 总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全 文用A4纸打印，图纸应符合绘图规范。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
数字四路抢答器设计方案
数字四路抢答器设计方案 一、设计任务 设计并制作一个四路抢答器。 二、设计要求 1.抢答器供4人比赛用，分别有A，B，C，D表示。 2.当按下清零开关时电路复位，这时可以进行下一轮比赛。 3.抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，在LCD数码管上显示， 且蜂呜器发出声音。 注：选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 三、设计方案与总体设计 1.本设计主要由COMS系列数字集成电路CD4511、CD4001、NE555等组成。 2.其工作原理为：接通电源后，将开关拨到”清除”状态，抢答器处于禁止状态,编号显示器不亮；将开关置于“开始”状态，抢答器开始工作。在抢答时，抢答器完成：优先判断、编号锁存、编号显示、蜂呜发音。当一轮抢答之后，如果再次抢答必须再次操作“清除”和“开始”状态开关抢答器才能工作。 四、单元电路设计 1.开关、编码电路 电路中，R1、R2、R3、R4、用于分压，当任一开关按下时，相应的输出为高电平，否则为低电平。电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对应的线上（只有一个为高电平的可省略二极管）,其中二极管的作用是防止短路。当某个开关按下时,与它相连的输出线将为高电平,其它输出线为低电平,输出既为这个开关的8421码（BCD码）。 2.编码表 （1）这部分电路要求将编码电路送入8421码,译为十进制数（对应各个抢答者的编号）并驱动七段数码显示管显示出答题者的编号。CD4511是一块BCD-十进制译码/驱动器，并带有锁存埠。其引脚排列图如图所示：
CD4511引脚排列图： (2)显示电路如下： 3.控制电路 （1）这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其它选手按键操作无效；三是防止提前按键。（2）控制电路图
数字电子课程设计数字钟
数字电路课程设计报告 目录 一、………设计课题 二、………设计任务 三、………设计要求 四、………分析及设计过程 五、………组装及调试过程 六、………参考文献（各芯片功能） 七、………设计心得及总结
一、设计课题 多功能数字钟电路设计. 二、设计任务 1给定的主要器件： 芯片数量芯片数量555 1 74ls191 1 74ls90 2 74ls74 1 74ls92 1 74ls00 2 74ls47 4 2实验原理图：
三、数字钟的功能要求 ①基本功能 以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位可以用发光二极管指示，小时的十位亦可以用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。②扩展功能定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。 2、设计步骤与要求：①拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。②设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。③测试数字钟系统的逻辑功能，使满足设计功能的要求。④画出数字钟系统的整机逻辑电路图。⑤写出课程设计实验报告。 四、设计分析于过程 本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。 1、数字钟的功能要求（1）基本功能：①准确计时，以数字形式显示时、分、秒的时间；②小时的计时要求为“12翻1”，分和秒的计时要求为60进位；③校正时间。（2）扩展功能①定时控制；②仿广播电台整点报时； ③报整点时数；④触摸报整点时数。 2、数字钟电路系统的组成框图
数电课程设计报告-抢答器
课程设计报告 题目数字抢答器设计 课程名称数字电子技术院部名称龙蟠学院 专业自动化 班级M11自动化学生姓名王栋明 学号1121112015指导教师赵国树 金陵科技学院教务处制
目录 第一章设计要求 (5) 第二章总体参考方案 2.1 总体参考方案框图 (5) 2.2 总体参考时序逻辑 (6) 第三章单元电路设计 3.1 定时电路 3.1.1 电路设计 (6) 3.1.2 元件说明 (7) 3.2 开关阵列电路 3.2.1 电路设计 (8) 3.3 门控电路 3.3.1 电路设计 (8) 3.2.2 元件说明 (9) 3.4 编码电路 3.4.1 电路设计 (11) 3.4.2 元件说明 (12) 3.5 报警电路 3.5.1 电路设计 (13) 3.5.2 元件说明 (13) 3.6 显示电路
3.6.1 电路设计 (13) 3.6.2 元件说明 (13) 第四章整体电路图 (15) 第五章各部分功能的实现 5.1 按下S1启动定时30S，开始抢答，LED灯亮 (15) 5.2 某位选手抢答有效 (16) 5.3 清零、灭灯、复位 (16) 第六章心得体会
第一章设计要求 1. 数字抢答器应具有数码锁存、显示功能，抢答组数分为八组，即序号0、1、 2、3、4、5、6、7，优先抢答者按动本组开关，组号立即锁存到LED显示器上，同时封锁其它组号。 2. 系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。 3. 数字抢答器定时为30秒，启动起始键后，要求：①30秒定时器开始工作； ②蜂鸣器要短暂报警；③发光二极管亮灯。 4. 抢答者在30秒内抢答，抢答有效，终止定时；30秒定时到，无抢答者本次抢答无效，系统短暂报警，发光二极管灭灯。 第二章总体参考方案 2.1、总体参考方案框图 2.2、总体参考时序逻辑 它包括定时电路、门控电路、译码显示电路、8线-3线优先编码器、RS锁存器和报警电路等六个部分组成。其中定时电路、门控电路、译码显示电路及8线-3线优先编码器三部分的时序配合尤为重要，当启动外部操作开关（起始键）时，定时器开始工作，同时打开门控电路，输出有效，8线-3线优先编码器等待
(完整版)基于51单片机的4人抢答器课程设计
基于51单片机的4人抢答器设计 设计要求： 以单片机为核心，设计一个4位竞赛抢答器：同时供4名选手或4个代表队比赛，分别用4个按钮S0～S3表示。 设置一个系统清除和抢答控制开关S，开关由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。 当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间为0.5s左右。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 工作原理： 通过键盘改变抢答的时间，原理与闹钟时间的设定相同，将定时时间的变量置为全局变量后，通过键盘扫描程序使每按下一次按键，时间加1（超过30时置0）。同时单片机不断进行按键扫描，当参赛选手的按键按下时，用于产生时钟信号的定时计数器停止计数，同时将选手编号（按键号）和抢答时间分别显示在LED上。
#include
四路抢答器
一、设计题目： 四路抢答器设计 二、技术指导和技术要求： 用集成芯片设计并制作简易四路抢答器，具体要求如下： 1.每个参加者控制一个按钮，用按动按钮发出抢答信号； 2.抢答组数分为四组，即序号A、B、C、D，对应数字编码1、2、3、4，优先抢答者按动本组序号开关，该组对应数字编码立即锁存到LED显示器上，同时封锁其他组号，并有蜂鸣器声音提示。此后其他3人再按动按钮对电路不起作用； 3.竞赛主持人另有一个按钮，用于将电路复位。 三、选择总体方案，确定电路 1、提出电路的方案 方案（1）： 如图1所示为总体方框图。其工作原理为：通电源后，抢答器处于工作状态，编号显示器灯灭，主持人宣布“开始”，选手开始抢答，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，禁止二次抢答。如果再次抢答必须由主持人操作“复位”开关。 图1 电路原理框图 方案（2）： 下面是用74LS175、74LS00、74LS20得到的4路抢答器的电路，如图2。 这个电路只是通过发光二极管来显示其结果，没有达到按照选手的号码来显示数字，并且其电路抢答没有声音，所要求集成块个数跟方案(1)相当，但实现功能稍逊方案(1)。 2、方案的选择与论证 比较方案（1）和方案（2），发现方案（1）需要元器件数量稍微多一点，但
所需元件都是比较简易，电路不是很复杂，并且所显示的效果比方案(2)要多，达到了实验的要求。而方案(2)不能有效达到设计指标（没有声音、无数字显示），所以选择方案（1）。 图2 方案(2)电路图 四、单元电路推导和电路元器件参数计算 (1)优先锁存、门控电路： CD4511具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱 动LED，其引脚图和功能表如图3。 图3 CD4511的引脚图和功能表
电子时钟课程设计_数电课程设计数字电子时钟的实现
电子时钟课程设计_数电课程设计数字电子 时钟的实现 课程设计报告设计题目：数字电子时钟的设计与实现班级： 学号： 姓名： 指导教师： 设计时间： 摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输 出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集 成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、 性能稳定、维护方便等优点。 关键词：数字钟，组合逻辑电路，时序电路，集成电路目 录摘要 (1) 第1章概述 (3) 第2章课程设计任务及要求 (4) 2.1设计任务 (4) 2.2设计要求 (4) 第3章系统设计 (6) 3.1方案论证 (6) 3.2系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1 单元电路工作原理 (8) 3.3.2 元件参数选择···································14 第 4章软件仿真 (15) 4.1仿真电路图 (15) 4.2仿真过程 (16)
数电课程设计报告《八路数字抢答器》
数字电路课程设计 数字抢答器 设计报告 姓名： 学号： 专业：电子信息工程系 指导教师： 2012年04 月18 日
八路数字抢答器 一、设计目的及任务 1．设计的目的 通过八路数字抢答器的设计实验，要求大家回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。 2.设计的任务及要求 （1）基本功能 ①设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参赛，他们的选号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号对应分别是S0、S1、S2、S3、S4、S5、S6、S7。 ②给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。 ③抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持主持人将系统清零为止。（2）扩展功能 ①抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。 ②参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 ③如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 二、电路设计总方案及原理框图 1. 设计思路 （1）本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。
四人智力抢答器课程设计报告
四人智力抢答器课程设计 报告 Prepared on 22 November 2020
数字电子技术课程设计报告 设计课题: 四人智力竞赛抢答器 学院: 专业: 电子信息工程 班级: 2010级电信(1)班 姓名: 学号: 日期 2012年 12月9日——2012年12月23日指导教师:
摘要 在各种智力竞赛场合，抢答器是必不可少的最公正的用具。 通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED灯、数码管和扬声器连接起来即可。电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由4个Q及门电路组成的锁存电路来控制其他选手再按键时不再起作用。扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。 经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。 关键词：四人智力竞赛抢答器、74LS175、脉冲、锁存器 目录 1 设计任务及要求 (1) 2 比较和选定设计的系统方案、画出系统框图 (1) 方案比较 (1) 系统框图 (3)
3单元电路设计、参数计算和器件选择 (3) 抢答电路设 (3) 定时电路设计 (6) 报警电路设计 (9) 4完整的电路图及电路的工作原理 (10) 完整电路图 (10) 工作原理..............................................................................11 5经验体会. (12) 参考文献 (12) 附录A：系统电路原理图 (13) 附录B：元器件清单 (14)