EMC关键电路PCB设计
EMC 关键电路PCB 设计
集团研发部
周太平
n 0.15MHz~0.5MHz 差模干扰为主n 0.5MHz~5MHz 差、共模都有n
n
串模干扰电流作用于两条信号线间，其传导方向与波形和间，干扰电流在两条信号线上各流过二分之一且同向，并
n 常用差模抑制元件：电容，差模电感
n
常用共模抑制元件：电容，磁珠，共模电感
n 电容最佳滤波点在频率谐振点FR 上
n
n ESL 越小，FR 越大，滤高频效果好n
对于引线长1.6mm 的陶瓷电容
n
差模电感的高频特性
n
绕在铁粉芯上的电感
n
选型时，注意哪个分布电容起主要因素
n
共模电感
n n
共模电感选型参数：允许电流，绕线数量、高频阻抗值（100MHz ），
n
磁珠高频特性
n 磁珠选型参数：DCR ，额定I ，100MHz 阻抗值，封装
n
锁相环电源等
n
n
AC 电源滤波典型电路
n n Cy ：几千pf （nf 级）n 共模电感：mH 级n
n
电容配合使用。大电容虑低频、小电容虑高频
。
n
晶振电源滤波电路，采用高频磁珠加电容的滤波方式，大电容虑低频，磁珠和小电容配合虑
n
锁相环电源滤波电路，高频磁珠加小电容的滤波方式。
n
关键IC 电源滤波电路，磁珠加电容的滤波方式。
n
IC 芯片电源引脚使用储能电容与高频电容进行滤波时，两证高频电容靠近芯片电源引脚，因为这样可以减小高频回
n
钟信号的高次谐波分量在频带上的宽度。(电阻一般22欧姆，可用磁珠代替；电容一般为22pF)
n
时钟信号输出端须接匹配电阻，以减小信号反射，避免反射信号与原来信号叠加，产生振铃走线阻抗通常50～90欧姆，所以匹配电阻通常选用22欧～51欧。
n
时钟电源的输入端去耦，减小高频噪声对外辐射。
n
晶振的外壳接地，以减小时钟信号通过内部寄生电容耦合到外壳上的高频干扰信号对外部空出厂时已将外壳与地网络相连。
n
对于干扰脉冲的抑制，可采用双向瞬态抑制二以用1nF 代替），咱目前复位电路有用到0.1uF 或0.01uF 的，不一定能够虑除高频干扰脉冲。
n
对于有手动输入的的复位电路，还需串接电阻以限流。