第3章习题--存储系统
第3章存储系统
一．判断题
1．计算机的主存是由RAM和ROM两种半导体存储器组成的。
2．CPU可以直接访问主存，而不能直接访问辅存。
3．外（辅）存比主存的存储容量大、存取速度快。
4．动态RAM和静态RAM都是易失性半导体存储器。
5．Cache的功能全部由硬件实现。
6．引入虚拟存储器的目的是为了加快辅存的存取速度。
7．多体交叉存储器主要是为了解决扩充容量的问题。
8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。
9．多级存储体系由Cache、主存和辅存构成。
10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。
二．选择题
1．主（内）存用来存放。
A．程序 B．数据 C．微程序 D．程序和数据
2．下列存储器中，速度最慢的是。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器
3．某一SRAM芯片，容量为16K×1位，则其地址线有。
A．14根 B．16K根 C．16根 D．32根
4．下列部件（设备）中，存取速度最快的是。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器
5．在主存和CPU之间增加Cache的目的是。
A．扩大主存的容量
B．增加CPU中通用寄存器的数量
C．解决CPU和主存之间的速度匹配
D．代替CPU中的寄存器工作
6．计算机的存储器采用分级存储体系的目的是。
A．便于读写数据 B．减小机箱的体积
C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾
7．相联存储器是按进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式
C．内容指定方式 D．地址指定与堆栈存取方式结合
8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。
A．23 B．25 C．50 D．20
9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存
C．快存—辅存 D．通用寄存器—主存
10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射
三．填空题
1．对存储器的要求是、、，为解决这三者的矛盾，计算机、采用体系结构。
答：速度快、容量大、成本低，分级存储体系。
2．CPU能直接访问和，但不能访问和。
答：主存、CACHE、外存、I/O设备。
3．Cache的映射方式有、和三种。其中方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。
4．广泛使用的和都是半导体存储器。前者的速度比后者快，不如后者高。它们的共同缺点是断电后保存信息。
答：依次为SRAM、DRAM、随机读写、集成度、不能。
5．闪速存储器能提供高性能、低功耗、高可靠性以及能力，为现有的体系结构带来巨大变化，因此作为用于便携式电脑中。
答：瞬时启动、存储器、固态盘。
6．相联存储器不按地址而是按访问的存储器，在Cache中用来存放，在虚拟存储器中用来存放。
答：内容，行地址表，段表、页表和快表。
7．虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的。
8．磁盘的地址格式由、、、四部分组成。
答：台号、柱面号（磁道号）、盘面号（磁头号）、扇区号。
9．温彻斯特硬盘的特点是、和。
答：固定盘片、活动磁头和密封结构。
10．一个完整的磁盘存储器由三部分组成，其中又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备，是磁盘机与主机的接口部件，用于保存信息。
答：驱动器、控制器、盘片。
四．简答题
1.存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
2.说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存
取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：
存取周期 = 存取时间 + 恢复时间
3.试比较静态RAM和动态RAM。
4.什么叫刷新？为什么要刷新？说明刷新有几种方法。
5.半导体存储器芯片的译码驱动方式有几种？
解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；
重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。
6.什么是“程序访问的局部性原理”？存储系统中哪一级采用了程序访问的局部性原理？
解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。
7.计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为什么？
答：计算机中设置Cache主要是为了加速CPU访存速度；
不能把Cache的容量扩大到最后取代主存，主要因为Cache和主存的结构原理以及访问机制不同（主存是按地址访问，Cache是按内容及地址访问）。
8.Cache制作在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？
答：Cache做在CPU芯片内主要有下面几个好处：
1）可提高外部总线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线；
2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；
3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高；
将指令Cache和数据Cache分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；
2）指令Cache可用ROM实现，以提高指令存取的可靠性；
3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
9.采用定长数据块记录格式的磁盘存储器，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？
五．计算题
1.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
2. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位
3.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？
4.设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设
计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
5.某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32K×8位，共需几个模块板？
（3）每个模块板内共有几片RAM芯片？
（4）共有多少片RAM？
（5）CPU如何选择各模块板？
6.设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读/写命令信号（高电平为读，低电平为写）。现有这些存储芯片：
ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
7.某机字长为16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。
解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下：
8.设CPU共有16根地址线，8根数据线，并用M/-IO作为访问存储器或I/O的控制信号（高电平为访存，低电平为访I/O)，-WR（低电平有效）为写命令，-RD（低电平有效）为读命令。设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。现有右图所示的存储芯片及138译码器。
画出CPU 和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用十六进制数表示）。
解：芯片容量=64KB/8=8KB
每个芯片（体）的地址范围以8为模低位交叉分布如下
CPU 和各体的连接图：由于存储器单体的工作速率和总线速率不一致，因此各体之间存在总线分配问题，存储器不能简单地和CPU 直接相连，要在存储管理部件的控制下连接。
9.一个4体低位交叉的存储器，假设存取周期为T ，CPU 每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
R A M … O E D n
D 0 W E
C E
…
-O E 允许读
-W E 允许写
-C E 片选
10.设主存容量为256K字，Cache容量为2K字，块长为4。
（1）设计Cache地址格式，Cache中可装入多少块数据？
（2）在直接映射方式下，设计主存地址格式。
（3）在四路组相联映射方式下，设计主存地址格式。
（4）在全相联映射方式下，设计主存地址格式。
（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。
11.假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache 的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？
12.一个组相联映射的Cache由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和Cache的地址各为几位？画出主存的地址格式.
13.设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？
14.设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织。
（1）画出主存地址字段中各段的位数；
（2）设Cache的初态为空，CPU依次从主存第0、1、2……89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？
15.某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：
（1）Cache的命中率是多少？
（2）CPU访问内存的平均访问时间是多少？
（3）Cache-主存系统的效率是多少？
16．假设某计算机的cache采用直接映象，容量为4096。若CPU依次从主存单元0，1，…，99和4096，4097，…，4195交替取指令，循环执行10次，试求此时的命中率？
17.磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm，外径33cm，道密度为40道/cm，内层密度为400位/cm，转速3600转/分。
（1）共有多少存储面可用？
（2）共有多少柱面？
（3）盘组总存储容量是多少？
（4）数据传输率是多少？
注意：
1）的精度选取不同将引起答案不同，一般取两位小数；
2）柱面数盘组总磁道数（=一个盘面上的磁道数）
3）数据传输率与盘面数无关；
4）数据传输率的单位时间是秒，不是分。
18.某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求：
（1）磁盘存储器的存储容量；
（2）最高位密度（最小磁道的位密度）和最低位密度；
（3）磁盘数据传输率；
（4）平均等待时间。
解：
（1）存储容量 = 275道×12 288B/道×4面 = 13 516 800B
（2）最高位密度 = 12 288B/230
≈17B/mm≈136位/mm（向下取整）
最大磁道直径
=230mm+275道/5道× 2
= 230mm + 110mm = 340mm
最低位密度 = 12 288B / 340
≈11B/mm≈92位 / mm （向下取整）
（3）磁盘数据传输率
= 12 288B × 3000转/分
=12 288B × 50转/秒=614 400B/S
（4）平均等待时间 = 1/50 / 2 = 10ms
第四章存储器管理23答案)
第四章存储器管理23答案） 第四章存储器管理 学号姓名 一、单项选择题 存储管理的目的是（方便用户和提高内存利用率）。 外存（如磁盘）上存放的程序和数据（必须在CPU访问之前移入内存）。 当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（目标程序） 4、可由CPU调用执行的程序所对应的地址空间为（物理地址空间）。 5、经过（动态重定位），目标程序可以不经过任何改动而装入物理内存单元。 6、若处理器有32位地址，则它的虚拟地址空间为（4GB ）字节。 7、分区管理要求对每一个作业都分配（地址连续）的内存单元。 8、（对换技术）是指将作业不需要或暂时不需要的部分移到外存，让岀内存空间以调入其他所需数据。 9、虚拟存储技术是（补充相对地址空间的技术）。 10、虚拟存储技术与（分区管理）不能配合使用。 11、以下存储管理技术中，支持虚拟存储器的技术是（对换技术）。 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（缺页中断）。 13、在分段管理中，（以段为单位分配，每段是一个连续存储区）。 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（用分段方法来分配 和管理用户地址空间，用分页方法来管理物理存储空间）。 15、段页式管理每取一次数据，要访问（3）次内存。 16、碎片现象的存在使得（内存空间利用率降低）。 下列（段页式管理）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。系统抖动是指（刚被调岀的页面又立刻被调入所形成的频繁调入调岀现象）。 在请求分页系统中，LRU算法是指（近期最长时间以来没被访问的页先淘汰）。 为了实现存储保护，对共享区域中的信息（只可读，不可修改）。 21、单一连续存储管理时，若作业地址空间大于用户空间，可用（覆盖技术）把不同时工作的段轮流装入主存区执行。 动态重定位是在作业的（执行过程）中进行的。
第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)
操作系统第四章 存储器管理-答案
第四章存储器管理 学号姓名 一、单项选择题 1、存储管理的目的是（）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、外存（如磁盘）上存放的程序和数据（）。 A．可由CPU直接访问B．必须在CPU访问之前移入内存C．是必须由文件系统管理的D．必须由进程调度程序管理 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、经过（），目标程序可以不经过任何改动而装入物理内存单元。 A.静态重定位 B.动态重定位 C.编译或汇编 D.存储扩充 6、若处理器有32位地址，则它的虚拟地址空间为（）字节。 A.2GB B.4GB C.100KB D.640KB 7、分区管理要求对每一个作业都分配（）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 8、（）是指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。 A.覆盖技术 B.对换技术 C.虚拟技术 D.物理扩充 9、虚拟存储技术是（）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟存储技术与（）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理 11、以下存储管理技术中，支持虚拟存储器的技术是（）。 A．动态分区法B．可重定位分区法C．请求分页技术D．对换技术 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（）。 A.输入输出中断 B. 时钟中断 C.越界中断 D. 缺页中断 13、在分段管理中，（）。 A.以段为单位分配，每段是一个连续存储区 B 段与段之间必定不连续 C 段与段之间必定连续每段是等长的 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（）。 A、用分段方法来分配和管理物理存储空间，用分页方法来管理用户地址空间。 B、用分段方法来分配和管理用户地址空间，用分页方法来管理物理存储空间。 C、用分段方法来分配和管理主存空间，用分页方法来管理辅存空间。 D、用分段方法来分配和管理辅存空间，用分页方法来管理主存空间。 15、段页式管理每取一次数据，要访问（）次内存。 A.1 B.2 C.3 D.4 16、碎片现象的存在使得（）。 A.内存空间利用率降低 B. 内存空间利用率提高 C. 内存空间利用率得以改善 D. 内存空间利用率不影响 17、下列（）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。 A.固定分区 B.可变分区 C.分页管理 D.段页式管理 18、系统抖动是指（）。 A.使用机器时，千万屏幕闪烁的现象 B 刚被调出的页面又立刻被调入所形成的频繁调入调出现象 C 系统盘不净，千万系统不稳定的现象 D 由于内存分配不当，偶然造成内存不够的现象 19、在请求分页系统中，LRU算法是指（）。 A.最早进入内存的页先淘汰 B 近期最长时间以来没被访问的页先淘汰 C 近期被访问次数最少的页先淘汰 D 以后再也不用的页先淘汰
第3章习题--存储系统
第3章存储系统 一．判断题 1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 2．CPU可以直接访问主存，而不能直接访问辅存。 3．外（辅）存比主存的存储容量大、存取速度快。 4．动态RAM和静态RAM都是易失性半导体存储器。 5．Cache的功能全部由硬件实现。 6．引入虚拟存储器的目的是为了加快辅存的存取速度。 7．多体交叉存储器主要是为了解决扩充容量的问题。 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 9．多级存储体系由Cache、主存和辅存构成。 10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 二．选择题 1．主（内）存用来存放。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 三．填空题
第四章 存储器系统习题
4.2半导体存储器 4.2.1填空题 1．计算机中的存储器是用来存放__①___的，随机访问存储器的访问速度与___②___无关。答案：①程序和数据②存储位置 2．对存储器的访问包括______和________两类。 答案：①读②写 3．计算机系统中的存储器分为__①___和___②____。在CPU执行程序时，必须将指令存在____③____中。 答案：①内存②外存③内存 4．主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案：①存储容量②存取时间 5．存储器中用①来区分不同的存储单元，1GB=②KB。 答案：①地址②1024X1024(或220) 6．半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案：①静态存储器(SRAM) ②动态存储器(DRAM) 7．RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被② 答案：①无关②随机访问 8．存储揣芯片由①、②、地址译码和控制电路等组成。 答案：①存储体②读写电路 9．地址译码分为①方式和②方式。 答案：①单译码②双译码 10．双译码方式采用①个地址译码器，分别产生②和③信号。 答案：①两②行选通③列选通 11．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。 答案：①1024 ②64 12．静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。 答案：①双稳态电路②刷新(或恢复) 13．存储器芯片并联的目的是为了①，串联的目的是为了②。 答案：①位扩展②字节单元扩展 14．计算机的主存容量与①有关，其容量为②。 答案：①计算机地址总线的根数②2地址线数 15．要组成容量为4MX8位的存储器，需要①片4MXl位的存储器芯片并联，或者需要②片1MX3的存储器芯片串联。 答案：①8 ②4 16．内存储器容量为256K时，若首地址为00000H，那么末地址的十六进制表示是 答案：3FFFFH 17．主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。 答案：①半导体②快③高 18．三级存储器系统是指______这三级： 答案：高缓、内存、外存
计算机组成原理习题 第三章存储系统
第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说
操作系统课后习题答案第四章存储器管理习题.doc
第四章存储器管理 1．在存储管理中，采用覆盖和交换技术的目的是 A．节省内存空间B．物理上扩充内存容量C．提高CPU效率D．实现内存共享 2．采用不会产生内部碎片 A．分页式存储管理B．分段式存储管理 C．固定分区式存储管理D．段页式存储管理 3．某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面地址访问流： 1，8，1，7，8，2，7，2，1，8，3，8，2，1，3，1，7，1，3 假定内存容量为4个页面，开始时是空的，则缺页中断的次数A．4 B．5 C．6 D．7 4．最佳适应算法的空闲块链表是 A．按大小递减顺序连在一起B．按大小递增顺序连在一起C．按地址由小到大排列D．按地址由大到小排列5．在可变分区存储管理中的紧凑技术可以 A．集中空闲区B．增加内存容量 C．缩短访问周期D．加速地址转换 6．在固定分区分配中，每个分区的大小是 A．相同B．随作业长度变化 C．可以不同但预先固定D．可以不同但根据作业长度固定7．实现虚拟存储管理的目的是
A．实现存储保护B．实现程序浮动 C．扩充辅存容量D．扩充内存容量 8．采用分段存储管理的系统中，若地址是24位表示，其中8位表示段号，则允许每段的最大长度是 A．224B．216C．28 D．232 9．把作业地址空间使用的逻辑地址变成内存的物理地址称为A．加载B．重定位C．物理化D．逻辑化10．在段页式存储管理系统中，内存等分成程序按逻辑模块划分成若干 A．块B．基址C．分区D．段E．页号F．段长11．虚拟存储管理系统的基础是程序的理论 A．局部性B．全局性C．动态性D．虚拟性12．以下存储管理方式中，不适用于多道程序设计系统的是A．单用户连续分配B．固定式分区分配 C．可变式分区分配D．页式存储管理 13．在可变分区分配方案中，某一道作业完成后，系统收回其在内存空间并与相邻空闲区合并，为此需修改空闲区表，造成空闲区数减1的情况是 A．无上邻空闲区也无下邻空闲区 B．有上邻空闲区但无下邻空闲区 C．无上邻空闲区但有下邻空闲区 D．有上邻空闲区也有下邻空闲区
(完整版)第五章存储器习题
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。
第四章 主存储器习题
第四章主存储器习题 一、选择题：将正确的答案序号填在横线上 1．存储器是计算机系统的记忆设备，它主要用来存放 _____。 A．数据 B．程序 C．微程序 D．程序和数据 2．若存储器的存储周期250ns，每次读出16位，则该存储器的数据传送率为 _ _。 A. 4×106B/秒 B．4MB/秒 C．8×106B/秒D．8Mb/秒 3．按字节编址的存储器中，每个编址单元中存放______信息。 A．1位 B．8位 C．16位 D．64位 4．和外存储器相比，内存储器的特点是_____。 A. 容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高 D．容量小、速度快、成本低 5．下列存储器中，属于非易失性存储器的是______。 A．RAM B．静态存储器 C．动态存储器 D．ROM 6．下列部件中存取速度最快的是______。 A．寄存器B．Cache C．内存D．外存 7. EPROM是指______。 A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器 D．电擦除可编程只读存储器 8．若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。 A．SRAM B． Cache C． EEPROM D．辅助存储器 9．存储周期是指______。 A．存储器的读出时间 B．存储器进行连续写操作所允许的最短时间间隔 C．存储器的写入时间 D．存储器进行连续读或写操作所允许的最短时间间隔 10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_ ___。 A．4片，13根 B．4片，12根 C．6片，11根 D．4片，16根 11．若SRAM中有 4K个存储单元，采用双译码方式时要求译码输出线为_ _根。 A. 4096 B．64 C．128 D．1024 12.半导体静态存储器SRAM能够存储信息是______。 A．依靠双稳态电路 B．依靠定时刷新 C．依靠读后再生 D．信息不再变化 13．Cache 是指。 A．高速缓冲存储器 B. 主存 C．ROM D. 外部存储器 14．磁盘按盘片的组成材料分为软盘和。 A．磁带 B. 硬盘 C．磁鼓 D. 磁泡 15．磁表面存储器是以作为记录信息的载体。 A．塑料介质 B. 磁介质
第三章存储系统习题参考答案
1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1）每个模块板为1024K×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷=64 (块) (2). 每个模块板内有DRAM芯片数为n: n=(/) ×(64/16)=16 (片) (3) 主存共需DRAM芯片为：16×64=1024 (片) 每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块 板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过 6：64译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器 产生片选信号，逻辑框图如下所示：
第四章 存储器
第四章存储器 （一）选择题 1.和辅存相比，主存的特点是 A.容量小，速度快，成本高 B.容量小，速度快，成本低 C.容量大，速度快，成本高 2.某计算机字长是16位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 64K B. 32 KB C. 32K 3.某计算机字长是16位，它的存储容量是1 MB，按字编址，它的寻址范围是 A. 512K B. 1 M C.512 KB 4.某计算机字长是32位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 16 KB B. 16K C. 32K 5.某计算机字长是32位，它的存储容量是256 KB，按字编址，它的寻址范围是 A. 128 K B. 64K C. 64 KB 6.某一RAM芯片，其容量为512 x8位，除电源和接地端外，该芯片引出线的最少数目 是 A. 21 B. 17 C. 19 7.若主存每个存储单元存放16位二进制代码，则 A.其地址线为16根 B.其地址线数与16无关 C.其地址线数与16有关 8. EPROM是指 A.只读存储器 B.可编程的只读存储器 C.可擦洗可编程的只读存储器 9.可编程的只读存储器 A.不一定是可改写的 B.一定是可改写的 C.一定是不可改写的 10下述说法中是正确的。 A. EPROM是可改写的，因而也是随机存储器的一种。 B. EPROM是可改写的但它不能作为随机存储器 C. EPROM只能改写一次，故不能作为随机存储器 11.交叉编址的存储器实质是一种存储器，它能执行独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 12.主存和CPU之间增加高速缓冲存储器的目的是 A.解决CPU和主存之间的速度匹配问题 B.扩大主存容量 C.既扩大主存容量，又提高存取速度
第四章习题及答案
第四章存储器管理 1．为什么要配置层次式存储器？ 答：设置多个存储器可以使存储器两端的硬件能并行工作；采用多级存储系统，特别是Cache 技术，是减轻存储器带宽对系统性能影响的最佳结构方案；在微处理机内部设置各种缓冲存储器，减轻对存储器存取的压力。增加CPU中寄存器数量大大缓解对存储器压力。 2．可采用哪几种方式将程序装入内存？它们分别适用于何种场合？ 答：（1）绝对装入方式，只适用于单道程序环境。 （2）可重定位装入方式，适用于多道程序环境。 （3）动态运行时装入方式，用于多道程序环境；不允许程序运行时在内存中移位置。 3．何谓静态链接？何谓装入时动态链接和运行时的动态链接？P120 答：静态链接是指在程序运行前，先将各目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开的链接方式。 装入时动态链接是指将用户源程序编译后得到的一组目标模块，在装入内存时采用边装入边链接的链接方式。运行时动态链接是指对某些目标模块的链接，是在程序执行中需要该目标模块时，才对它进行的链接。 4．在进行程序链接时，应完成哪些工作？ 答：由链接程序Linker将编译后形成的一组目标模块，以及它们需要的库函数链接在一起，形成一个完整的装入模块Load Module。主要工作是修改程序内的相对地址和修改目标程序中的外部调用标号。 5．在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？ 答：在每个分区的起始部分，设置一些控制分区分配的信息，以及用于链接各分区所用的前向指针；在分区尾部设置一个后向指针，通过前后向链接指针，将所有空闲分区链成一个双向链。当分区分配出去后，把状态位由“0”改为“1”。
操作系统原理-第五章存储管理习题
** 习题 ** 选择最合适的答案 1．分页存储管理的存储保护是通过( )完成的. A.页表（页表寄存器） B.快表 C.存储键 D.索引动态重定 2．把作业地址空间中使用的逻辑地址变成内存中物理地址称为（）。 A、加载 B、重定位 C、物理化 D、逻辑化 3．在可变分区存储管理中的紧凑技术可以（）。 A.集中空闲区 B.增加主存容量 C.缩短访问时间 D.加速地址转换 4．在存储管理中，采用覆盖与交换技术的目的是( )。 A.减少程序占用的主存空间 B.物理上扩充主存容量 C.提高CPU效率 D.代码在主存中共享 5．存储管理方法中，( )中用户可采用覆盖技术。 A．单一连续区 B. 可变分区存储管理 C．段式存储管理 D. 段页式存储管理 6．把逻辑地址转换成物理地址称为（）。 A.地址分配 B.地址映射 C.地址保护 D.地址越界 7．在内存分配的“最佳适应法”中，空闲块是按（）。 A.始地址从小到大排序 B.始地址从大到小排序 C.块的大小从小到大排序 D.块的大小从大到小排序 8．下面最有可能使得高地址空间成为大的空闲区的分配算法是（）。 A.首次适应法 B.最佳适应法 C.最坏适应法 D.循环首次适应法 9．那么虚拟存储器最大实际容量可能是( ) 。 A.1024K B.1024M C.10G D.10G+1M 10．用空白链记录内存空白块的主要缺点是（）。 A.链指针占用了大量的空间 B.分配空间时可能需要一定的拉链时间 C.不好实现“首次适应法” D.不好实现“最佳适应法” 11．一般而言计算机中（）容量(个数)最多. ** B.RAM C.CPU D.虚拟存储器
第三章存储系统
存储系统 一、选择 1、设机器字长为32位，一个容量为16的存储器，按半字寻址，其可寻址的 单元数是 2、若某存储器存储周期为250，每次读出16位，则该存储器的数据传输率 是 3、设机器字长为64位，存储容量为128，若按字编址，它可寻址的单元个 数是 4、在和主存构成的两级存储体系中，主存与同时访问，的存取时间是100， 主存的存取时间是1000，如果希望有效（平均）存取时间不超过存取时 间的115%，则的命中率至少应为 5、某一芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最 小数目为 6、某一芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外， 该芯片的引脚的最少数目为 7、某存储器容量为32K×16位，则（） 8、A.地址线为16根，数据线为32根 B.地址线为32根，数据线为16根 C.址线线为15根，数据线为16根 D.地址线为15根，数据线为32根 9、若中每个存储单元为16位，则下面所述正确的是（） A.地址线也是16根 B.地址线与16无关 C.地址线与16有关 D.地址线不得少于16根 10、下面有关和存储芯片的叙述，通常情况下，错误的是（） 芯片的集成度比高 芯片的成本比高 芯片的速度比快 芯片工作时需要刷新，芯片工作时不需要刷新 11、某芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线 的数目应为 12、在存储器芯片中，地址译码采用双译码方式是为了 13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。 14、若存储周期为250，每次读出16位，则该存储器的数据传输率为 15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制 数12345678H的存储自己顺序按地址由小到大依次是 16、某计算机字长为32位，存储器容量为16，按半字寻址，其可寻址的单元 数是 17、某计算机字长为32位，存储器容量为4，按字寻址，其寻址范围是0到 18、某计算机字长为16位，存储器容量为256，按字节寻址，其寻址范围是 19、某计算机字长为16位，存储器容量为256，按字寻址，其寻址范围是 20、某计算机字长为16位，存储器容量为64，按字寻址，其可寻址得单元数 是 21、某计算机字长为32 位，存储器容量为
(完整版)第三章存储系统习题参考答
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1)画出该存储器的组成逻辑框图。 (2)设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 0作为片内地址，用A 15 A 14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期 T=2ms，则异步 刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔ ｍａｘ ｔ ｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t
t R＝0.5×128=64(μS) 7．某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有 总线为D 15-D 0，控制信号为R/和 信号控制端。CPU的地址总线为A 15-A 0，数据(读/写)，(访存)，要求： （1）画出地址译码方案。 （2）将ROM与RAM同CPU连接。 解：（1）依题意，主存地址空间分布如右图所示，可选用2片 27128(16K×8位)的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址，而RAM需13位 片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:（2） 9．CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。 解：先求命中率h
第四章 存储器习题
第四章存储器 一、填空题 1. 计算机中的存储器是用来存放的，随机访问存储器的访问速度与无关。√ 2. 主存储器的性能指标主要是、存储周期和存储器带宽。√ 3. 存储器中用来区分不同的存储单元，1GB= KB。√ 4. 半导体存储器分为、、只读存储器（ROM）和相联存储器等。√ 5. 地址译码分为方式和方式。√ 6. 双译码方式采用个地址译码器，分别产生和信号。√ 7. 若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式，地址译码器有条输出线。√ 8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。√ 9. 存储器芯片并联的目的是为了，串联的目的是为了。 10. 计算机的主存容量与有关，其容量为。 11. 要组成容量为4M×8位的存储器，需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。 12. 内存储器容量为6K时，若首地址为00000H，那么末地址的十六进制表示是。 13 主存储器一般采用存储器件，它与外存比较存取速度、成本。 14 三级存储器系统是指这三级、、。 15 表示存储器容量时KB= ，MB= ；表示硬盘容量时，KB= ，MB= 。16一个512KB的存储器，其地址线和数据线的总和是。 17 只读存储器ROM可分为、、和四种。 18 SRAM是；DRAM是；ROM是；EPROM是。 19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。 20半导体动态RAM和静态RAM的主要区别是。 21MOS半导体存储器可分为、两种类型，其中需要刷新。 22 广泛使用的和都是半导体③存储器。前者的速度比后者快，但 不如后者高，它们的共同缺点是断电后保存信息。 23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲。 24 单管动态MOS型半导体存储单元是由一个和一个构成的。 25 动态半导体存储器的刷新一般有、和三种方式。 【答案】①集中式②分散式③异步式 26 动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在，因此需要定期的不断地进行。
操作系统第四章答案汇编
第四章存储器管理 1. 为什么要配置层次式存储器？ 答：这是因为：a.设置多个存储器可以使存储器两端的硬件能并行工作。b.采用多级存储系统，特别是Cache 技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。c.在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU 中寄存器的数量，也可大大缓解对存储器的压力。 2、可采用哪几种方式将程序装入内存？它们分别适用于何种场合？P119 答：（1）绝对装入方式：绝对装入方式只能将目标模块装入到内存中事先指定的位置。在多道程序环境下，编译程序不可能预知所编译的目标模块应放在内存的何处，困此，绝对装入方式只适用于单道程序环境。 （2）可重定位装入方式：在多道程序环境下，所得到的目标模块的起始地址通常是从0 开始的，程序中的其它地址也都是相对于起始地址计算的。此时应采用可重定位装入方式，根据内存的当前情况，将装入模块装入到内存的适当位置。 （3）动态运行时装入方式：可重定位装入方式可将装入模块装入到内存中任何允许的位置，故可用于多道程序环境；但这种方式并不允许程序运行时在内存中移动位置。 3、何谓静态链接？何谓装入时动太链接和运行时的动态链接？P120 答：1、静态链接：在程序运行之前，先将各目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开，我们把这种事先进行链接的方式称为静态链接方式.2、装入时动态链接：这是指将用户源程序编译后所得到的一组目标模块，在装入内存时，采用边装入边链接的链接方式。3、运行时动态链接：这是指对某些目标模块的链接，是在程序执行中需要该（目标）模块时，才对它进行的链接。 4、在进行程序链接时，应完成哪些工作？p120 答：静态链接、装入时动态链接、运行时动态链接； 5、在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？P123 答：为了实现对空闲分区的分配和链接，在每个分区的起始部分，设置一些用于控制分区分配的信息，以及用于链接各分区所用的前向指针；在分区尾部则设置一后向指针，通过前、后向链接指针，可将所有的空闲分区链接成一个双向链，为了检索方便，在分区尾部重复设置状态位和分区大小表目。当分区被分配出去以后，把状态位由“0”改为“1”，此时，前、后向指针已无意义。 6、为什么要引入动态重定位？如何实现？P127 P128 答：a. 为了在程序执行过程中，每当访问指令或数据时，将要访问的程序或数据的逻辑地址转换成物理地址，引入了动态重定位. b. 可在系统中增加一个重定位寄存器，用它来装入(存放)程序在内存中的起始地址，程序在执行时，真正访问的内存地址是相对地址与重定位寄存器中的地址相加而形成的,从而实现动态重定位. 7、在采用首次适应算法回收内存时，可能出现哪几种情况？应怎样处理这些情况？P125 答：1、回收区与插入点的前一个空闲区相邻接，此时应将回收区与插入点的前一分区合并，不必为回收区分配新表项，而只需修改其前一分区的大小。 2、回收区与插入点的后一个空闲区相邻接，此时可将两分区合并，形成新的空闲区，但用回收区的首址作为新空闲区的首址，大小为两者之和。
第5章-存储器系统汇总
第5章存储器系统 主要内容： 存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器接口设计（存储器扩展技术） 高速缓存 §5.1 概述 主要内容： 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别 一、存储器系统 1. 存储器系统的一般概念 将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器，容量接近 最大的存储器。 构成存储系统。 2. 两种存储系统 在一般计算机中主要有两种存储系统： 主存储器 Cache存储系统 高速缓冲存储器 主存储器 虚拟存储系统 磁盘存储器
Cache存储系统 对程序员是透明的 目标： 提高存储速度 Cache 主存储器 虚拟存储系统 对应用程序员是透明的。 目标： 扩大存储容量 主存储器 磁盘存储器 3. 主要性能指标 存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关） 命中率（H） T=H*T1+（1-H）*T2 单位容量价格（C） 访问效率（e） 4. 微机中的存储器 通用寄存器组及 指令、数据缓冲栈片内存储部件 高速缓存 内存储部件 主存储器 联机外存储器 外存储部件 脱机外存储器
二、半导体存储器 1. 半导体存储器 半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存储元。 若干存储元构成一个存储单元。 2. 半导体存储器的分类 随机存取存储器（RAM） 内存储器 只读存储器（ROM 随机存取存储器（RAM） 静态存储器（SRAM） RAM 动态存储器（DRAM） 只读存储器（ROM） 掩模ROM 只读存储器一次性可写ROM EPROM EEPROM 3. 主要技术指标 存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 存取周期 连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 功耗
第五章虚拟存储器附答案
第五章虚拟存储器 一、单项选择题 1. 虚拟存储器的最大容量＿＿＿。 *A. 为内外存容量之和 B. 由计算机的地址结构决定（（（实际容量 C. 是任意的 D. 由作业的地址空间决定 虚拟存储器是利用程序的局部性原理，一个作业在运行之前，没有必要全部装入内存，而只将当前要运行那部分页面或段装入便可以运行，其他部分放在外部存储器内，需要时再从外存调入内存中运行，首先它的容量必然受到外存容量的限制，其次寻址空间要受到计算机地址总线宽度限制。最大容量（逻辑容量）收内外存容量之和决定，实际容量受地址结构决定。2．在虚拟存储系统中，若进程在内存中占3块（开始时为空），采用先进先出页面淘汰算法，当执行访问页号序列为1﹑2﹑3﹑4﹑1﹑2﹑5﹑1﹑2﹑3﹑4﹑5﹑6时，将产生＿＿＿次缺页中断。（开始为空，内存中无页面，3块物理块一开始会发生三次缺页。） A. 7 B. 8 C. 9 D. 10 3. 实现虚拟存储器的目的是＿＿＿. A.实现存储保护 B.实现程序浮动 C.扩充辅存容量 D.扩充主存容量 4. 作业在执行中发生了缺页中断,经操作系统处理后,应让其执行＿＿＿指令.（书本158页，（2）最后一句话） A.被中断的前一条 B.被中断的 C.被中断的后一条 D.启动时的第一条 5．在请求分页存储管理中，若采用FIFO页面淘汰算法，则当分配的页面数增加时，缺页中断的次数________。(在最后一题做完后再作答)答案错误选择：D A．减少 B. 增加 C. 无影响 D. 可能增加也可能减少 6. 虚拟存储管理系统的基础是程序的________理论. A. 局部性 B. 全局性 C. 动态性 D.虚拟性 7. 下述_______页面淘汰算法会产生Belady现象. A. 先进先出* B. 最近最少使用 C. 最近不经常使用 D. 最佳 二. 填空题 1. 假设某程序的页面访问序列为1. 2. 3. 4. 5. 2. 3. 1. 2. 3. 4. 5. 1. 2. 3. 4且开始执行时主存中没有页面，则在分配给该程序的物理块数是3 且采用FIFO方式时缺页次数是____13____; 在分配给程序的物理块数是4且采用FIFO方式时，缺页次数是___14______; 在分配给程序的物理块数是3且采用LRU方式时，缺页次数是______14____。在分配给程序的物理块数是4且采用LRU方式时，缺页次数是_____12____。