各个芯片厂家对NOR_FLASH存储器的编号

芯片存储容量计算问题

1.芯片容量=2的地址线位数次方乘以数据线位数 比如地址线8位，数据线4位芯片容量就是2的8次方乘以4=1024位 2.若单片机外存储器芯片容量为2kb，起始地址为3000h，终止地址为（31FF）吗？请给出计算方法 没那么多吧, 2K = 2*1024 = 0x0800h 0x0800+0x3000h=0x3800h;最大也就0x3799h 3.地址线14根，数据线1根，则存储芯片容量为4k位！怎么算出来的？谢谢 存储容量4KB=2*2*2^10*2^3=2^(14+1)=4*1KB=4KB 4.用（1K*4）SRAM芯片组成容量为4K*8的储存器。问需要多少个芯片？指出需要多少根地址和数据线？在线等 呵呵！1K*4位理解透了没什么的！你需要8块这样的SRAM！地址线10根数据线那就是8根喽！并行的哦！这样速度快！还有控制和时钟线！这些东西不是很难的！只要理解透了就没什么了！希望对你有帮助！ 根地址线按字节寻址范围是多少？ 生活如歌:2^24=16MB 2^10=1024=1K 2^20=1048576=1M 寂寞如影随:地址线用于传输地址信号，可以指向主存储器的每一个单元。地址线24根，表示能指示2^24 个内存地址，按字节寻址也就是说每一地址可以标识一个字节。寻址范围没有单位，而寻址空间有单位， 注意两者的区别，所以寻址空间为0~2^24-1，也就是16M 6.问一个计算机题目当内存储器的容量为512 MB时，若首地址的十六进制表示为：0000 0000H，则末地 址的十六进 满意回答:2 = 2000 0000H。 人工计算，数字太大，用WINDOWS里面的计算器来算即可。追问但是我们试题是卷面的没有计算机怎么 算？回答512 MB = (1024 / 2) * 1024 * 1024 = 2^29 即2的29次方。 2的2次方＝４，就是二进制：100，即在1后面加上2个0； 2的3次方＝８，就是二进制：1000，即在1后面加上3个0； …… 2的29次方，就是在1后面加上29个0。 转换成16进制，就是 2000 0000H。 起始地址为：0000 0000H，末尾地址就是：2^29－1。 即：2000 0000H－１＝ 1FFFFFFFH。 7.问：当内存储器的容量为512 MB时，若首地址的十六进制表示为：0000 0000H，则末地址的十六进制表 示为 __H。 2011-1-15 17:44 提问者：逍遥·狂雷 | 浏览次数：750次 求详细的解答步骤，单位什么的求标好。要能看明白的。。还有就是看到其他有类似的问题其中计算中有 0x。。。是什么，和组后的。。。H有什么关系512MB * 1024KB * 1024B = 2 = 0x1FFFFFFF (1FFFFFFFH)求解释 答：先说0x，其实0x就是十六进制标志代码，意思是看到0x开始，后面的数字是十六进制的。和H是一个意思，只不过H是放在十六进制数字后面，0x是放在十六进制数字前面而已。（呵呵呵呵，是不是有种恍

常见存储器芯片资料(简版)

2716 2716指的是Intel2716芯片，Intel2716是一种可编程可擦写存储器芯片封装：双列直插式封装，24个引脚 基本结构：带有浮动栅的MOS管 封装：直插24脚， 引脚功能： Al0~A0：地址信号 O7~O0：双向数据信号输入输出引脚； CE：片选 OE：数据输出允许； Vcc：+5v电源， VPP：+25v电源； GND：地 2716读时序：

2732 相较于2716： Intel2716存储器芯片的存储阵列由4K×8个带有浮动栅的MOS管构成，共可保存4K×8位二进制信息 封装：直插24脚 引脚功能： A0~A11地址 E片选 G/VPP输出允许/+25v电源 DQ0~7数据双向 VSS地 VCC+5v电源 2732读时序

2764、27128、27256、27512等与之类似27020 存储空间：256kx8 读写时间：55/70ns 封装：直插/贴片32脚 引脚功能：

A0~A17地址线 I/O0~7数据输入输出 CE片选 OE输出允许 PGM编程选通 VCC+5v电源 VPP+25v电源 GND地 27020读时序： 27040与之类似 RAM--6116 6116是2K*8位静态随机存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗160mW,典型存取时间90/120ns, 封装：24线双列直插式封装.

引脚功能: A0-A10为地址线; CE是片选线; OE是读允许线; WE是写允许线. 操作方式： RAM—6264 6264是8K*8位静态随机存储器芯片,采用CMOS工艺制 造,单一+5V供电,最大功耗450mW,典型存取时间70/100/120ns, 封装：直插式28脚 引脚功能： A0~A12:地址线 WE写允许 OE读允许 CS片选

微机原理 存储器练习题(优选.)

1、现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部分译码， 不使用高位地址线A 19、A 18 、A 15 ，选取其中连续、好用又不冲突的一组地址，要 求首地址为20000H。请回答： 1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分） 3）写出各芯片的地址范围。（4分）

1）地址线12根，数据线8根； 2）4片； 3）1# 20000H~20FFFH 2# 21000H~21FFFH 3# 22000H~22FFFH 4# 23000H~23FFFH 2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求: ①计算2732芯片的存储容量； ②给出2732芯片的地址范围； ③是否存在地址重叠区? ① 4KB ②08000H---09FFFH ③存在重叠区08000H---08FFFH 09000H---09FFFH 3、某CPU有地址线16根（A0~A15）,数据线8根（D0~D7）及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。如图所示，利用RAM芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。

1 G MERQ 11A 12A 13 A 14A 15A & A G 2 B G 21 Y C 13874LS B 0 Y 1#2114 CS 2#2114 CS 3#2114 CS 4#2114 CS 第1组 第2组 WR RD 47~D D 0 9~A A 03~D D A 10 A 答：第1组：C000H~C3FFH 第2组：C400H~C7FFH

第3章存储器作业(答案)

第3章存储器作业 一、用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM芯片，选用2片4K×8的2732A 芯片。高4KB为SRAM芯片，选用2片2K×8位的6116芯片。主存储器系统的地址范围为0000H~2FFFH。①给出4个芯片各自的地址范围；②画出CPU与存储芯片的连接图。 主存储器系统低8KB用2片4K×8的2732A芯片 第1片地址范围为：0000H~0FFFH（4KB)。第2片地址范围为：1000H~1FFFH（4KB)。 主存储器系统高4KB用2片2K×8位的6116芯片。 第1片地址范围为：2000H~27FFH（2KB)。第2片地址范围为：2800H~2FFFH（2KB)。二、设在直接映像的Cache中，主存地址的区号5位，块号3位，CPU访存过程中，依次访问主存单元 高8位地址为：00010110，00011010，00010110，00011010，00010000，00000011，00010000，00010010。 要求写出每次访问后Cache中的内容。

三、某计算机中，已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的EPROM。再 用一种SRAM芯片(8K×8)形成32K×16的RAM区域，起始地址为8000H。假设RAM芯片有 片选CS和WE信号控制，CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W(读/写)等，要求： (1)画出地址译码方案； (2)将ROM与RAM同CPU连接。 解：ROM区地址范围0000—3FFFH 片内地址需要14根地址线. A0~A13 构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展） 构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展) 片内地址需要A0~A12 13根地址线 将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下：

第5章 存储器(讲义)

1 第5章 存储器 存储器概述 5.1半导体存储芯片与CPU 的连接 5.28088系统的存储器接口5.48086系统的存储器接口 5.58086/8088的存储器组织 5.3 4 5.1 存储器概述 半导体存储器的分类5.1.1典型的半导体存储器芯片 5.1.3半导体存储器芯片的结构 5.1.255.1.1 半导体存储器的分类 随机存取存储器1只读存储器 2

71.随机存取存储器RAM 存储器中的信息既可以读又可以写。 RAM 中的信息在掉电后立即消失，是一种易失性存储器（volatile memory ）。 分为： ?静态RAM(SRAM)?动态RAM(DRAM) 12 5.1.2 半导体存储器芯片的结构

175.1.3 典型的半导体存储器芯片 SRAM 芯片HM61161DRAM 芯片Intel 21642EPROM 芯片Intel 2732A 3 18 1.静态RAM(SRAM)芯片HM6116 高速静态CMOS 随机存取存储器。 有11条地址线A 0~A 11、8条数据线I/O 1~I/O 8，可构成2KB 的内存。 有3条控制线： ?片选信号CE ：用来选择芯片；?写允许信号WE ：控制读/写操作；?输出允许信号OE ：用来把数据输出到数据线。

个单元，20 3.只读存储器(EPROM)芯片Intel 2732A 存储容量为4K ×8b ，有12条地址线A 11~ A 0，8条数据线O 7~O 0。 CE 为芯片允许信号，用来选择芯片；OE/V PP 为输出允许信号及编程电源输入线。 当CE 为低电平时，若OE/V PP 也为低电平，对存储器进行读操作；若OE/V PP 加上21V 编程电压时，对存储器重新编程。 21 5.2 半导体存储芯片与CPU 的连接 这是本章的重点内容 SRAM 、EPROM 与CPU 的连接 译码方法同样适合I/O 端口 数据线的连接★地址线的连接★片选端的连接 ★读写控制线的连接 ★存储芯片与CPU 连接时应考虑的问题 ★23位扩展 等效为 64K ×8位 A 15~A 0 D 7~D 0 R/W CS 图5.10 由64K×1位芯片位扩展组成64K×8位存储器(P.127) 芯片的片选信号并联，可接CPU 控制总线中的存储器选择信号（IO/M ），也可接地址线高位或地址译码器输出端（后述）。

存储芯片的区别

SRAM、DRAM；SDRAM、DDRSDRAM(DDR)、RDRAM；SARAM、DARAM的区别 一、SRAM(Static Random Access Memory)与DRAM(Dynamic Random Access Mem ory) 这是根据内存的工作原理划分出的两种内存。 DRAM表示动态随机存取存储器。这是一种以电荷形式进行存储的半导体存储器。DRAM中的每个存储单元由一个晶体管和一个电容器组成。数据存储在电容器中。电容器会由于漏电而导致电荷丢失，因而DRAM器件是不稳定的。为了将数据保存在存储器中，DRAM器件必须有规律地进行刷新。 而SRAM是静态的，因此只要供电它就会保持一个值。一般而言，SRAM 比DRAM 要快，这是因为SRAM没有刷新周期。每个SRAM存储单元由6个晶体管组成，而DRAM存储单元由一个晶体管和一个电容器组成。相比而言，DRAM比SRAM每个存储单元的成本要高。照此推理，可以断定在给定的固定区域内DRAM的密度比SR AM 的密度要大。 SRAM常常用于高速缓冲存储器，因为它有更高的速率；而DRAM常常用于PC中的主存储器，因为其拥有更高的密度。 二、SDRAM(Synchronous DRAM)、DDRSDRAM(Dual Data Rate SDRAM)和RDRAM(Ra mbus DRAM) 这是计算机内存市场上对内存的分类方式，这些内存都属于上面提到的DRAM。 SDRAM SDRAM中文名字是“同步动态随机存储器”，意思是指理论上其速度可达到与C PU同步。自从Pentium时代以来，SDRAM就开始了其不可动摇的霸主地位。这种主体结构一直延续至今。成为市场上无可争议的内存名称的代名词。 台式机使用的SDRAM一般为168线的管脚接口，具有64bit的带宽，工作电压为3.3伏，目前最快的内存模块为5.5纳秒。由于其最初的标准是采用将内存与C PU进行同步频率刷新的工作方式，因此，基本上消除了等待时间，提高了系统整体性能。 大家都知道CPU的核心频率＝系统外部频率×倍频的方式。而内存就是工作在系统的外部频率下，最初的66MHz的外部工作频率严重地影响了系统整体的工作性能，芯片组厂商又陆续制订出100MHz、133MHz系统外频的工作标准。这样SDRA M内存也就有了66MHz（PC66）、100MHz（PC100）和133MHz（PC133）三种标准规格。某些内存厂商为了满足一些超频爱好者的需求还推出了PC150和PC166 内存，例如Kingmax和Micro等。 DDR SDRAM

存储器系统 题库和答案

第3章存储器系统 一．选择题 1．计算机工作中只读不写的存储器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。 (A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 (B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位 (D) 从程序设计的角度来看，cache（高速缓存）也是主存储器 3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。 (A) 指令(B) 总线(C) 时钟(D) 读写 4．存取周期是指( )。 (A)存储器的写入时间(B) 存储器的读出时间 (C) 存储器进行连续写操作允许的最短时间间隔(D)存储器进行连续读/写操作允许的最短时间3间隔 5．下面的说法中，( )是正确的。 (A) EPROM是不能改写的(B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器(D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。 (A) 解决CPU和主存间的速度匹配问题(B) 扩大主存容量 (C) 既扩大主存容量，又提高存取速度(D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。 (A) 提高主存速度(B) 扩大外存的容量(C) 扩大内存的寻址空间(D) 提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。 (A) 内存(B) 内部寄存器(C) 高速缓冲存储器(D) 外存 10．下面的说法中，( )是正确的。(A) 指令周期等于机器周期 (B) 指令周期大于机器周期(C) 指令周期小于机器周期(D) 指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 (A) 10 (B) 11 (C) 12 (D) 13 12．若256KB的SRAM具有8条数据线，那么它具有( )地址线。 (A) 10 (B) 18 (C) 20 (D) 32 13．可以直接存取1M字节内存的微处理器，其地址线需( )条。 (A) 8 (B)16 (C) 20 (D) 24 14．规格为4096×8的存储芯片4片，组成的存储体容量为( )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB 15．一个有16字的数据区，其起始地址为70A0：DDF6H，则该数据区末字单元的物理地址为（）。 （A）14E96H （B）7E814H （C）7E7F6H （D）7E816H 16．某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( )条。（A）20 （B）30 （C）16 （D）26 17．对于地址总线为32位的微处理器来说，其直接寻址范围可达（）。

存储器测试1

1： EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2：主存储器的性能指标主要是______、______、存储周期和存储器带宽。 3：存储器是计算机系统的记忆设备，主要用于______。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 4：由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满足实际需求。 5：存储器和CPU连接时，要完成______的连接；______的连接和______的连接，方能正常工作。 6：指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。7：存储A.______并按B.______顺序执行,这是冯?诺依曼型计算机的工作原理。 8：CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 9. 根据标准规定，每个汉字在计算机内占用______存储。 A．一个字节 B．二个字节 C．三个字节 D．四个字节 10. 某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为______。 A.23 B.25 C.50 D.19 11. 双端口存储器所以能高速进行读写，是因为采用______。 A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件 12. 说明总线结构对计算机系统性能的影响。 13：某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为____。 A. 64，16 B. 16，64 C. 64，8 D. 16，16 14. 描述当代流行总线结构中基本概念不正确的句子是______。 A. 当代流行总线结构是标准总线 B. 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C. 系统中只允许有一个这样的模块 D. PCI总线体系中有三种桥，它们都是PCI 设备 15. 常用的虚拟存储系统由______两级存储器组成。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 应用 1：用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。2：现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。 3：已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问： （1）若每个模块条为32K×8位，共需几个模块条？ （2）每个模块条内有多少片RAM芯片? （3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？

存储器习题解答.

1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2=9位地址线。 (4 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache 中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位 区号为0 1010 1011 110 块号为0 1101 1110

常见存储器芯片资料(简版)

2716 2716指的是Intel2716芯片，Intel2716 是一种可编程可擦写存储器芯片 封装:双列直插式封装， 24个引脚 基本结构:带有浮动栅的 MoS 管 ■! IJteJCh 虹图 再乱姑总IiU 图 封装：直插24脚, 引脚功能: AI0～A0 :地址信号 O7~O0 ：双向数据信号输入输出引脚; CE ：片选 OE:数据输出允许； VCC ： +5v 电源， VPP ： +25v 电源； GND ：地 2716读时序： πrπmr S. - - LeK Eit ?J∣i = 4 3「亠 10191UUr-61M 413 >. 」 T -.」?->.」"4 ■-? S -11 ■ - ■ - ? - □ ■ 丁_ 1 2 ?- 4 ? 6 7 8 Q- 1 1 1

2732 相较于2716 : Intel2716存储器芯片的存储阵列由4K×8个带有浮动栅的 MoS管构成，共可保存4K×8位 二进制信息 封装：直插24脚 引脚功能： A0~A11地址 E片选 G/VPP输出允许/+25v电源DQ0～7数据双向 VSS地 VCC+5v电源 2732读时序 124 爾匚223 4?匚322 皿匚斗21 520 輕匸6 f AlLΛ AQ 匚 S v-y17 Be)O 匚 915 Dal匚10IS DQ2匚11 VSS匚t* J VCC J AB □A≡ J AM □G l VPP 3 TeS 4

Read Mode Tlming Diagram 2764、27128、27256、27512 等与之类似 27020 ■ PLCC 256kx8 55/7 Ons /贴片32脚 存储空间： 读写时间： 封装：直插 ■ DlF ππ ]VQ CE 二 〈 ＊ 5 29 — 5 — T 77 I Λ 2G Γ § A27020AL Γ ID A 23 _ 12 22 二 13 31 g EJ Γ? GQ W C 袒 菱■ H ＊ * 氏 AF r α Λs ? ～~∣ A ? ～~l ? 0s I J QMO M M - ◎ Vcc 取 E ^ AB *? A ?A 11 5C Λ10 CE 畑 2 畑 畑岭 πππππ□ππππππ□ππ□ T t n O ? t _7 ＆ ? 4 —S —S I a —^e T 3 S 3- -Z 2 2 7 2 I Z Z 2 2 I l l O l 2 3 4 S 7 J -Q I I I l 。1 .1 匚匚匚匚匚匚匚匚匚匚匚匚匚匚 E :：：:：：网 引脚功能：

存储器填空题按存储介质分存储器可分为和2

第三章存储器 一、填空题 1．按存储介质分，存储器可分为、和。 2．8086/8088CPU 若不能和存储器实现速度匹配，就需在状态和状态之间插入若干个等待状态。 3．一个半导体存储器芯片的引脚有A13—A0、D7—D0、WE、OE、Vcc、GND等，该芯片的存储容量为；1TB= MB。 4．用32片4K*4位的存储芯片构成字长为8位的存储器系统的容量为，共需地址线根。 5．只读存储器ROM一般可分为_________、、_________和________四种。二、选择题 1．一个半导体存储器芯片的引脚有A13—A0、D3—D0、WE、OE、Vcc、GND等，该芯片的存储容量为（） A．8K*8 B．8K*4 C．16K*4 D．16K*8 2．某计算机的字长为16位，它的存储器容量为64KB，若按字编址，它的寻址范围是（） A．0-64K B．0-32K C．0-64KB D．0-32KB 3．2164 DRAM有A7~A0、DIN、DOUT、CAS、RAS、WE等16个印脚，8086系统中用它组成1MB存储器，则用于地址译码的地址线数及芯片数分别是（） A．12，16 B．12，128 C． 4，16 D． 4，128 4．若有两片2716（2K×8），它们的地址线分别接至系统地址线的低位，而3-8译码器的输入端A、B、C分别接至A15、A14、A13，输出端Y1和Y6分别接至两片2716的片选端，未使用的地址线均设为0，则两芯片的地址范围分别是（） A．8000H~87FFH，6000H~67FFH B．2000H~27FFH，C000H~C7FFH C．6000H~63FFH，8000H~83FFH D．C000H~C7FFH，2000H~27FFH 5．一个SRAM芯片，有14条地址线和8条数据线，问该芯片最多能存储ASCII码字符的个数为（） A．16384 B．32768 C．256 D．14 6．下述产生片选信号CS的方法中，被选中芯片不具有唯一确定地址的是（）A．线选法或部分译码 B．仅部分译码 C．仅线选法 D．全译码 7．设某DRAM芯片的容量为16K×N（N为4或8），它的地址线和数据线分别是（）A．A0-A13，D0-DN B．A0-A14，D0-D（N-1） C．A0-A6，D0-D（N-1） D．A0-A7，D0-DN 8．存储器与CPU连接时，应考虑的问题包括（） a．总线负载能力 b．时序配合 c．地址分配 d．控制信号连接 A．a，b，c B．a，b，d C．b，c，d D．a，b，c，d 9．在PROM、EPROM、EEPROM及ROM中，用户不能多次编程的有（）种。 A．1 B．2 C．3 D．4 10．需要定时刷新的存储器是（） A． DRAM B．EEPROM C． EPROM D．SRAM 11．若CPU访问由256K*1的DRAM芯片组成的512K*8的存储系统，则CPU需使用的地址引脚数、DRAM的地址引脚数和所需的片选信号数依此为（）

地址总线,字长,内存容量,寻址范围之间的计算

地址总线，字长，内存容量，寻址范围之间的计算 处理机字长是指处理机能同时处理（或运算）的位数，即同时处理多少位（bit）数据。比如Intel Pentium 4处理器字长为32位，它能同时处理32位的数据，也即它的数据总线为32位。以前的处理器比如8086，则为16位处理器，现在新兴的64位处理器，它的数据吞吐能力更强，即能同时对64位数据进行运算。处理器的字长越大，说明它的运算能力越强。如果讲处理器的寻址范围，则要看处理器的地址总线的位数，而不是它的字长！这个要明白！比如Intel Pentium 4处理器的数据总线为32位，地址总线也是32位。8086的数据总线为16位，地址总线为20位。新兴的64位处理器的数据总线为64位，地址总线大部分是32位。这个清楚之后，再看地址总线与寻址范围的关系。存储单元是以字节（byte）为单位，N根地址总线能访问2的N次方个存储单元。于是有32位地址总线可以访问2的32次方个存储单元，即4GB。8086处理器字长是16位，它的地址总线是20位，所以能访问2的20次方个存储单元，即1MB。另外一点需要注意的就是，如果有些题目说：按“字”寻址，就说明是存储单元大小为字长的位数，按“字节”寻址，说明存储单元式字节的大小（个人理解，没有考证） 下面通过举几个例子，来说明这些关系 1、某计算机字长32位，存储容量8MB。按字编址，其寻址范围为(0～2M-1) 计算步骤：8MB字节=8*1024*1024*8位。所以8MB/32位=2M. 2、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（0-2M-1）计算步骤：若按半字就是16位了4MB=4*1024*1024*8位，所以4MB/16 = 2M； 3、字长为32位.存储器容量为64KB.按字编址的寻址范围是多少计算步骤：64K字节=64＊1024＊8位. 所以64KB/32位=(64＊1024＊8)/32=16＊1024=16K 故寻址范围为: 0-16K-1 4、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是什么？ 解释：容量1M=2*1024*1024 位一个字长是32 位 所以，寻址范围是二者相除=256K 5、对于存储器的容量扩展，有位扩展，字扩展，字位扩展三种形式。对于字位扩展，一个存储器的容量为M*N位，若使用L*K位存储器芯片，那么，这个存储器共需(M*N)/(L*K)个存储器芯片。 下面分析一下字位扩展的习题：设有一个具有14位地址和8位字长的存储器，问该存储器容量有多大？如果存储器由1K*1静态存储器组成，需多少芯片？多少位地址作芯片选择？ 分析：位扩展指的是用多个存储器对字长进行扩充。本题中所用的存储器芯片字长是1位，要扩展到8位，就得用8片。原题中说，“存储器由1K*1静态存储器组成”，其中，1K 指的是存储单元个数，它决定地址的位数，因为2的10次方是1K，所以它用10根地址线，4位地址线用来作芯片选择。

常用存储器芯片

常用存储器芯片 24C02 串行EEPROM（2K，256×8） 24C04 串行EEPROM（4K，512×8） 24C08 串行EEPROM（8K，1024×8） 24C16 串行EEPROM（16K，2048×8） 24C32 串行EEPROM（32K，4096×8） 24C64 串行EEPROM（64K，8192×8） 93C46 串行EEPROM（1K，128×8 or 64×16）93C56 串行EEPROM（2K，256×8 or 128×16）93C66 串行EEPROM（4K，512×8 or 256×16） 2716 2K×8 EPROM 27C16 2K×8 EPROM 2732 4K×8 EPROM 27C32 4K×8 EPROM 2764 8K×8 EPRROM 27C64 8K×8 EPROM 27128 16K×8 EPROM 27256 32K×8 EPROM 27C256 32K×8 EPROM 27512 64K×8 EPROM 27C512 64K×8 EPROM 27C010 1MB,EPROM 27C020 2MB,EPROM 27C040 4MB,EPROM 2816 2K×8 EEPROM 2817 2K×8 EEPROM

2864 8K×8 EEPROM 28C64 8K×8 EEPROM HM6116 2K×8 S-RAM HM6264 8K×8 S-RAM HM62256 32K×8 S-RAM HM628128 128K×8 S-RAM AT24C01/AT24C01A Serial E2PROMS 128×8 AT24C02 Serial E2PROMS 256×8 AT24C04 Serial E2PROMS 512×8 AT24C08 Serial E2PROMS 1024×8 AT24C16/AT24C164 Serial E2PROMS 2048×8 AT93C46 Serial E2PROMS 64×16/128×8 AT93C56/AT93C57 Serial E2PROMS 128×16/256×8 AT93C66 Serial E2PROMS 256×16/512×8 AT59C11 Serial E2PROMS 64×16/128×8 AT59C22 Serial E2PROMS 128×16/256×8 AT59C13 Serial E2PROMS 256×16/512×8 AT27HC641/2R EPROM 8K×8 AT27HC256R EPROM 32K×8 AT27HC1024 EPROM 64K×16 AT27LV256R EPROM 32K×8 AT27LV512R EPROM 64K×8 AT27LV1024 EPROM 64K×16 AT27LV010 EPROM 256K×8 AT27LV040 EPROM 512K×8 AT27C256R EPROM 32K×8 AT27C512R EPROM 64K×8 AT27C1024 EPROM 64K×16 AT27C010 EPROM 256K×8

存储器问题

1. 当需要扩展一片8K的RAM时，应选用的存储器为（B）。 （A）2764 （B）6264 （C）6116 （D）62128 2. 当单片机应用系统中数据存储器RAM地址和程序存储器EPROM地址重叠时，是否会发生数据冲突，为什么？ 3. 某存储芯片有11条地址线和8条数据线，此芯片至少可以存放二进制数个，地址范围是，每个二进制数有位，若要把每个二进制数增加到16位，则应采用办法。 4. 下列叙述中，不属于单片机存储器系统特点的是（）。 A．扩展程序存储器与片内程序存储器存储空间重叠 B．扩展数据存储器与片内数据存储器存储空间重叠 C．程序和数据两种类型的存储器同时存在 D．芯片内外存储器同时存在 5. 如在系统中只扩展两片Intel2764，其地址范围分别为0000H～1FFFH、8000H～9FFFH，除应使用P0口的8条口线外，至少还应使用P2口的口线 A．6条B．7条C．5条D．8条 6．下列理由中，能说明MCS-51的I/O编址是统一编址方式而非独立编址方式的理由是 A．用存储器指令进行I/O操作 B．有专用的I/O指令 C．有区分存储器和I/O的控制信号 D．I/O和存储器的地址可以重叠 7在MCS—51单片机系统中，采用的编址方式是: MCS—51可提供和两种存储器，其编址方式为，扩展后其最大存储空间分别为和。对80C51而言，片内ROM和片外ROM的编址方式为，片外ROM 的地址从开始；片内RAM和片外RAM的编址方式为，片外RAM的地址从开始。 8. 为实现内外程序存储器的衔接，应使用信号进行控制，对8031，EA= ，CPU对进行寻址；对80C51，EA=1，CPU对寻址。 9. 用一片74LS138译出两片存储器的片选信号，地址空间分别为1000H~1FFFH，3000H~3FFFH。试画出译码器的接线图。 10. 80C31单片机要扩展4K字节外部RAM，要求地址范围为1000H~1FFFH，请画出完整的电路图。 11. 以两片Intel2716给80C51单片机扩展一个4KB的外部程序存储器，要求地址空间与80C51的内部ROM 相衔接，请画出接口图。 12. 一片6116芯片（2K×8）和一片27128芯片（16K×8）构成存储器系统，要求存储器的起始地址为0000H，且两存储器芯片的地址号连续，试画出连线原理图，并说明每一芯片的地址范围。 .

存储器测试题

1、现有1024×1的存储芯片，若用它组成16K×8的存储器，试求： （1）实现该存储器所需的芯片数量； （2）若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于选片内单元。 2、某存储器容量为16K×8，用4K×4的SRAM芯片组成，由R/W线控制读写，设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 3、用容量为16K×1的DRAM芯片组成64KB的存储器。设存储器的读写周期为0.5μs，CPU在1μs内至少要访存一次，问哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 4、现有2K×1的ROM、4K×1的RAM和8K×1的ROM三种存储芯片，若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 5、某计算机为定长指令字，指令字长为12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令、8条二地址指令、180条单地址指令。 6、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令格式，共有64条指令。试说明： （1）若采用直接寻址，指令能访问多少主存单元？ （2）为扩大寻址范围，采用直接/间接寻址，需要一位间址标志位，指令的寻址范围为多少？指令直接寻址的范围为多少？ 7、指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 21 18 17 16 15 0

(整理)常用存储器芯片设计指南

常用存储器芯片设计指南 现代通讯产品中，各种存储器的应用已经是越来越广泛，可以这么说，产品中包含的存储器的特性的好坏，直接关系到产品整体性能。因此，存储器芯片的设计，在通讯产品的设计中，也显得愈发重要。 目前在通讯产品中应用的存储器，主要有FLASH、SSRAM、SDRAM、串行PROM等，由此延伸出去还有在接口电路中经常应用的FIFO、双口RAM等，下面的内容就是这些常用存储器芯片的原理介绍和在产品中的设计指南。 FLASH介绍 一、BOOT ROM简介 我们在CPU最小系统中一般采用AM29LV040B-90 // SST39VF040-90-4C-NH （代码：10300067，512kB，8位总线宽度，PLCC32封装，3.3V供电）作为BOOT ROM。 BOOT ROM中存放的是系统自举程序，实现CPU系统的自举。当系统上电后，CPU 首先运行BOOT ROM中的程序，完成对CPU系统的初始化。 图1 AM29LV040B-90 // SST39VF040-90-4C-NH引脚图 该FLASH芯片可在线读写，但作为BOOT ROM时，我们一般用烧录机烧写入程序，不对其进行在线写。其读操作时序如图2所示。

图2 读操作时序 下面给出一个MPC860最小系统的应用例子。 图3 MPC860 BOOT电路图 因为我们不需要在线写，所以为防止BOOT FLASH的程序被改写，一般将/WE信号接高电平。 MPC860用8位数据口的方式访问BOOT，经缓冲之后的数据线为BD00-BD07。MPC860地址线使用A31-A13，经一级驱动与BOOT相连。使用/CS0片选端，地址范围0x0800 0000~0x0807 FFFF，使用内部等待，等待周期为8。 BOOT ROM中存放的是系统自举程序，实现MPC860系统的自举。当系统上电后，MPC860首先运行BOOT ROM中的程序，该程序首先完成MPC860的初始化，然后根据参数，将Flash ROM中的应用程序复制到SDRAM空间中，然后将控制权移交给该应用程序运行；或准备应用程序加载，进入调试状态。

存储器参考题答案

存储器参考题答案 1、微型计算机中常用的半导体存储器有哪些？各有何特点？分别适用于哪些 场合？ ①微机中常用的半导体存储器有随机存储器RAM和只读存储器ROM。 ②RAM是可读写、易失性存储器，用于存放经常变化的数据及动态加载 的程序，如PC机的内存条又分静态SRAM、动态DRAM二类；ROM是只读、非易失性用于存放固定不变的信息，如BIOS、监控程序等，又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等多种类型。 2、半导体存储器的主要性能指标有哪些？ 半导体存储器的主要性能指标有容量、存取速度、功耗、价格和可靠性等。 容量是指一块存储器芯片所能存储的二进制位数。存取速度一般用存取周期和存取时间来表示。存取时间是指写入操作和读出操作所占用的时间，单位一般用ns(纳秒)表示。功耗有两种表示方法，一种是指存储器芯片中每个存储单元所消耗的功率，单位为μW。另一种是按每片存储器芯片的所消耗的总功率来表示，单位为mW。 3、静态RAM和动态RAM的主要区别和优缺点是什么？它们在微机系统中是 如何应用的？ 静态RAM的每个存储位单元由6个MOS管构成，只要保持供电，存储电路所存储的信息状态不变。由于不需要刷新和读出放大，其读写速度就比动态RAM要快。但由于每个位存储单元需由6个MOS管构成，这就大大地降低了RAM芯片的集成度，其生产成本也较动态RAM要高。静态RAM在保存数据期间要耗电，故功耗比DRAM大。在掉电后保存的信息将丢失。 动态RAM由一个MOS管T1和位于其栅极上的分布电容C S构成。要保证存储信息不丢失，不但要供电，还必须定时刷新，使用较为复杂。 在微机中，SRAM常用作缓存，DRAM则用作主存。 4、下列RAM芯片，在理论上其地址线和双向数据线各有多少根？用它组 成一个64KB×8位的存储器系统，共需要几片？ (1)1K×4位10，4，128 (2)2K×8位的存储器芯片11，8，32 (3)8K×8位13，8，8 (4)64K×1位的存储器芯片16，1，8 5、在半导体存储器与CPU系统的连接中，采用部分译码法和全译码法对存储系统有何影响？ 全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。这种方法的优点是每片（组）芯片的地址范围是唯一确定的，而且是连续的，便于扩展，不会产生地址重叠的存储区，但译码电路比较复杂。 部分译码用除片内寻址外的高位地址的一部分来译码产生片选信号。这种方法会出现地址重叠问题和地址不连续等情况，造成地址空间的浪费，但可以简化

存储器练习题

在对存储芯片进行译码寻址时，如果只有部分高位地址参与，这种译码方法被称为部分译码。现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部 分译码，不使用高位地址线A 19、A 18 、A 15 ，选取其中连续、好用又不冲突的一组 地址，要求首地址为20000H。请回答： 1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分） 3）写出各芯片的地址范围。（4分） 1）地址线12根，数据线8根； 2）4片； 3）1# 20000H~20FFFH 2# 21000H~21FFFH 3# 22000H~22FFFH 4# 23000H~23FFFH

2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求: ①计算2732芯片的存储容量； ②给出2732芯片的地址范围； ③是否存在地址重叠区? ① 4KB ②08000H---09FFFH ③存在重叠区08000H---08FFFH 09000H---09FFFH

3、某CPU 有地址线16根（A 0~A 15）,数据线8根（D 0~D 7）及控制信号RD 、WR 、MERQ(存储器选通)、IORQ(接口选通)。如图所示，利用RAM 芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。 1 G MERQ 11A 12A 13 A 14A 15A & A G 2 B G 21 Y C 13874LS B 0 Y 1#2114 CS 2#2114 CS 3#2114 CS 4#2114 CS 第1组 第2组 WR RD 47~D D 0 9~A A 03~D D A 10 A 答：第1组：C000H~C3FFH 第2组：C400H~C7FFH