8086系统中的存储器为什么要采用分段结构

第二课 Intel 8086微处理器简介

微型计算机主要是由微处理器(CPU)、主存储器、外部设备及互联部件组成，总线（数据总线、地址总线、控制总线）在部件之间提供通信。 Intel 8086微处理器按功能可分为两大部分：执行部件和总线接口部件 执行部件 主要由寄存器组、算逻部件、标志寄存器组成 含有8个16位的标志寄存器，这些标志寄存器属于CPU的专用存储器， 按其用途可分为两组：数据寄存器组和指示器变址寄存器组 数据寄存器组（AX、BX、CX、DX） 数据寄存器主要用来保存操作数和运算结果等信息。 AX：累加器，其作用为乘除运算，字的输入输出，中间结果的缓存 BX：基址寄存器，其作用为存储器的指针使用 CX：计数寄存器，其作用为串操作和循环控制 DX：数据寄存器，其作用为字的乘除运算，间接的输入输出，也可以用作存放I/O的端口地址 高8位H组：AH、BH、CH、DH 低8位L组：AL、BL、CL、DL 指示器变址寄存器（SI、DI、SP、BP） 它们一般存放操作数的偏移地址，用作指示器或者变址寄存器。 SP：堆栈指示器，其作用为存取堆栈的指针 DI：存储器指针，其作用为串指令目的操作数指针（目的变址寄存器） BP：堆栈操作数的基址寄存器 SI：源变址寄存器。 当SI、DI和BP不用做指示器和变址寄存器时，也可以将他们当作数据寄存器使用，用来保存操作数和运算结果，但是这时只能呢个用来做16位寄存器而不能是8位的。 由于SP是专用的堆栈指示器，所以他不能做数据寄存器使用。 总线接口部件 由于执行部件所提供的存储器地址是16位的，而8086访问1M空间却需要20位的地址，为了形成这20位地址，在总线接口部件中设立了4个段寄存器（CS、DS、ES和SS） CS：代码段寄存器，指示当前代码段，即它规定了现行程序所在的存储区首址 DS：数据段寄存器 ES：附加数据段寄存器 SS：堆栈段寄存器， 每个段可达64K字节。 在总线接口部件中，还有一个很重要的寄存器——指令指示器（IP），他总是保存着下一次将要从主存中取出的指令的偏移地址，其值为该指令到所在段段首址的字节距离。

[考研类试卷]计算机专业基础综合(存储器系统的层次结构)模拟试卷2.doc

[考研类试卷]计算机专业基础综合（存储器系统的层次结构）模拟试卷 2 一、单项选择题 1-40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 1 下列关于DRAM和SRAM的说法中，错误的是( )。 Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高 （A）Ⅱ、Ⅲ和Ⅳ （B）Ⅰ、Ⅲ和Ⅳ （C）Ⅰ、Ⅱ和Ⅲ （D）Ⅰ、Ⅱ、Ⅲ和Ⅳ 2 某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。 （A）11位 （B）13位 （C）18位 （D）20位 3 在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过(；ache存取时间的15％，则Cache的命中率至少应为( )。

（A）90％ （B）98％ （C）95％ （D）99％ 4 下列关于Cache写策略的论述中，错误的是( )。 （A）全写法(写直达法)充分保证Cache与主存的一致性 （B）采用全写法时，不需要为Cache行设置“脏位／修改位” （C）写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量) （D）多处理器系统通常采用写回法 5 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FDH所在芯片的最大地址是( )。 （A）0000H （B）4FFFH （C）5FFFH （D）7FFFH 6 某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为( )。 （A）1：1

第3章习题--存储系统

第3章存储系统 一．判断题 1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 2．CPU可以直接访问主存，而不能直接访问辅存。 3．外（辅）存比主存的存储容量大、存取速度快。 4．动态RAM和静态RAM都是易失性半导体存储器。 5．Cache的功能全部由硬件实现。 6．引入虚拟存储器的目的是为了加快辅存的存取速度。 7．多体交叉存储器主要是为了解决扩充容量的问题。 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 9．多级存储体系由Cache、主存和辅存构成。 10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 二．选择题 1．主（内）存用来存放。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 三．填空题

第2章 8086微处理器结构

28086 第章微处理器 8086微处理器 80X86微处理器系列概况 微处理器系列概况 2.180X86 微处理器 2.2 8086 2.2 8086微处理器 微处理器引脚说明 2.3 8086 2.3 8086微处理器引脚说明 访问存储器特性 2.4 8086 2.4 8086访问存储器特性 2.5 8086CPU和寄存器组 258086CPU 2.6 存储器物理地址的形成 开始返回目录

80X86微处理器系列概况 微处理器系列概况2.180X86 ? 2.1.1 从8080/8085到8086 从到 ? 2.1.2 从8086到8088 2138028680386及80486微处理器 ? 2.1.3 80286、80386及80486微处理器 返回本章首页

到8086 从8080/8085 8080/8085到 2.1.1 从 2.1.1 ?8086是16微处理器，内部及对外有16位数据通路，8080/8085只有8位。 8086寻址空间1MB，8080/8085为64KB。?8086寻址空间1MB8080/8085为64KB。?8086有一个初级流水线结构，内部操作与对外操作具有并行性，8080/8085没有与对外操作具有并行性没有这个特性。 返回本节

2.1.2 从8086到8088 ?8088内部结构与8086相同，是16位微处理器，对外数据总线是位的 对外数据总线是8位的。 ?8088与已有的8位外围芯片容易配合使用。8088与已有的8位外围芯片容易配合使用?8088价格低，适合当时的微计算机使用。?IBM公司选择8088作为处理器设计个人计算机，大获成功，Intel微处理器成为主流产品。 返回本节

大工计算机原理-第3章 8086微处理器的指令系统(1)

第3章8086微处理器的指令系统（1） 3.1 指令系统概述 ●指令系统是一台计算机所能（识别和执行）的全部指令的集合。它与（微处理器）有着密切的关系,不同的 微处理器有不同的指令系统。8086CPU包含133条指令 ●指令是使计算机执行某种（特定操作）的二进制编码。 指令一般包括两个部分：（操作码域）和（地址域）。填空 操作码域：存放指令的操作码,即指明该指令应由计算机完成何种操作。 地址域：确定操作数的值或地址、操作结果的地址，有的指令的地址域还指出下一条指令的地址。 ●机器指令：计算机能（直接识别）的二进制代码。 ●汇编语言：汇编语言是一种符号语言，用助记符表示操作码，用符号或符号地址表示操作数或操作数地址, 它与机器指令是一一对应的 ●汇编程序：将汇编语言源程序翻译成机器语言（就是一条一条的机器指令），即目标程序。 3.2寻址方式 ●根据（指令内容）确定（操作数地址）的过程，称为寻址。 ●根据寻址方式计算所得到的地址叫做（有效地址EA）,也就是(段内偏移地址)。有效地址还需要与相应的(段 基地址)组合才是20位的(物理地址PA) ，该工作由微处理器来完成。 牢记什么是EA？什么是PA？怎么计算？ 后面有关于EA和PA的解释及计算方法！ ●寻址方式在两种方式下被涉及：（操作数）的寻址方式和（指令）的寻址方式。 如果没有特别说明,寻址方式是指源操作数的寻址方式。 1、隐含寻址（隐含了规定的操作数） 例：DAA指令 ,只有操作码,无操作数。规定对AL中的内容进行压缩BCD码转换。 2、立即寻址（操作数（立即数）直接放在指令中，不需访问存储器） 例：MOV AX ，1234H （若CS=1000H ，IP=100H） 3、寄存器寻址（操作数就放在内部寄存器中, 例：INC CX ；(CX)←(CX)+1 MOV AX ，BX ；执行后BX 4、直接寻址（指令中直接给出操作数的存放地址） 例1：MOV AX ，[4000H] （DS＝3000H） ?操作数寻址

8086微处理器引脚

8086微处理器引脚（线）说明 ﹡8086/8088微处理器采用40条引线双列直插(DIP)封装。﹡ 8086/8088微处理器引线是对外前端总线及专用信号引线。 ﹡ 8086/8088微处理器引线，在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。 ﹡ 8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号,解决引线不够问题。基本引脚信号 ﹡AD15～AD0（I/O,三态）：地址/数据复用引脚。 ﹡A19/S6 ～ A16/S3（O,三态）：地址/状态复用引脚。﹡BHE# /S7 （O,三态）:高字节允许/状态复用引脚。﹡NMI（In）：非屏蔽中断请求线，上升边触发。﹡INTR (In) ：可屏蔽中断请求线，高电平有效。﹡RD# (O,三态) ：读选通信号，低电平有效。﹡CLK (In) : 时钟信号，处理器基本定时脉冲。﹡RESET (In) :复位信号，高电平有效。 * WR# (O,三态)：写选通信号，低电平有效。﹡READY (In)：准备好信号，高电平有效。处理器与存储器及I/O接口速度同步的控制信号。﹡TEST# (In): 测试信号，低电平有效。处理器执行W AIT指令的控制信号。﹡MN/MX# (In):最大/最小工作模式选择信号。硬件设计者用来决定8086工作模式，MN/MX# =1 8086为最小模式， MN/MX# =0 8086为最大模式。﹡Vcc (In): 处理器的电源引脚，接 +5V电源。﹡GND :处理器的地线引脚，接系统地线 2）最小模式下的有关控制信号 ﹡INTA# (O) :最小模式下的中断响应信号。﹡ALE (O) :地址锁存允许信号。 ﹡DEN# (O,三态) ：数据总线缓冲器允许信号。 ﹡DT/R# (O,三态) ：数据总线缓冲器方向控制信号。﹡M/IO# (O,三态) ：存储器或I/O接口选择信号。﹡WR# (O,三态) ：写命令信号。﹡HOLD (In) : 总线请求信号。﹡HLDA (O) :总线请求响应信号。（3）最大模式下的有关控制信号 ﹡QS1、QS0 (O) :指令队列状态信号。表明8086当前指令队列的状态。﹡S2# ,S1# ,S0# (O,三态) :最大模式总线周期状态信号。作为总线控制器8288的输入信号，8288输出各种控制信号。 ﹡LOCK# (O,三态) :总线封锁信号。信号有效时不允许其他主控部件占用总线。 ﹡RQ#/GT#0, RQ#/GT#1 (I/O) :最大模式总线请求/总线响应信号，每条引线作为输入时是总线请求RQ信号，每条引线作为输出时是总线请求响应GT信号

计算机专业基础综合(存储器系统的层次结构)-试卷1

计算机专业基础综合（存储器系统的层次结构）-试卷1 (总分：72.00，做题时间：90分钟) 一、单项选择题(总题数：24，分数：48.00) 1.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 __________________________________________________________________________________________ 2.下列关于存储系统层次结构的说法中，不正确的是( )。 A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小 B.Cache-主存层次设置的目的是为了提高主存的等效访问速度 C.主存一辅存层次设置的目的是为了提高主存的等效存储容量 D.存储系统层次结构对程序员都是透明的√ 此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存一辅存层次只对应用程序员透明，对系统程序员不透明。 3.存储器的存取周期与存储器的存取时间的关系是( )。 A.存取周期大于存取时间√ B.存取周期等于存取时间 C.存取周期小于存取时间 D.存取周期与存取时间关系不确定 此题考查存储器存取周期与存取时间的概念及其关系。存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。 4.以下几种存储器中，存取速度最快的是( )。 A.Cache B.寄存器√ C.内存 D.光盘 存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。寄存器就是离CPU最近的存储器。 5.属于易失性存储器的是( )。 A.E 2 PROM B.Cache √ C.Flash Memory D.CD-ROM 易失性存储器包括Cache。 6.虚拟存储器理论上的最大容量取决于( )。 A.辅存容量 B.主存容量 C.虚地址长度√ D.实地址长度 虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。 7.下列存储保护方案中，不是针对“地址越界”访存违例的是( )。 A.界限保护 B.键保护 C.环保护 D.设置访问权限位√ 设置访问权限位是针对“访问越权”访存违例的。 8.下列关于DRAM刷新的说法中，错误的是( )。 A.刷新是指对DRAM中的存储电容重新充电 B.刷新是通过对存储单元进行“读但不输出数据”的操作来实现

第二章 8086微处理器

第二章8086/8088微处理器及其系统结构 内容提要： 1．8086微处理器结构： CPU内部结构：总线接口部件BIU，执行部件EU； CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器； CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。 2．8086微机系统存储器结构： 存储器地址空间与数据存储格式； 存储器组成； 存储器分段。 3．8086微机系统I/O结构 4．8086最小/最大模式系统总线的形成 5．8086CPU时序 6．最小模式系统中8086CPU的读/写总线周期 7．微处理器的发展 学习目标 1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成； 2．理解存储器读/写时序； 3．了解微处理器的发展。 难点： 1．引脚功能，最小/最大模式系统形成； 2．存储器读/写时序。 学时：8 问题：为什么选择8088/8086？ ?简单、容易理解掌握 ?与目前流行的P3、P4向下兼容，形成x86体系 ?16位CPU目前仍在大量应用 思考题

1、比较8086CPU与8086CPU的异同之处。 2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么? 3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU? 起什么作用? 4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情 况下置位? 5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用? 6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物 理地址是多少? 思考题 1.从时序的观点分析8088完成一次存储器读操作的过程？ 2.什么是8088的最大、最小模式？ 3.在最小模式中，8088如何产生其三总线？ 4.在最大模式中，为什么要使用总线控制器？ 思考题 1.试述最小模式下读/写总线周期的主要区别。 2.CPU响应中断时，为什么要执行两个连续的中断响应周期? 3.当8086微处理器响应总线请求发出HLDA信号后，有哪些引脚信号处于高 阻? 4.8086/8088微处理器响应总线请求发出HLDA信号后，执行部件EU会立即 停止操作吗?为什么? 5.在8086系统中，地址/数据复用信号是如何区分的? 6.总线周期的含义是什么? 8086/8088的基本总线周期由几个时钟组成?如 果一个CPU的时钟频率为4.77MHz，那么它的一个时钟周期为多少?一个基本总线周期为多少?若主频为l5MHz呢? 7.在最小模式总线写周期的T 1、T 2 、T 3 、T 4 状态，8086CPU分别执行什么动 作? 思考题 1.在8086系统的最大模式下为什么一定要用总线控制器?试述总线控制器 8288的主要功能，并说明它有哪些输入和输出信号?试述8086系统中时钟发生器8284A的主要作用以及可提供的几种时钟信号。

第7章 存储器分层体系结构 复习要点

第7章存储器分层体系结构复习要点 一、存储器概述和存储器芯片 1. 熟悉随机存取存储器、顺序存取存储器、直接存取存储器、相联存储器、只读存储器、读写存储器、非易失（不挥发）性存储器、易失（挥发）性存储器、静态存储器、动态存储器这些名称的含义。这些类型的存储器在计算机的层次结构存储系统中 按工作性质/存取方式分类： 随机存取存储器(RAM) ：每个单元读写时间一样，且与各单元所在位置无关。如：内存。（注：原意主要强调地址译码时间相同。现在的DRAM芯片采用行缓冲，因而可能因为位置不同而使访问时间有所差别。） 顺序存取存储器(SAM)：数据按顺序从存储载体的始端读出或写入，因而存取时间的长短与信息所在位置有关。例如：磁带。 直接存取存储器(DAM)：直接定位到读写数据块，在读写数据块时按顺序进行。如磁盘。相联存储器（AM/CAM)：按内容检索到存储位置进行读写。例如：快表。 按信息的可更改性分类: 读写存储器（Read / Write Memory)：可读可写。 只读存储器（Read Only Memory)：只能读不能写。 按断电后信息的可保存性分类： 非易失（不挥发）性存储器(Nonvolatile Memory) 信息可一直保留，不需电源维持。（如：ROM、磁表面存储器、光存储器等） 易失（挥发）性存储器(Volatile Memory) 电源关闭时信息自动丢失。（如：RAM、Cache）按功能/容量/速度/所在位置分类： 寄存器(Register)封装在CPU内，用于存放当前正在执行的指令和使用的数据；用触发器

实现，速度快，容量小（几~几十个）。 高速缓存(Cache)位于CPU内部或附近，用来存放当前要执行的局部程序段和数据；用SRAM实现，速度可与CPU匹配，容量小（几MB）。 内存储器MM（主存储器Main (Primary) Memory）位于CPU之外，用来存放已被启动的程序及所用的数据；用DRAM实现，速度较快，容量较大（几GB）。 外存储器AM (辅助存储器Auxiliary / Secondary Storage)位于主机之外，用来存放暂不运行的程序、数据或存档文件；用磁表面或光存储器实现，容量大而速度慢。 2. 层次结构存储系统中的寄存器、高速缓存、内存(主存)、外存它们所在的位置、工作速度、存储容量、成本等的相对大小和大致的数量级。这些存储器和前述各类存储器之间的对应关系。 3. 静态存储器和动态存储器的基本工作机制；动态存储器刷新的概念，按行刷新的含义。最大刷新周期的确定的依据是什么。DRAM的集中刷新、分散刷新和异步刷新的刷新操作与正常访存分别是如何安排的？ 4. 了解SDRAM芯片中的突发传输方式 二、存储器容量的扩展及其与CPU的连接 1. 位扩展、字扩展、字位扩展方式，系统存储容量的计算，芯片数的计算，这几种扩展方式下的芯片(组)与片选信号的地址线分配，各芯片(组)的地址范围的计算、划分。片选信号用地址信号表示的逻辑表达式。 三、高速缓冲存储器(cache) 1. 直接映射、全相联映射、组相联映射三种方式映射关系；三种方式下的主存地址与cache 的行、内容之间的对应关系；cache容量的计算方法，注意区分数据区、标记、有效位。 2. CPU对cache的访问时，直接映射采用的是按地址进行查找的方法，而全相联映射采用

计算机组成原理题附答案

计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。

第二章 8086微处理器

考点一：掌握8086/8088CPU的功能构成及流水线技术，理解流水线管理规则。 考点二：掌握8086/8088CPU寄存器的组成及其应用。 考点三：理解8086/8088CPU的内存分配，掌握实地址模式下的存储器地址变换方法。考点四：掌握8086/8088CPU的引脚构成，理解其引脚复用的特性。 2.18086/8088CPU的功能构成 1、8086/8088是Inter公司的第三代位处理器芯片。 其特点： （1）具有20条地址总线，直接寻址能力为1MB。 （2）8086有16条数据总线，为16位微处理器；8088有8条数据总线，为准16位微处理器。 （3）片内总线和ALU均为16位，可进行8位和16位操作。 （4）8086/8088片内均由两个独立的裸机单元组成，即总线接口单元（BIU）和执行单元（EU）

2、总线接口单元BIU （1）组成部件 14个16位段寄存器（CS、DS、SS、ES）； 216位指令偏移地址寄存器（IP）； 3指令队列寄存器（8086CPU:6字节；8088CPU：4字节）； 4形成20位物理地址的加法器 5与EU通讯的内部寄存器； 6总线控制逻辑； （2）功能：实现CPU与存储器或I/O口之间的数据传送 1自动按CS值和IP值组成20位实际地址的存储器中去取指令，一次取两个字节指令存放到指令队列中。 2由EU从指令队列中取指令，并根据EU请求，BIU将20位操作地址传送给存储器； 3取来操作数经总线控制逻辑传送到内部EU数据总线，由EU完成内部操作； 4操作结果：若EU提出请求，则由BIU负责产生20位实际目的地址，将结果存入存储器里； 3、执行单元EU （1）组成部分： 116位算术逻辑单元（ALU）； 216位状态标志寄存器FLAG； 38个16位通用寄存器组（AX,BX,CX,DX,SP,BP,SI,DI）; 416位数据暂存器；

8086微处理器的功能与结构

四、80x86微处理器的结构和功能 (一)80x86微处理器 1.8086/8088主要特征 (1)16位数据总线(8088外部数据总线为8位)。 (2)20位地址总线，其中低16位与数据总线复用。可直接寻址1MB存储器空间。 (3)24位操作数寻址方式。 (4)16位端口地址线可寻址64K个I/O端口。 (5)7种基本寻址方式。有99条基本指令。具有对字节、字和字块进行操作的能力。 (6)可处理内部软件和外部硬件中断。中断源多达256个。(7)支持单处理器、多处理器系统工作。 2.8086微处理器内部结构 8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。 3.8086最小模式与最大模式及其系统配置 最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。 与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。 4.8087与8089处理机简述 (1)8087协处理机 8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。 (2)8089I/O处理机

8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。 8089也可以与8086联合在一起工作，执行自己的指令，进行I/O操作，只在必需时才与8086进行联系。在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。同时，8089还可以设定多种终止数据传输的方式。 5.总线时序 一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T 2 、T 3 和T 4 。 (二)80286\80386\80486微处理器 1.80286微处理器 (1)80286的特征 80286是一种高性能的16位微处理器，向上兼容8086/8088，可以有效地利用8086系列软件。80286引入虚拟地址空间的概念，具有存储器管理功能，能为每一个任务分配多达1G字节的虚拟地址空间并映射到16M字节的物理地址中去。80286具有保护功能，可对段的边界、属性和访问权等进行自动检查，通过四级环结构和任务之间相互隔离，可建立可靠性高的系统软件。80286具有高效率的任务转换功能，适用于多用户、多任务系统。80286工作时钟为8～12MHz，工作时钟多样化，便于组成高性能价格比的系统。 (2)80286的结构 80286内部结构中，除了EU执行单元外，总线接口部件BIU又细分成地址部件AU、指令部件IU和总线部件BU。(3)80286的工作方式 80286微处理器有两种工作方式:实地址方式和保护虚拟地址方式。 2.80386微处理器 (1)80386的特征 80386是一种灵活的32位微处理器，可以处理8位、16位、32位等多种类型的数据，有8个32位通用寄存器。80386可直接输出32位的物理地址，最大可支持4GB字节的物理内存空间。 (2)80386微处理器内部结构

第6章 存储器层次结构

n局部性原理★ n存储器层次结构☆n高速缓存存储器☆

n到目前为止的计算机模型中，我们假设计算机的存储器系统是一个线性的字节数组，而CPU能够在一个常数时间内访问每个存储器位置。但它没有反映现代系统实际的工作方式。 n实际上，存储器系统是一个具有不同容量、成本和访问时间的存储设备的层次结构。 n如果你的程序需要的数据是存储在CPU寄存器中，那在指令的执行期间，在零个周期内就能访问到它们；如果存储在高速缓存中，需要1~30个周期；如存储在主存中，需要50~200个周期；如存储在磁盘上，需要大约几千万个周期 n作为一个程序员，需要理解存储器层次结构，它对应用程序的性能有着巨大的影响，这是因为计算机程序的一个称为局部性的基本属性引起的。

?不同矩阵乘法核心程序执行相同数量的算术操作，但有不同程度局部性，它们运行时间可以相差20倍 ?本章将介绍基本的存储技术、局部性、高速缓冲存储器等内容。

n局部性原理★ n存储器层次结构☆n高速缓存存储器☆

?RAM(随机访问存储器，Random-Access Memory )–静态RAM (SRAM) ?每个cell使用6个晶体管电路存储一个位 ?只要有电，就会无限期地保存它的值 ?相对来说，对电子噪声等干扰不敏感 ?比DRAM更快、更贵 –动态RAM (DRAM) ?每个cell使用1个电容和1个访问晶体管电路存储一个位 ?每隔10-100 ms必须刷新值 ?对干扰敏感 ?比SRAM慢，便宜 ü拍、太、吉、兆、千、毫、微、纳(毫微)、皮(微微)、飞(毫微微)

?传统DRAM芯片 –所有cell被组织为d个supercell，每个supercell包含了w个cell，一个d×w的DRAM总共存储了dw位信息。supercell被组织成r行c 列的矩阵，即rc=d。

存储器习题解答.

1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2=9位地址线。 (4 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache 中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位 区号为0 1010 1011 110 块号为0 1101 1110

8086微处理器结构习题集

第二章8086微处理器结构习题集 一、单项选择题 1. 运算器由很多部件组成，其核心部分是（）。 A.数据总线 B.算术逻辑单元 C.累加器 D.多路开关 2． 8086CPU中EU和BIU的并行操作是（）级的并行。 A.操作 B.运算 C. 指令 D.处理器 3. 若BL=20H，BH=32H，则BX=（）。 A.20H B.32H C.2032H D.3220H 4. 8086CPU与慢速设备之间进行数据传输，为了使传送速度匹配，有时需要在（） 状态之间插入若干等待周期TW。 A.T1和T2 B.T2和T3 C.T3和T4 D.随机 5. 8086系统中，可以有（）个段地址。 A.16 B.64 C.16K D.64K 6. （）指向的内存单元的值被CPU做为指令执行。 A.DS：SI B.CS：IP C.SS：SP D.ES：DI 7. 当RESET信号进入高电平状态时，将使8086的（）寄存器初始化为0FFFFH。 A.SS B.DS C.ES D.CS 8. 堆栈段寄存器是（）。 A．DS B．SS C．ES D．CS 9. 8086CPU的硬件中断引脚有几个?. ( ) A. 1个 B. 2个 C. 3个 D.4个 10. 8086CPU地址线与数据线分别为多少条? ( ) A. 8条,16条 B. 8条,20条 C.20条,16条 D.16条,20条 11．用（）可实现数据总线的双向传输。 A.锁存器 B.三态逻辑开关 C.暂存器 D.寄存器 12．8086CPU的40根引脚中，有（）个是分时复用的。 A.21 B.1 C.2 D.24 13．对内存单元进行写操作后，该单元的内容（）。 A.变反 B.不变 C.随机 D.被修改 14．8086CPU的40根引脚中，有（）个是分时复用的。 A.21 B.1 C.2 D.24 15．8086CPU工作在最大模式还是最小模式取决于（）信号。 A.M/IO B) NMI C.MN/MX D.ALE 16.最小模式下8086CPU在执行指令MOV AL，[SI]期间，8086的下面哪些引脚为低电平？答案是（）。 A. M/IO B.WR C.RD D.DT/ R 17．8086CPU向52H单元写入一个字，写入过程中 BHE和A0的逻辑电平是（）。 A.0和0 B.0和1 C.1和0 D.1和1 18． 8086CPU用（）信号的下降沿在T1结束时将地址信息锁存在地址锁存器中。 A.M/IO B. C.ALE D.READY 19. 8088CPU所能寻址的存储空间为（） A.64K B.1M C.256K D.10M

存储器练习题

《计算机组成原理》存储器练习题 一、选择题 1、存储器和CPU之间增加Cache的目的是( )。 A. 增加内存容量 B. 提高内存的可靠性 C. 解决CPU与内存之间速度问题 D.增加内存容量，同时加快存取速度 2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。 A 主存-辅存 B 快存-主存 C 快存-辅存 D 通用寄存器-主存 3、双端口存储器所以能高速进行读 / 写，是因为采用（）。 A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件 4、在下列几种存储器中，CPU可直接访问的是（）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘 5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。 A．64，16 B．16，16 C．64，8 D．16，64。 6、采用虚拟存储器的主要目的是（）。 A．扩大主存储器的存储空间，并能进行自动管理和调度 B．提高主存储器的存取速度 C．提高外存储器的存取速度 D．扩大外存储器的存储空间 7、双端口存储器在（）情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同 C. 左、右端口的数据码相同 D. 左、右端口的数据码不同 8、计算机系统中的存储器系统是指（）。 A RAM存储器 B ROM存储器 C 主存储器 D主存储器和外存储器 9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。 A 0~4MB-1 B 0~2MB-1 C 0~2M-1 D 0~1M-1 10、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。 A 23 B 25 C 50 D 19 11、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。 A DRAM B SRAM C FLASH ROM D EPROM 12、计算机的存储器采用分级存储体系的目的是（）。 A．便于读写数据 B．减小机箱的体积

大工计算机原理第3章8086微处理器的指令系统(1)资料

第3章 8086微处理器的指令系统（1） 3.1 指令系统概述 ● 指令系统是一台计算机所能（识别和执行）的全部指令的集合。它与（微处理器）有着密切的关系,不同的微处理器有不同的指令系统。8086CPU 包含133条指令 ● 指令是使计算机执行某种（特定操作）的二进制编码。 指令一般包括两个部分：（操作码域）和（地址域）。填空 操作码域：存放指令的操作码,即指明该指令应由计算机完成何种操作。 地址域：确定操作数的值或地址、操作结果的地址，有的指令的地址域还指出下一条指令的地址。 ● 机器指令：计算机能（直接识别）的二进制代码。 ● 汇编语言：汇编语言是一种符号语言，用助记符表示操作码，用符号或符号地址表示操作数或操作数地址,它与 机器指令是一一对应的 ● 汇编程序：将汇编语言源程序翻译成 机器语言（就是一条一条的机器指令），即目标程序。 3.2寻址方式 ● 根据（指令内容）确定（操作数地址）的过程，称为寻址。 ● 根据寻址方式计算所得到的地址叫做（有效地址EA ）,也就是(段内偏移地址)。有效地址还需要与相应的(段基地址)组合才是20位的(物理地址PA) ，该工作由微处理器来完成。 牢记什么是EA ？什么是PA ？怎么计算？ 后面有关于EA 和PA 的解释及计算方法！ ● 寻址方式在两种方式下被涉及：（操作数）的寻址方式和（指令）的寻址方式。 如果没有特别说明,寻址方式是指源操作数的寻址方式。 1、隐含寻址（隐含了规定的操作数） 例：DAA 指令,只有操作码,无操作数。规定对AL 中的内容进行压缩BCD 码转换。 2、立即寻址（操作数（立即数）直接放在指令中，不需访问存储器） 例：MOV AX ，1234H （若CS=1000H ，IP=100H ） 3、寄存器寻址（操作数就放在内部寄存器中,不需访问存储器） 例：INC CX ；(CX)←(CX)+1 MOV AX ，BX ；执行后BX 内容不变 4、直接寻址（指令中直接给出操作数的存放地址） 例1：MOV AX ，[4000H] （DS ＝3000H ） ?操作数寻址 可以进行寄存器寻址的寄存器： （16位）AX 、BX 、CX 、DX 、SI 、DI 、SP 、BP （8位） AH 、AL 、BH 、BL 、CH 、CL 、DH 、DL

计算机组成原理试题解析4

一.判断题 1.计算机的主存是由RAM和ROM两种半导体存储器组成的. 答:正确. 2.CPU可以直接访问主存,而不能直接访问辅存. 答:正确. 3.外(辅)存比主存的存储容量大,存取速度快. 答:错误. 4.动态RAM和静态RAM都是易失性半导体存储器. 答:正确. 5.Cache的功能全部由硬件实现. 答:正确. 6.引入虚拟存储器的目的是为了加快辅存的存取速度. 答:错误. 7.多体交叉存储器主要是为了解决扩充容量的问题. 答:错误.多体交叉存储器主要是为了提高存取速度,增加带宽. 8.Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理. 答:正确. 9.多级存储体系由Cache,主存和辅存构成. 答:正确. 10.在虚拟存储器中,当程序正在执行时,由编译器完成地址映射. 答:错误(由操作系统完成). 二.选择题 1.主(内)存用来存放. A.程序 B.数据 C.微程序 D.程序和数据 解:答案为D. 2.下列存储器中,速度最慢的是. A.半导体存储器 B.光盘存储器 C.磁带存储器 D.硬盘存储器 解:答案为C. 3.某一SRAM芯片,容量为16K×1位,则其地址线有. A.14根 B.16K根 C.16根 D.32根 解:答案为A. 4.下列部件(设备)中,存取速度最快的是. A.光盘存储器 B.CPU的寄存器 C.软盘存储器 D.硬盘存储器 解:答案为B. 5.在主存和CPU之间增加Cache的目的是. A.扩大主存的容量 B.增加CPU中通用寄存器的数量 C.解决CPU和主存之间的速度匹配 D.代替CPU中的寄存器工作解:答案为C. 6.计算机的存储器采用分级存储体系的目的是. A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量,价格与存取速度间的矛盾 解:答案为D. 7.相联存储器是按进行寻址的存储器. A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定与堆栈存取方式结合 解:答案为C. 8.某SRAM芯片,其容量为1K×8位,加上电源端和接地端后,该芯片的引出线的最少数目应为.