集成电路工艺-光刻
集成电路工艺复习
1.特征尺寸（C r i t i c a l D i m e n s i o n,C D）的概念 特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。②在双极技术中，特征尺寸通常指接触孔的尺寸。 2.集成电路制造步骤： ①Wafer preparation(硅片准备) ②Wafer fabrication (硅片制造) ③Wafer test/sort (硅片测试和拣选) ④Assembly and packaging (装配和封装) ⑤Final test(终测) 3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。 4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界面态等。MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。 5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。 氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。 氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。 氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2 ②湿氧氧化：Si ＋ H2O ＋O2 → SiO2+H2 ③水汽氧化：Si ＋ H2O → SiO2 ＋ H2 硅的氧化温度：750 ℃～1100℃ 6.硅热氧化过程的分为两个阶段： 第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。 第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足
集成电路基本工艺
集成电路基本工艺 发表时间：2011-07-29T10:01:47.187Z 来源：《魅力中国》2011年6月上供稿作者：朱德纪李茜刘丹彤 [导读] 在此，我们重点是讨论集成电路芯片加工过程中的一些关键手艺。 朱德纪李茜刘丹彤中国矿业大学，江苏徐州 221000 中图分类号：TN47 文献标识码：A 文章编号：1673-0992（2011）06-0000-01 摘要：当今社会已进入信息技术时代，集成电路已经被广泛应用于各个领域，典型的集成电路制造过程可表示如下： 在此，我们重点是讨论集成电路芯片加工过程中的一些关键手艺。 集成电路基本工艺包括基片外延生长、掩模制造、曝光技术、刻蚀、氧化、扩散、离子注入、多晶硅淀积、金属层形成。 关键词：外延、掩膜、光刻、刻蚀、氧化、扩散、离子注入、淀积、金属层 集成电路芯片加工工艺，虽然在进行IC设计时不需要直接参与集成电路的工艺流程，了解工艺的每一个细节，但了解IC制造工艺的基本原理和过程，对IC设计是大有帮助的。 集成电路基本工艺包括基片外延生长掩模制造、曝光技术、刻蚀、氧化、扩散、离子注入、多晶硅淀积、金属层形成。 下面我们分别对这些关键工艺做一些简单的介绍。 一、外延工艺 外延工艺是60年代初发展起来的一种非常重要的技术，尽管有些器件和IC可以直接做在未外延的基片上，但是未经过外延生长的基片通常不具有制作期间和电路所需的性能。外延生长的目的是用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。常用的外延技术主要包括气相、液相金属有机物气相和分子束外延等。其中，气相外延层是利用硅的气态化合物或液态化合物的蒸汽在衬底表面进行化学反应生成单晶硅，即CUD单晶硅；液相外延则是由液相直接在衬底表面生长外延层的方法；金属有机物气相外延则是针对Ⅲ?Ⅴ族材料，将所需要生长的Ⅲ?Ⅴ族元素的源材料以气体混合物的形式进入反应器中加热的生长区，在那里进行热分解与沉淀反映，而分子束外延则是在超高真空条件下，由一种或几种原子或分子束蒸发到衬底表面形成外延层的方法。 二、掩模板的制造 掩模板可分成整版及单片版两种，整版按统一的放大率印制，因此称为1×掩模，在一次曝光中，对应着一个芯片陈列的所有电路的图形都被映射到基片的光刻胶上。单片版通常八九、实际电路放大5或10倍，故称作5×或10×掩模，其图案仅对应着基片上芯片陈列中的单元。 早期掩模制作的方法：①首先进行初缩，把版图分层画在纸上，用照相机拍照，而后缩小为原来的10%~%20的精细底片；②将初缩版装入步进重复照相机，进一步缩小，一步一幅印到铬片上，形成一个阵列。 制作掩模常用的方法还包括：图案发生器方法、x射线制版、电子束扫描法。 其中x射线、电子束扫描都可以用来制作分辨率较高的掩模版。 三、光刻技术 光刻是集成电路工艺中的一种重要加工技术，在光刻过程中用到的主要材料为光刻胶。光刻胶又称为光致抗蚀剂，有正胶、负胶之分。其中，正胶曝光前不溶而曝光后可溶，负胶曝光前可溶而曝光后不可溶。 光刻的步骤：①晶圆涂光刻胶；②曝光；③显影；④烘干 常见的光刻方法：①接触式光刻；②接近式光刻；③投影式光刻 其中，接触式光刻可得到比较高的分辨率，但容易损伤掩模版和光刻胶膜；接近式光刻，则大大减少了对掩模版的损伤，但分辨率降低；投影式光刻，减少掩模版的磨损也有效提高光刻的分辨率。 四、刻蚀技术 经过光刻后在光刻胶上得到的图形并不是器件的最终组成部分，光刻只是在光刻胶上形成临时图形，为了得到集成电路真正需要的图形，必须将光刻胶上的图形转移到硅胶上，完成这种图形转换的方法之一就是将未被光刻胶掩蔽的部分通过选择性腐蚀去掉。 常用的刻蚀方法有：湿法腐蚀、干法腐蚀。 湿法腐蚀：首先要用适当的溶液浸润刻蚀面，溶液中包含有可以分解表面薄层的反应物，其主要优点是选择性好、重复性好、生产效率高、设备简单、成本低。存在的问题有钻蚀严重、对图形的控制性较差、被分解的材料在反应区不能有效清除。 干法刻蚀：使用等离子体对薄膜线条进行刻蚀的一种新技术，按反应机理可分为等离子刻蚀、反应离子刻蚀、磁增强反应例子刻蚀和高密度等离子刻蚀等类型，是大规模和超大规模集成电路工艺中不可缺少的工艺设备。干法刻蚀具有良好的方向性。 五、氧化 在集成电路工艺中常用的制备氧化层的方法有：①干氧氧化；②水蒸气氧化；③湿氧氧化。 干氧氧化：高温下氧与硅反应生成sio2的氧化方法； 水蒸气氧化：高温下水蒸气与硅发生反应的氧化方法； 湿氧氧化：氧化首先通过盛有95%c左右去离子睡的石英瓶，将水汽带入氧化炉内，再在高温下与硅反映的氧化方法。 影响硅表面氧化速率的三个关键因素：温度、氧化剂的有效性、硅层的表面势。 六、扩散与离子注入 扩散工艺通常包括两个步骤：即在恒定表面浓度条件下的预淀积和在杂志总量不变的情况下的再分布。预淀积只是将一定数量的杂质
集成电路新工艺设计
集成电路新工艺简述 学号： 3 班级：电科0902班 姓名：晓彬
集成电路工艺（integrated circuit technique ）是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅89片、玻璃或瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成电路的制造是以硅晶圆为基础的，然后经过一系列的生产工艺，最终在晶圆上制造出所需要的集成电路。其中，硅晶圆是指硅半导体电路制作所用的硅晶片，由于其形状为圆形，故称晶圆。 一块硅晶圆从其生产到最后加工成带有芯片的硅片，需要经过一系列的工艺流程，主要包括硅单晶片的制造、外延层的生长、硅的氧化、掩模板的制备、光刻、掺杂、多晶硅的积淀、金属层的形成等等。 （1）．硅单晶的制造 硅单晶片实际上是从圆柱形的单晶硅锭上切割下来的，单晶硅的生长方法主要有两种。第一种是直拉式，这是一种直接从熔融的硅溶液中拉出单晶硅的方法，熔体置柑塌中，籽晶固定于可以旋转和升降的提拉杆上。降低提拉杆，将籽晶插入熔体，调节温度使籽晶生长，然后再旋转的同时缓慢的将其从硅的熔融液中提升出来，使晶体一面生长，一面被慢慢地拉出来，最后形成圆柱形的单晶棒；另一种方法是悬浮区熔法，在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面
力形成的熔区沿棒长逐步向上移动，将其转换成单晶。前一种方法在工业上的应用称为CZ法，CZ法生长出的单晶硅，用在生产低功率的集成电路元件；后一种方法在工业上的应用称为FZ法，FZ法生长出的单晶硅则主要用在高功率的电子元件。CZ法比FZ法更普遍被半导体工业采用，原因在于其制出的硅含氧量高，另外一个原因是CZ法比FZ法更容易生产出大尺寸的单晶硅棒。生成的单晶硅经过物理性能测试和电气参数测试后对其进行切割，形成单晶硅片，然后再对单晶硅片进行研磨、倒角、抛光，最后得到需要的单晶硅片。 （2）浸入式光刻技术有了长足的进步 集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键，决定着制造工艺的先进程度。随着集成电路由微米级向钠米级发展，光刻采用的光波波长也从近紫外（NUV）区间的436nm、365nm波长进入到深紫外（DUV）区间的248nm、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。其中248nm光刻采用的是KrF准分子激光，首先用于0.25μm制造工艺，后来Nikon公司推出NSR-S204B 又将其扩展到了0.15μm制造工艺，ASML公司也推出了PAS.5500／750E，它提高到可以解决0.13μm制造工艺。193nm光可采用的是ArF激光，目前主要用于0.11um、0.10um，以及90nm的制造工艺上。 1999年版的ITRS曾经预计在0.10um制造工艺中将需要采用157nm的光刻技术，但是目前已经被大大延后了。这主要归功于分辨率提高技术的广泛使用，其中尤以浸入式光刻技术最受关注。浸入式光刻是指在投影镜头与硅片之间用液体充
集成电路制造工艺流程
集成电路制造工艺流程 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
光刻工艺的研究
毕业设计（论文）报告题目光刻工艺的研究 系别尚德光伏学院 专业微电子技术（液晶显示技术与应用） 班级0902 学生姓名赵俊 学号090425 指导教师丁兰 2012年4月
光刻工艺的研究 摘要：光刻工艺是半导体制造中最为重要的工艺步骤之一。最重要的光刻工艺是在晶圆便面建立图形复制到硅片上，为下一步进行刻蚀或者离子注入工序做好准备。最后的步骤则是光刻胶的显影到最终检验。本文主要介绍了传统光刻技术和高级光刻工艺。开始介绍了光刻工艺的概述，以及光刻蚀工艺的概况。系统介绍了关于光刻蚀和光刻胶的内容，包括光刻胶的组成及正负胶的比较。然后以传统的十步法分类解析其内容，系统的介绍了这十步流程，然后介绍了光刻质量的分析方法。最后为了展望未来光刻工艺的前景，本文又介绍了高级光刻工艺技术，先是提出集成电路中存在的问题，然后介绍了两种新型的光刻工艺技术，进一步深化我们对于光刻工艺的新技术、新工艺的认识。 关键词：光刻胶、曝光、最终检验、前景
Semiconductor Lithography Technology Abstract：Lithography is one of the most important process in semiconductor manufacturing steps.Photolithography process is the most important established copy the graphic to the silicon wafer surface,ready for etching or ion implantation process to be done https://www.sodocs.net/doc/0b3092928.html,st step is photoresist developer to the ultimate test.This article primarily describes traditional lithography and advanced Photolithography process. Start the overview of lithography,etching and lithography profiles.Corrosion system introduced on the lithography and photoresists,including composition of the photoresist and positive and negative comparison of rubber.And then the traditional ten-step classification analysis of their content,describes the ten steps of system processes and describes quality analysis method of lithography.Finally in order to look to the future prospects of lithography,this article also describes advanced lithography technology,first raised problems in the integrated circuit,and then introduced the two new lithography technology,further deepening our awareness of new technology and new process of Photolithography process. Key Words:Photoresist、Exposure、Final testing、Prospects
集成电路制造工艺_百度文库(精)
从电路设计到芯片完成离不开集成电路的制备工艺，本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等），因此高低压电路的兼容性就显得十分重要，在本章最后将重点说明高低压兼 容的CMOS 工艺流程。 1.1 基本的制备工艺过程 CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。下面将分别简要介绍这些单项制备工艺。 1.1.1 衬底材料的制备 任何集成电路的制造都离不开衬底材料——单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法，这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。 1 悬浮区熔法 悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动，将其转换成单晶。 悬浮区熔法制备的单晶硅氧含量和杂质含量很低，经过多次区熔提炼，可得到低氧高阻的单晶硅。如果把这种单晶硅放入核反应堆，由中子嬗变掺杂法对这种单晶硅进行掺杂，那么杂质将分布得非常均匀。这种方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。目前悬浮区熔法制备的单晶硅仅占有很小市场份额。 2 直拉法
随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此直拉法制备的单晶越来越多地被人们所采用，目前市场上的单晶硅绝大部分采用直拉法制备得到的。 拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中，抽真空或通入惰性气体后进行熔硅处理。熔硅阶段坩埚位置的调节很重要。开始阶段，坩埚位置很高，待下部多晶硅熔化后，坩埚逐渐下降至正常拉晶位置。熔硅时间不宜过长，否则掺入熔融硅中的会挥发，而且坩埚容易被熔蚀。待熔硅稳定后即可拉制单晶。所用掺杂剂可在拉制前一次性加入，也可在拉制过程中分批加入。拉制气氛由所要求的单晶性质及掺杂剂性质等因素确定。拉晶时，籽晶轴以一定速度绕轴旋转，同时坩埚反方向旋转，大直径单晶的收颈是为了抑制位错大量地从籽晶向颈部以下单晶延伸。收颈是靠增大提拉速度来实现的。在单晶生长过程中应保持熔硅液面在温度场中的位置不变，因此，坩埚必须自动跟踪熔硅液面下降而上升。同时，拉晶速度也应自动调节以保持等直生长。所有自动调节过程均由计算机控制系统或电子系统自动完成。 1.1.2 光刻 光刻是集成电路制造过程中最复杂和关键的工艺之一。光刻工艺利用光敏的抗蚀涂层（光刻胶）发生光化学反应，结合刻蚀的方法把掩模版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。 光刻的主要工艺步骤包括：光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。下面分别进行简要的介绍： 1 光刻胶涂覆
IC集成电路设计工艺流程(精)
集成电路设计工艺流程 晶体的生长 晶体切片成 wafer 晶圆制作 功能设计à模块设计à电路设计à版图设计à制作光罩 工艺流程 1 表面清洗 晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之 , 在制作前必须进行化学刻蚀和表面清洗。 2 初次氧化 有热氧化法生成 SiO2 缓冲层,用来减小后续中 Si3N4 对晶圆的应力 氧化技术 干法氧化 Si( 固 + O2 à SiO2( 固 湿法氧化 Si( 固 +2H2O à SiO2( 固 + 2H2 干法氧化通常用来形成,栅极二氧化硅膜,要求薄,界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当 SiO2 膜较薄时,膜厚与时间成正比。 SiO2 膜变厚时,膜厚与时间的平方根成正比。因而,要形成较厚的 SiO2 膜,需要较长的氧化时间。 SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。湿法氧化时,因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。氧化反应, Si 表面向深层移动,距离为 SiO2 膜厚的 0.44 倍。因此,不同厚度的 SiO2 膜,去除后的
Si 表面的深度也不同。 SiO2 膜为透明,通过光干涉来估计膜的厚度。这种干涉色的周期约为 200nm ,如果预告知道是几次干涉,就能正确估计。对其他的透明薄膜,如 知道其折射率,也可用公式计算出 (d SiO2 / (d ox = (n ox / (n SiO2 。 SiO2 膜很薄时,看不到干涉色,但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。(100 面的 Si 的界面能级密度最低,约为 10E+10 -- 10E+11/cm – 2 .e V -1 数量级。(100 面时,氧化膜中固定电荷较多,固定电荷密度的大小成为左右阈值的主要因素。 3 CVD(Chemical Vapor deposition 法沉积一层 Si3N4(Hot CVD 或 LPCVD 。 1 常压 CVD (Normal Pressure CVD NPCVD 为最简单的 CVD 法,使用于各种领域中。其一般装置是由 (1 输送反应气体至反应炉的载气体精密装置; (2 使反应气体原料气化的反应气体气化室; (3 反应炉; (4 反应后的气体回收装置等所构成。其中中心部分为反应炉,炉的形式可分为四个种类,这些装置中重点为如何将反应气体均匀送入,故需在反应气体的流动与基板位置上用心改进。当为水平时,则基板倾斜;当为纵型时,着反应气体由中心吹出, 且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时,在基板的上游加有混和气体使成乱流的装置。 2 低压 CVD (Low Pressure CVD 此方法是以常压 CVD 为基本,欲改善膜厚与相对阻抗值及生产所创出的方法。主要特征: (1 由于反应室内压力减少至 10-1000Pa 而反应气体,载气体的平均自由行程及扩散常数变大,因此,基板上的膜厚及相对阻抗分布可大为改善。反应气体的消耗亦可减少;
集成电路实用工艺复习资料
1.特征尺寸（Critical Dimension,CD）的概念 特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。②在双极技术中，特征尺寸通常指接触孔的尺寸。 2.集成电路制造步骤： ①Wafer preparation(硅片准备) ②Wafer fabrication (硅片制造) ③Wafer test/sort (硅片测试和拣选) ④Assembly and packaging (装配和封装) ⑤Final test(终测) 3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。 4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界面态等。MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。 5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。 氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。 氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。 氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2 ②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2 ③水汽氧化：Si ＋H2O →SiO2 ＋H2 硅的氧化温度：750 ℃～1100℃ 6.硅热氧化过程的分为两个阶段： 第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。 第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足
集成电路工艺名词解释
单晶生长法定义：()－查克洛斯基法生长单晶硅，把熔化了地半导体级硅液体变为有正确晶向并且被掺杂成型或型地固体硅锭.％以上地单晶硅是采用法生长出来地. 法特点：. 低功率地主要原料.. 占有～％地市场.. 制备成本较低.. 硅片含氧量高. 描述氧化物地生长速率，影响这种速率地参数是什么？氧化物生长速率用于描述氧化物在硅片上生长地快慢.影响他地参数有温度、压力、氧化方式(干氧或湿氧)、硅地晶向和掺杂水平.个人收集整理勿做商业用途 短沟道效应（）：短沟道效应主要是指阈值电压与沟道相关到非常严重地程度.源漏两极地结将参与对位于栅极下地硅地耗尽作用，同栅极争夺对该区电荷地控制.栅长越短，被源漏两极控制地这部分电荷所占地份额比越大，直接造成域值电压随栅长地变化.个人收集整理勿做商业用途 方块电阻（薄层电阻）：方块电阻地大小直接反映了扩散入硅内部地净杂质总量. : 从表面到结边界这一方块薄层中单位面积上杂质总量. 体电阻与方块电阻地关系： 方块时，＝，＝.所以，只要知道了某个掺杂区域地方块电阻，就知道了整个掺杂区域地电阻值. 、固溶度（）:在平衡条件下，杂质能溶解在硅中而不发生反应形成分凝相地最大浓度. 、扩散定义：材料中元素分布地不均勻会导致扩散行为地进行，使得元素由浓度高处向浓度低处移动，从而产生地一种使浓度或温度趋于均匀地定向移动.个人收集整理勿做商业用途、扩散地微观机制都有哪些？给出相关扩散方式地定义及扩散杂质地种类.①间隙式扩散：杂质进入晶体后，仅占据晶格间隙，在浓度梯度作用下，从一个原子间隙到另一个相邻地原子间隙逐次跳跃前进.每前进一个晶格间距，均必须克服一定地势垒能量.势垒高度约为；间隙式扩散杂质包括, , , , , , , 等，这些杂质均属于快扩散杂质.②替位式扩散：杂质进入晶体后，占据晶格原子地原子空位（空格点），在浓度梯度作用下，向邻近原子空位逐次跳跃前进.每前进一步，均必须克服一定地势垒能量.替位式原子必须越过地势垒高度为约～.替位式扩散杂质包括, , , , , 等，这些杂质均属于慢扩散杂质.个人收集整理勿做商业用途 、扩散地宏观机制：扩散是微观粒子做无规则热运动地统计结果，这种运动总是由粒子浓度较高地地方向浓度低地地方进行，而使得粒子地分布逐渐趋于均匀.扩散地原始驱动力是体系能量最小化.个人收集整理勿做商业用途 、恒定表面源扩散：扩散过程中，硅片表面杂质浓度始终不变这种类型地扩散称为恒定表面源扩散.其扩散后杂质浓度分布为余误差函数分布.个人收集整理勿做商业用途 、有限表面源扩散：扩散前在硅片表面先淀积一层杂质，在整个过程中，这层杂质作为扩散源，不再有新源补充，杂质总量不再变化.这种类型地扩散称为有限表面源扩散.其扩散后杂质浓度分布为高斯函数分布.个人收集整理勿做商业用途 、横向扩散：由于光刻胶无法承受高温过程，扩散地掩膜都是二氧化硅或氮化硅.当原子扩散进入硅片，它们向各个方向运动：假如杂质原子沿硅片表面方向迁移，就发生了横向扩散.个人收集整理勿做商业用途 、简述两步扩散地含义与目地. 答：第一步称为预扩散或预淀积，在较低地温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目地在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质地硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散地同时也往往进行氧化.个人收集整理勿做商业用途 离子注入定义：离化后地原子在强电场地加速作用下，注射进入靶材料地表层，以改变这种材料表层地物理或化学性质.个人收集整理勿做商业用途 、）射程：离子从进入靶到停止为止走过地总距离.）投影射程：射程在离子入射方向投影地
极大规模集成电路制造装备及成套工艺-国家科技部
附件1 “极大规模集成电路制造装备及成套工艺” 国家科技重大专项 2013年度课题申报指南 二○一二年五月
1.项目任务：22/20nm先导产品工艺开发 项目编号：2013ZX02302 项目类别：工艺研发与产业化 项目目标：基于专项“十一五”支持的22纳米关键工艺项目的成果与进展，进入12英寸生产线上开发22/20nm低功耗先导产品工艺。（1）实现2-3种引导产品的成功开发，良率达到50%以上，集成度达到4×109 /cm2；（2）研发关键设备和材料（刻蚀机、ALD、颗粒检测等）并在工艺研发中得到应用和集成;（3）研究开发新结构器件模块、高k/金属栅工艺模块、源漏工艺模块及STI模块，低温选择性SiGe外延技术、浸没式双曝光、超低k（<2.5）材料相关工艺；（4）完成整个工艺模块的集成和模型开发；（5）联合设计用户共同开展研发，建立完整的设计单元库、模型参数库和IP库，形成完善的产品设计服务体系；（6）完成可制造性设计解决方案；（7）完成针对 22/20nm产品工艺技术的知识产权分析，建立知识产权共享机制。2014年先导产品流片成功，可实现成套工艺的产业化转移及引导产品的生产，能够提供后续的工艺支持与服务，保障终端用户量产规模的持续提升。 项目承担单位要求：主承担单位要求是大型的集成电路制造企业，联合十一五“22nm关键工艺先导研究”的产学研联合体及专项先导技术研发中心共同承担。 组织实施方式：公开发布指南 资金来源：中央：地方：企业=1:0.5:0.5 执行期限：2013-2014
2.项目任务：16/14nm关键工艺研究 项目编号：2013ZX02303 项目类别：工艺研发与产业化 项目目标：在专项“十一五”22nm关键工艺项目研发成果的基础上，开展16/14nm及以下技术代集成电路的关键核心技术研究，取得自主知识产权。（1）研究面向16/14nm及以下技术代的新型器件结构及相关模型，如TFET、FinFET、SGT、GAA等；（2）研究关键工艺技术，如刻蚀工艺及硅表面处理、离子注入、阈值电压调整、超薄栅介质与金属栅等；（3）研究新型互连结构和互连工艺；（4）研究新概念的有产业化前景的新型存储器；（5）研究实现16/14nm技术节点的光刻技术途径；（6）研究设计与工艺的协同实现技术；（7）针对16/14nm及以下先导工艺技术的知识产权及技术发展战略开展分析研究，建立知识产权共享机制；（8）同步支持16/14nm装备和材料的研发和应用，促进先进装备、材料与工艺的协同创新。（9）整合现有资源，筹建国家集成电路先导技术研发中心。 项目承担单位要求：主承担单位要求是“十一五”22nm关键工艺研发的参与单位，组织产学研联盟联合承担项目。 组织实施方式：公开发布指南 资金来源：中央：地方=1:0.5 执行期限：2013-2015 3.项目任务：智能电视关键芯片与高性能处理器的制造和核心IP 库开发及产业化 项目编号：2013ZX02304
集成电路光刻工艺设计
集成电路光刻工艺设计 集成电路称为IC（Integrated Circuit），集成电路装备也已成为高技术装备产业的典型代表，中国日渐发展成为世界集成电路制造业的重要区域。在实际的集成电路生产线上，具有相同电路性能的产品会存在多个不同的工艺流程（产品版本），生产过程中，产品工程师会根据产品检测人员的监测统计数据及客户的具体要求临时增加一些工序或者改变产品的工艺流程，以保证产品的性能、合格率等。有时，产品工程师会根据硅片材质及参数的不同为产品设置临时工艺，经实践验证，若能取得较好的成效，临时工艺可能升格为一个版本。若经验证不能取得较好的成效，则不再执行此临时工艺。临时工艺更改实际上改变了产品的工艺流程或者加工过程参数（如加工时间），这类不确定性事件也会对生产线的系统性能指标产生严重影响。当前的设计过程中产生并积累了大量的相关领域知识，但是在企业的发展过程中，许多知识并没有得到很好的利用。随着市场经济的发展，企业竞争压力明显增大。客户对产品的设计和生产质量提出越来越高的要求，同时时间就是生命，企业发展的关键，如何能够在更短的时间内设计生产出高质量的产品成为当前企业发展的关键因素。因此如何提高设计过程的智能化程度成为一个重要的研究方向。另一方面，计算机辅助设计技术已经成为设计研制集成电路、优化工艺设计及分析半导体器件特性必不可少的技术手段。经过多年的不断发展，人们开发出各种CAD软件，主要应用于电路模拟和版图设计方面，但是对集成电路工艺方面的应用的比较少，而集成电路制造过程中工艺设计则作为控制和影响集成电路生产线产品质量和生产率的主要影响因素，其参数和流程的选择、调整显得尤为重要，同时为了解决设计过程中工艺调整的问题，使设计过程能够优化选择已有的设计经验并将其参数和流程，充分利用集成电路工艺设计过程中大量的已有知识，本文以集成电路光刻工艺为研究对象，对集成电路工艺设计过程中的知识重用和智能化设计进行了深入研究，将知识工程理论引入到集成电路光刻工艺中，利用已有的设计经验知识，探求知识工程在集成电路光刻工艺领域的智能设计中的运用，为集成电路工艺设计技术提供参考。 集成电路光刻工艺过程是个非常复杂的过程，在集成电路工艺中具有很重要的作用（如图1-1所示）： 第一，在整个集成电路的制造过程中需要进行多次光刻工序，光刻是加工集成电
集成电路工艺设计原理试题(卷)总体答案解析
目录 一、填空题（每空1分，共24分） (1) 二、判断题（每小题1.5分，共9分） (2) 三、简答题（每小题4分，共28分） (3) 四、计算题（每小题5分，共10分） (5) 五、综合题（共9分） (6) 一、填空题（每空1分，共24分） 1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。 2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。 3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。 4.高纯硅制备过程为氧化硅→粗硅→低纯四氯化硅→高纯四氯化硅→高纯硅。 5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。 6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底 片。 7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。 8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。 9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。 10.在SiO2和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。 11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。 12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体满足余误差函数分布。常规平面工艺扩散工序中的有限表面 源扩散过程中，杂质在体满足高斯分布函数分布。 13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。 14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。 15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。 16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。 17.自持放电的形式有辉光放电、弧光放电、电晕放电、火花放电。 18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。 19.溅射镀膜方法有直流溅射、射频溅射、偏压溅射、磁控溅射（反应溅射、离子束溅射）等。 20.常用的溅射镀膜气体是氩气（Ar）,射频溅射镀膜的射频频率是13.56MHz。 21.CVD过程中化学反应所需的激活能来源有？热能、等离子体、光能等。 22.根据向衬底输送原子的方式可以把外延分为：气相外延、液相外延、固相外延。 23.硅气相外延的硅源有四氯化硅（SiCl4）、三氯硅烷（SiHCl3）、二氯硅烷（SiH2Cl2）、硅烷（SiH4）等。 24.特大规模集成电路（ULIC）对光刻的基本要求包括高分辨率、高灵敏度的光刻胶、低缺陷、精密的套刻对准、对大尺寸硅片 的加工等五个方面。 25.常规硅集成电路平面制造工艺中光刻工序包括的步骤有涂胶、前烘、曝光、显影、坚膜、腐蚀、 去胶等。 26.光刻中影响甩胶后光刻胶膜厚的因素有溶解度、温度、甩胶时间、转速。
纳米级集成电路计算光刻技术研究
纳米级集成电路计算光刻技术研究 随着芯片的集成度越来越高,特征尺寸越来越小,集成电路已经进入纳米级时代。这必将对集成电路的制造技术提出更高的要求。 由于光源技术发展的滞后,193纳米波长光刻仍然是纳米级集成电路制造的主要选择。当集成电路发展到90纳米及以下工艺节点时,使用193纳米波长的光源来生产集成电路,会存在严重的光学邻近效应。 业界提出了大量的分辨率增强技术(Resolution Enhancement Techniques, RETs)来弥补光学邻近效应所带来的版图失真,如离轴照明技术、光学邻近校正技术、移相掩模技术以及双重图形技术等。但是随着集成电路工艺节点发展到45nm 以下,传统的分辨率增强技术遇到了很大的挑战。 计算光刻技术(Computational lithography, CL),作为一种全新的分辨率增强技术,成为22nm以下技术节点光刻工艺的解决方案之一。目前较为主流的计算光刻算法大致分为两类,基于梯度法的计算法光刻算法和基于水平集的计算光刻算法。 由于基于水平集的计算光刻算法目前为业界和学术界广泛研究,本文主要围绕基于水平集的计算光刻技术展开以下几个方面的研究工作：规则化水平集计算光刻算法。计算光刻技术又被称为基于点的光学邻近校正技术,其对版图的修改拥有更大的灵活性,可以获得更好的校正结果。 但是计算光刻技术得到的掩模图案一般都过于复杂。这些复杂的图形给掩模板的生产制造带来了巨大挑战。 针对这一问题,本文提出了一种规则化的水平集反向光刻算法。通过TV和拉普拉斯算子的引入,该算法在优化掩模形状的同时,较好地抑制了不规则图形的
产生,其将掩模的复杂度平均降低了近40%,提高了掩模板的可制造性。 用于增强工艺鲁棒性的水平集计算光刻算法。在受制造工艺参数变化干扰的条件下,掩模图形还需要有较高的图形保真度。 本文提出了一种用于增强工艺鲁棒性的水平集计算光刻算法,以解决上述问题。新算法,通过工艺变化带的目标函数的引入,在优化掩模图形的同时对制程变化可能带来的影响也给予充分地考虑。 这样在制造过程中,无论是成像平面的偏移,还是曝光能量的微变,在非标准光刻工艺条件下,掩模优化结果都具有较好的图形保真度。同普通的水平集计算光刻算法相比,该算法将制程制造指数(Process Manufacturability Index,PMI)平均减小了41.37%。 基于混合共轭梯度的水平集计算光刻算法。大多数计算光刻算法都非常耗时,在优化过程中的收敛速度都比较慢。 为了更好的解决这一问题,我们提出了一种基于混合共轭梯度的水平集计算光刻算法。该方法较好的克服了FR方法和PRP方法在应用中的不足。 同传统的最速下降法相比,新的算法将掩模优化时间平均减少了36.5%,同 时得到的掩模结果还具有较好的图形保真度,以及较强的制程鲁棒性。
半导体集成电路试卷参考
PN结隔离的双极集成电路工艺需要几次光刻，每次光刻目的是什么？ 需要六次光刻，第一次—N+隐埋层扩散孔光刻；第二次—P+隔离扩散孔光刻；第三次—P型基区扩散孔光刻；第四次—N+发射区扩散孔光刻；第五次—引线接触孔光刻；第六次—金属化内连线光刻。 简述硅珊P阱CMOS工艺流程，每次光刻的目的是什么？ 十次光刻：⑴光I—阱区光刻，刻出阱区注入孔；⑵阱区注入及推进，形成阱区；⑶去除SiO2,长薄氧，长Si3N4；⑷光II—有源区光刻，刻出P管、N管得源、漏和栅区；⑸光III—N管场区光刻，刻出N管场区注入孔；⑹长场氧；⑺光IV—P管区光刻，调节PMOS管开启电压，然后长对晶硅；⑻光V—多晶硅光刻，形成多晶硅栅及多晶硅电阻；⑼光VI—P+区光刻，刻去P管区上的胶；⑽光VII—N+区光刻，刻去N+区上的胶；⑾长PSG;⑿光VIII—引线孔光刻；⒀光IX—铝引线光刻；⒁光X—压焊块光刻。 实际集成电路中的双极晶体管为四层三结结构 集成NPN晶体管中的寄生电容有哪几种？ 寄生可分以下三类：①与PN结有关的耗尽层势垒电容；②与可动载流子在中性区的存储电荷有关的扩散电容；③电极引线的延伸电极电容 在集成电路中常用的PNP管主要有两大类：横向PNP管和衬底PNP管 存在纵向PNP管的影响，这个影响是怎么形成的？ 为了减小寄生PNP管的影响，提高横向空穴注入的比例，可以从版图和工艺上采取如下措施：⑴在图形设计上减少发射区面积和周长之比；⑵另外，为了使集电极尽可能多的收集到从发射区侧向注入的空穴，在设计横向PNP管时，应该将集电区包围发射区；⑶在工艺上可采用增大结深及采用埋层工艺等办法 横向PNP管ft小的原因？ ⑴横向PNP管的有效平均基区宽度WBL大；⑵埋层的抑制作用，使折回集电极的少子路程增加；⑶空穴的扩散系数只有电子扩散系数的1/3 对SBD和SCT的设计中最主要的是：对SDB的VMS以及SBD的面积和击穿电压的设计。自锁产生的条件及防止自锁的办法？ 产生条件：①外界因素使两个寄生三极管的EB结处于正向偏置；②两个寄生三极管的电流放大倍数βNPNβPNP＞1；③电源所提供的最大电流大于寄生可控硅导通所需要的维持电流IH;；；；消除办法：版图设计；工艺考虑；其他措施（注意电源退耦，此外还要注意对电火花钳位；防止寄生三极管的EB结正偏；电源限流） 伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件在四种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大？ 试分析COMS电路产生Latch-up效应（自锁）的原因，通常使用哪些方法来防止或抑制Latch-up效应 基区扩散电阻最小条宽的设计受到三个限制，： ①由设计规则决定的最小扩散条宽Wmin；②由工艺水平和电阻精度决定的最小电阻条宽WR,min；③由流经电阻的最大电流所决定的WR,min 集成电路的内连线有：铝连线、扩散区连线、多晶硅连线、铜连线、交叉连线 LSTTL电路的版图设计步骤：划分隔离区、基本设计条件的确定、各单元的图形设计、布局、布线 TTL集成电路有哪些系列，他们各有什么特点及优缺点？ STTL和LSTTL,，，LSTTL实现了高速度和低功耗的良好结合：采用高阻值电阻使功耗PD下降
半导体集成电路试卷参考
1.PN结隔离的双极集成电路工艺需要几次光刻，每次光刻目的是什么？ 需要六次光刻，第一次—N+隐埋层扩散孔光刻；第二次—P+隔离扩散孔光刻；第三次—P型基区扩散孔光刻；第四次—N+发射区扩散孔光刻；第五次—引线接触孔光刻；第六次—金属化内连线光刻。 2.简述硅珊P阱CMOS工艺流程，每次光刻的目的是什么？ 十次光刻：⑴光I—阱区光刻，刻出阱区注入孔；⑵阱区注入及推进，形成阱区；⑶去除SiO2,长薄氧，长Si3N4；⑷光II—有源区光刻，刻出P管、N 管得源、漏和栅区；⑸光III—N管场区光刻，刻出N管场区注入孔；⑹长场氧；⑺光IV—P管区光刻，调节PMOS管开启电压，然后长对晶硅；⑻光V—多晶硅光刻，形成多晶硅栅及多晶硅电阻；⑼光VI—P+区光刻，刻去P 管区上的胶；⑽光VII—N+区光刻，刻去N+区上的胶；⑾长PSG;⑿光VIII—引线孔光刻；⒀光IX—铝引线光刻；⒁光X—压焊块光刻。 3.实际集成电路中的双极晶体管为四层三结结构 4.集成NPN晶体管中的寄生电容有哪几种？ 寄生可分以下三类：①与PN结有关的耗尽层势垒电容；②与可动载流子在中性区的存储电荷有关的扩散电容；③电极引线的延伸电极电容 5.在集成电路中常用的PNP管主要有两大类：横向PNP管和衬底PNP管 6.存在纵向PNP管的影响，这个影响是怎么形成的？ 为了减小寄生PNP管的影响，提高横向空穴注入的比例，可以从版图和工艺上采取如下措施：⑴在图形设计上减少发射区面积和周长之比；⑵另外，为了使集电极尽可能多的收集到从发射区侧向注入的空穴，在设计横向PNP 管时，应该将集电区包围发射区；⑶在工艺上可采用增大结深及采用埋层工艺等办法 7.横向PNP管f t小的原因？ ⑴横向PNP管的有效平均基区宽度W BL大；⑵埋层的抑制作用，使折回集 电极的少子路程增加；⑶空穴的扩散系数只有电子扩散系数的1/3 8.对SBD和SCT的设计中最主要的是：对SDB的V MS以及SBD的面积和击 穿电压的设计。 9.自锁产生的条件及防止自锁的办法？ 产生条件：①外界因素使两个寄生三极管的EB结处于正向偏置；②两个寄生三极管的电流放大倍数βNPNβPNP＞1；③电源所提供的最大电流大于寄生可控硅导通所需要的维持电流I H;；；；消除办法：版图设计；工艺考虑；其他措施（注意电源退耦，此外还要注意对电火花钳位；防止寄生三极管的EB结正偏；电源限流） 10.伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件 在四种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大？11.试分析COMS电路产生Latch-up效应（自锁）的原因，通常使用哪些方法 来防止或抑制Latch-up效应 基区扩散电阻最小条宽的设计受到三个限制，： ①由设计规则决定的最小扩散条宽W min；②由工艺水平和电阻精度决定的 最小电阻条宽W R,min；③由流经电阻的最大电流所决定的W R,min 12.集成电路的内连线有：铝连线、扩散区连线、多晶硅连线、铜连线、交叉连 线 13.LSTTL电路的版图设计步骤：划分隔离区、基本设计条件的确定、各单元的 图形设计、布局、布线 14.TTL集成电路有哪些系列，他们各有什么特点及优缺点？ STTL和LSTTL,，，LSTTL实现了高速度和低功耗的良好结合：采用高阻值电阻使功耗P D下降为标准TTL门的1/5左右；；ASTTL和ALSTTL电路，速度更高，功耗更低 15.试说明ECL电路的工作速度高于TTL电路的主要原因？ 发射极耦合逻辑（ECL）集成电路，他工作时晶体管在放大和截止两个状态间转换，不进入饱和区，这就从线路结构和设计上根除了常规TTL电路中晶体管由饱和到截止状态（即由开转关）时所需释放超量存储电荷的“存储时间”，加上各点电平变化幅度小，也没有STTL电路因采用SBD钳位而带来的附加寄生电容，因而ECL电路的速度很高。 16.试画出I2L电路的基本单元门的电路图、版图和结构草图，并说明它在发展 LSI中所起到的作用？ 17.设计地线时应注意以下几点：⑴接地点必须进行N+磷扩散；⑵接地点和各 单元大致对称；⑶尽量减小地线的电阻 18.CMOS反相器设计采用两种准则：对称波形设计准则；准对称波形准则。 19.十二章，精密匹配电流镜能达到精密匹配是由于采用以下几个措施：①增加 了T3射随器缓冲，改善了I B引入的电流传输差；②利用R1=R2的负反馈，减小ΔV BE引入的电流差；③为抵消I B3的影响，在T2的集电极增加射极跟随器T4，利用T4的,抵消I B3，进一步提高了I r和I o的对称性 20.采用有源负载的放大器的优点？ ⑴有源负载的交流阻抗r AC很大，所以使每级放大器的电压增益A V提高。 因而可以减少放大器的级数。简化频率补偿；⑵有源负载的直流电阻R DC很小，所以为获得高的电压增益A V不需要很高的电源电压，因而有源负载放大器可以在低压、小电流下工作；⑶运放采用有源负载差分输入级，可不需要额外原件，即可实现“单端化” 21.集成运放有四部分组成：差分输入级、中间增益级、推挽输出级和各级的偏 置电路。 22.模拟集成电路对输出级的要求主要是：①输出电压或输出电流幅度大，能向 负载输出规定数量的功率，而且静态功耗小；②输入阻抗高、输出阻抗低，在前级放大器和外接负载间进行隔离；③能满足频率响应的要求；④具有过载和短路保护。 23.集成运放的版图设计过程与数字集成电路一样，也分为几个步骤：1划分隔 离区；2元器件图形和尺寸设计（晶体管的图形尺寸；电阻的设计；电容的设计）；3布局和布线（力求原件排列紧凑减小寄生效应影响；对要求对称的元件尽量对称；采用热设计的方法；引出端的排列应与通用运算放大器的统一标准一致） 24.适合于单片集成电路的基本D\A变换电路，根据其工作原理，可分三类：① 电流定标电路；②电压定标电路；③电荷定标电路 25.集成电路设计包括逻辑设计、电路设计、版图设计和工艺设计。通常有两种 设计途径：正想设计和逆向设计。。I正向设计流程：⑴根据功能要求进行系统设计（画出框图）；⑵划分成子系统进行逻辑设计；⑶有逻辑图或功能块功能要求进行电路设计；⑷由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图；⑸工艺设计，如原材料选择，设计工艺参数，工艺方案，确定工艺条件，工艺流程；II逆向设计：提取横向尺寸；提取纵向尺寸； 测试产品的电学参数； 26.通常可把版图设计规则分成两种类型：第一“自由格式”第二“规整格式”