MULTLAB DSPbuilder硬件模块设计

第六章Matlab/Dsp builder硬件模块设计

Matlab是国内强大的数学分析工具，广泛用于科学计算和工程计算，还可以进行复杂的数字信号处理系统的建模、参数估计及性能分析。Simulink是Matlab的一个组成部分，用于图形化建模仿真。DSP Builder是Altera公司推出的一个面向DSP开发的系统级工具，它构架在多个软件工具之上，并把系统级（算法级建模）和RTL级（硬件实现）两个设计领域的设计工具连接起来放在Matlab/Simulink平台上，而将QuartrsⅡ作为底层设计工具置于后台，从而最大程度地发挥了这三种工具的优势。DSP Builder作为Simulink中的一个工具箱，使得用FPGA设计DSP系统完全可以通过Simulink的图形化界面进行，只要简单地进行DSP Builder工具箱中的模块调用即可。Matlab/DSP Builder尤其适用于一些在Quartus Ⅱ上不方便完成或不能完成的设计项目（如涉及算法类及模拟信号处理与生产方面的系统处理）。DSP Builder还可以自动完成大部分的设计过程和仿真，直到把设计文件下载到FPGA 中。

DSP Builder提供了Quartus? II软件和MATLAB/Simulink工具之间的接口。其具有如下特性：

1.用于连接Mathwork的MATLAB（信号处理工具箱和滤波器设计工具箱），Simulink环境和Altera? 的Quartus II设计软件环境。

2.支持Altera 的DSP核，这些核均可以从Altera的网站上下载（例如：FIR Compiler、Reed-Solomon Compiler等等）。

3.可以利用Altera的DSP开发板来快速的实现设计的原型。

4.支持SignalTap? II逻辑分析仪（一种嵌入式的信号分析仪，它可以探测到DSP开发板上Altera器件内部的信号，并把数据引入到MATLAB的工作区以便于进行可视化的分析）。

5.包括了用户可以创建的定制的逻辑，用于配合SOPC Builder和Nios? II嵌入式处理器设计。

6.包括了PLL块，用于多时钟设计。

7.包括了状态机块。

8.针对DSP系统的算法和实现，支持统一的表示方法。

9.根据MATLAB和Simulink的测试矢量，可以自动生成VHDL测试激励或Quartus II 矢量文件（.vec）。

10.自动调用VHDL综合器和Quartus II编译器。

11.仿真可以设定为比特或周期精度。

12.提供多种的定点运算和逻辑操作，用于配合使用Simulink 软件。

13.支持多种Altera 的器件： Stratix、Stratix II 和 Stratix GX 器件； Cyclone 和 Cyclone II 器件； APEXII、APEX 20KC 和 APEX 20KE 器件； Mercury器件； ACEX? 1K 器件； FLEX? 10K 和 FLEX 6000 器件。

利用Matlab和DSP Builder进行模块设计也是SOPC技术的一个组成部分。这是由于利用Matlab/DSP Builder/QuartrsⅡ可完成纯硬件的DSP算法模型及实现，从而构成嵌入式系统外围接口的协处理模块，再进一步构成软件程序中的精简指令，DSP模块或其他功能模块可以成为单片FPGA电路系统中的一个组成部分，而且通过Matlab/DSP Builder，可以直接为Nios嵌入式处理器设计各类加速器，并以指令的形式加入到Nios的指令系统，从而成为

Nios系统的一个接口设备，与整个片内嵌入式系统融为一体。即利用DSP Builder和基本的Nios CPU，用户可以根据项目的要求，自己构建自己需要的DSP处理系统。本章主要介绍利用Matlab/ DSP Builder/QuartrsⅡ三个工具软件联合开发的设计流程。图6—1为Matlab/DSP Builder/QuartrsⅡ联合应用框图。

由图6—1可见，设计流程从利用建立DSP电路模型开始，电路模型的建立可以是图形化的，利用Simulink和DSP Builder中提供的丰富的功能模块和IP核进行设计。DSP Builder 中包含了算术和存储功能等设计模块以及IP库中的许多复杂功能模块。电路中的功能模块和IP的技术参数、数据格式、数据类型和总线宽度等都可以直接设置。电路模型设计完成后，可以进行系统级的模型仿真，这与目标器件和硬件系统没有关系，是基于算法的仿真。

下个步骤是利用置于Simulink电路模型界面的DSP Builder的SignalCompiler，将电路模型文件，即Simulink电路模块文件（.mdl）转换成RTL级的VHDL代码表述和工具命令语言(Tcl)脚本。一旦获得转换好的VHDL描述，在Simulink中即可调用VHDL综合器了，目前可选用的综合器有QuartrsⅡ、LeonardoSpectru、和Synplify。由它们生成底层网表文件。在QuartrsⅡ进行编译优化的过程中，会产生两种详细记录电路硬件特点和优化方式的底层电路描述的中间网表文件，即ATOM Netlist。然后调用QuartrsⅡ中的编译器，根据网表文件及设置的优化约束条件进行布线布局和优化设计的适配操作，最后生成编程文件和仿真文件（.pdf和.sof），它们可用于对目标器件的编程配置和硬件实现；与此同时可生成分别用于QuartrsⅡ的门级仿真文件和ModelSim的VHDL时序仿真文件，以及相应的VHDL仿真激励文件，以用于实时测试DSP系统的工作性能。

图6－1 基于Matlab/Dsp builder/QuartrsⅡ等工具

6.1 DSP Builder元件库简介

打开Matlab环境。可以看到Matlab的主窗口界面被分割成三个窗口：命令窗口（Command Window）、工作区（Workspace）、命令历史（Command History）。使Matlab的Current Directory指向所安装的DSPBuilder的Altlib文件夹，点击旁边的simulink图标打开simulink库，如下图6－2所示。

图6－2 Matlab的Current Directory

在Simulink Library Browser的左面展开Altera DSP Builder可以看见DSP Builder 的元件库如图6－3所示，元件库可以分为若干部分。其中有主控元件库(AltLab）、算术元件库（Arithmetic）、开发板库（Boards）、复元件库（Complex Type）、组合元件库（Gate ＆Control）、总线元件库（IO＆Bus）、时钟元件库（Rate Change）、SOPC元件库（SOPC Builder Links）、状态机功能元件库（State Machine Functions）、时序元件和存储器元件库（Storage）、IP核元件库（MegaCore Function）、视频和图象处理元件库（Video and Image Processing）

图6－3 DSP Builder元件库

1、主控元件库（AltLab），包含一些用于控制的模块。主要有：数据观察窗（BP）、FPGA 编程器（Device programmer）、HDL引入模块（HDL Import）、HDL子系统元件模块（HDL SubSystem）、HIL硬件环境模块（HIL）、逻辑分析仪探头（Node）、硬件工程参数设置模块（QuartusⅡ Global Project Assignment）、FPGA引脚锁定模块（QuartusⅡ Poinout Assignment）、MatLab模型至VHDL转换器（SignalCompiler）、逻辑分析仪（SignalTapⅡAnalysis）。

2、算术元件库（Arithmetic），包含一些与运算相关联的器件。主要有比较器（Comparator）、计数器（Counter）、差分器（Differentiator）、除法器（Divider）、增益乘法器（Gain）、地址发生器（Incerement Decrement）、积分器（Integrator）、乘法器（Multiplier）、乘法累加器（Multiply Accumulate）。如图6－4所示。

图6－4 算术元件库

3、SOPC元件库（SOPC Builder Links），在左侧展开加号分别是SOPC AVALON总线模块、SOPC AVALON总线端口模块和SOPC用户自定制指令端口。如图6－5。

图6－5 SOPC元件库

4、IP核元件库（MegaCore Function），包含Altera公司设计好的IP核。可以使一般的设计者在不用全面了解所用IP核相关技术过多细节的情况下，在短期内设计符合要求的系统。

MegaCore是Altera的IP Core计划中的一个组成部分，IP核元件库所包含的IP核不附带在DSP Builder和QuartusⅡ中，需要单独购买。

如图6－6所示，IP核元件库主要有CIC IP核（cic）、FFT IP核（fft）、FIR IP核（fir）、NCO IP核（noc）、RS IP核、VITERBI IP核（viterbi）。

图6－6 MegaCore Function元件库

6.2 FSK调制器设计

二进制频率调制（2FSK），是利用二进制数字基带信号控制载波进行频谱变换的过程。在发送端产生不同频率的载波震荡来传输数字信号“0”、“1”，在接收端，把不同频率的载波振荡还原成相应的数字基带信号。

FSK调制的方法有两种：

1、直接调频法

用数字基带矩形脉冲控制一个振荡器的某些参数，直接改变振荡频率，输出不同的频率信号。

2、频率键控法

用数字矩形脉冲控制电子开关在两个振荡器之间进行转换，从而输出不同频率的信号。

6.2.1 建立设计模型

1、们需要建立一个工作库，所以先新建一个文件夹FSK。

2、使Matlab的Current Directory指向所安装的DSPBuilder的Altlib文件夹点击上方的simulink图标打开simulink库，如下图6－7所示。

图6－7 Matlab的Current Directory

3、在Simulink Library Browser 窗口中选择File菜单，在出现的菜单中选择New，在弹出的子菜单中选择新建模型model。如图6－8

图6－8 新建Model

4、放置SignalCompilder。点击simulink库管理器左侧的数形列表中的Altera DSP Builder条，使之展开DSPBuilder库，这时会出现一串树形列表，对DSPBuider的子模块（Block）进行分组，展开其中的Altlab，选择库管理器右侧的SignalCompilder，拖动到新的模型窗口。如图6－9

图6－9 Simulink库中的DspBuilder

5、图6－5，为所需最终连接的Modle图形。参照图6－10先放置Input2，Input2在DSPBuilder库中的IO＆Bus模块中，选择Input拖动到新Model中，点击图形下面的文字Input可以更改名称。双击打开参数设置窗口，Bus type可设为Unsigned Integer（无符号整数），number of bits设为2。如图6－11

图6－10 FSK调制模型

图6－11 input2参数设置

Constant也同样在IO＆Bus模块中，constant1设置为无符号整数，number of bits 设

为8，常数值（Constant Value）设置为9，抽样时间（Sample time）为1，如图6-12。 Constant2除了 Constant value设置为3外，其余设置同Constant1，这样可以使数字基带矩形脉冲的峰峰值在3到9之间。

图6-12 constant1参数设置

6 、n-to-1 Multiplexer和LUT同在Gate＆Control模块下，将它们拖到新建Model中将LUT改名为ROM10X10S，如图6-13

图6-13 LUE和n-to-1Multiplexer模块

其中n-to-1Multiplexer的数据输入线（Number of input Data Line）设为2，pipeline设为1。ROM10X10S的bus Type设为signed Integer（有符号整数），输出位number of bits 为8位，LUT Address Width(查找表地址线位宽)设为8。在MATLAB Array编辑框中输入计算查找表内容的计算式。在此可以直接使用正弦（sin）函数，在这里sin函数的调用格式为sin([起始值：步进值：结束值])。ROM10X10S为一个输入地址为8位，输出地址为8位的正弦查找表模块，输入地址总线位有符号整数（Signed Interger）。可以设定起始值为0、结束值为2π，步进值为2π/2^8。计算式可以写成127*sin( [0:2*pi/(2^8):2*pi] )，其中pi即位常数π。在Use LPM处打勾，表示允许QuartusⅡ利用目标器件中的嵌入式RAM（在EAB、ESB或M4K模块中）来构成ROM10X10S，即将生成的正弦波数据放在嵌入式RAM 构成的ROM中，这样可以节省大量的逻辑资源。如图6-14。

图6-14 ROM10X10S参数设置

7、在Arithmetic模块下找到Parallel Adder Subtractor，改名为ADDER4，将输入设为2，Add（+）Sub（-）设为++，其余不变，如图6-15。

图6-15 设置ADDER4

8、放置Delay模块。在Storage库下的Delay，放置到新建模型窗口并改名为Dly2 。Delay是一个延时环节。在这里不修改其默认参数设置。

9、Bus7和Out8在IO＆Bus库下。找到AltBus，和output分别改名为Bus7 和Out8。Bus7的Bus Type为Signed Integer，Node Type为Internal Node，number of bit 为8位。如图6-16。

图6-16 设置Bus7

Out8的Bus Type也为Signed integer类型8位。如图6-17。

图6-17 设置Out8

10、放置完所需的模块后，按照图6-5连接好。这样就完成了FSK调制模型的设计。在进行仿真验证和SignalCompiler编译前，先对文件进行存盘操作：点击新建模型窗口的File菜单，选择Save项。取名并保存在自己所建的文件夹FSK中。在本例中，新建模型取名为fsk，模型文件为fsk.mdl。保存完毕后，新建模型窗口的标题栏会显示模型的名称，对模型取名后就可以使用SignalCompiler进行编译了。在编译前还需要进行仿真验证。6.2.2 Simulink模型仿真

用DSP Builder模块设计好一个新的模型后，可以直接在simulink中进行算法级、系统级仿真验证。对一个模型进行仿真，需要施加合适的激励、一定的仿真步进和仿真周期，添加合适的观察点和观察方式。需要强调的是：凡是来自Altera DSP Builder库以外的模块，SignalCompiler都不能将其变成硬件电路，即不会影响生成的VHDL程序，但在启动Simulink 仿真后能影响后面产生的仿真激励文件，Pulse Generator模块的情况正是如此。

1、加入一个Pulse Generator模块，在Simulink库管理器中，展开simulink库，选中Sources库，把Sources库中的Pulse Generator模块拖放到FSK模型窗口中。

2、添加波形观察模块。在simulink的库管理器中，展开simulink库，选中其中的Sinks 库，把Scope模块拖放到FSK模型窗口中。双击该模块，打开的是一个Scope窗口。

用鼠标点击Scope模块窗口上侧工具栏的第二个工具按钮：Parameters参数设置。打开Scope参数设置对话框，在Scope对话框中有两个选项页：Gerneral和Data History。在Gerneral 选项页中，改变Number of axes参数为2。点击“OK”后可以看到Scope窗口增加了两个波形观察窗。每个观察窗都可以分别观察信号波形，而且相对独立。如图6-18。

图6-18 Scope设置

3、按图6-10连接FSK模型的全图。先设置模型的仿真激励。需要设置与此相连的模块：Pulse Generator。双击放置在FSK模型窗口中的Pulse Generator模块，设置对输入端口施加的激励。在打开的Pulse Generator模块参数设置对话框中，可以看到下列参数如图6-19。

图6-19 Pulse Generator参数设置

其中脉冲类型（Pulse Type）是基于时间的（Time based），振幅（Amplitude）为1，周期（period）是1500秒，占空比（Pulse Width）为50%，相位延迟（Phase delay）为0。

4、点击Simulation菜单，在下拉菜单中选择configuration parameters如图（6－20），将Stop time设置成10000。FSK模型编辑窗中，在Simulation菜单下，选Start项，开始仿真。等待仿真结束，双击Scope模块，打开scope观察窗。在Scope观察窗中，可以使用工具栏中的按钮来放大缩小波形，也可以使用工具栏上的“Autoscale”，使波形自动适配波形观察窗，用鼠标左键，可以放大波形。图6-21为FSK的仿真图形。

图6－20 FSK仿真停止时间

图6-21 FSK仿真图

图中可以清晰的看到在脉冲值为1和0时，载波信号频率随脉冲信号值变化而变化，从而实现了2FSK。

6.2.3 SignalCompiler使用方法

下面进行设计流程中最为关键的一步，就是把DSP Builder的设计转到硬件上加以实现。在这一步，可以获得针对特定FPGA芯片的VHDL代码。

1、双击FSK模型中的SignalCompiler模块，将出现如图6－22所示的对话框，点击Analyze（分析）按钮后，SignalCompiler就会对FSK模型进行分析，检查模型有无错误，并在Matlab主窗口弹出对话框，并给出相关信息。

图6－22 双击SignalCompiler

2、图6－21中显示了Signal Compiler窗口，左侧是项目设置选项Project Setting Options，可以设置器件类型（Device）、综合工具（Synthesis Tool）以及优化项目（Opimization）；右侧是硬件编译流程Hardware Compilation；下方是信息框Messages。SignalCompiler的设置都集中在项目设置选项部分。在Device下拉选择框中选择需要的器件系列，在此选为Cyclone系列。其具体的器件型号，需由QuartusII自动决定使用该器件系列中的某一个具体型号的器件，或在手动流程中由用户指定。

图6－21 SignalCompiler设置对话框

3、当设置好Device和Synthesis后，右侧的硬件编译Hardware Compilation部分就会列出一个操作流程，见图6－21。分别为：

①转换MDL文件为VHDL文件（Convert MDL to VHDL）

②综合（Synthesis）

③编译适配（QuartusIIQuartus）

先点击步骤1的图标，完成simulink文件（*.mdl）到VHDL文件的转换。转换完成后，在“Messages”信息提示框中，会显示“Generated top level “fsk.vhd” files”，即顶层文件fsk.vhd完成转换（图4-34）。fsk模型生成的VHDL文件

4、点击步骤2的图标，完成综合过程。因为左侧的设置，本例用QuartusII来完成综合过程的，在综合后生成原子网表供适配器使用，并自动生成QuartusII可直接调用的工程。

5、点击步骤3的图标，调用QuartusII完成编译适配过程，生成编程文件：pof文件和sof文件（图4-36）。编程文件可以直接用于FPGA的编程配置。如果想知道详细的报告，点击下面的Report File按钮进行查看。Fsk 模型对应的报告文件为fsk_DspBuilder_Report.html。

6.2.4 使用QuartusII实现时序仿真

虽然已经进行了算法级、系统级仿真验证，然而进行门级的时序仿真仍然是十分重要的，SignalCompiler已将MATLAB上的仿真信息转变成了可用于QuartusII进行时序仿真的激励信息及相关仿真文件fsk_quartus.tcl，因此能容易地完成此项任务。

1、打开QuartusII环境，选择菜单File→Open Project …，定位到fsk模型所在路径目录，打开DSP Builder建立的QuartusII工程文件：fsk.quartus。

2、上文中提到，在SignalCompiler中的QuartusII编译，具体的器件由QuartusII自动决定，可实际使用中，器件往往不是QuartusII自动选定的那个型号，管脚也不是QuartusII自动分配的管脚。这些都需要在QuartusII中进行修改。所以这里须按照前面章节中叙述的方

法选择具体器件型号，本例中使用的是EP1C6Q240C8，然后启动全程编译，即执行Start Compilation 。

3、执行菜单Processing →Start Simulation 。图6－22即为时序仿真波形，在图中可以清楚的看到输出数据随着时钟的变换交替的进行频率变换。如果这时看不到输出的波形数据，应该回到MA TLAB 设计文件检查，仿真、变换（注意这时只按SignalCompiler 中的第一按钮！）。

图6-22 时序仿真波形图

6.2.5 使用QuartusII 硬件测试与硬件实现

在此按照前面章节中介绍的方法锁定管脚。打开fsk 工程文件fsk.vhd ，了解端口情况，选择合适的电路模式。然后进行编译，完成适配过程。最后是进行硬件的下载，连接好FPGA 开发板。然后将实测结果与在计算机上进行的时序仿真结果进行比较。若再想改动Simulink 中的fsk.mdl 图，应该注意两点：

第一，内部电路结构和设置可以改，但端口信号名不要改，如输入input2、out8，因为此信号的引脚已被锁定，不便改变

第二，改动out.mdl 图后只宜作系统仿真和VHDL 文件转换，不宜作综合，即最多只能对图6－17所示的界面执行第1个按纽，否则将可能把原来设定好的引脚全部冲掉。

为了保存引脚信息，综合与适配两项操作必须在进入QuartusII 后进行。图6－23为硬件实现后的输出波形。

图6－23 FSK 调制波形

6.3 直接数字合成DDS 设计

6.3.1 直接数字合成DDS 基本原理

对于正弦信号发生器，它的输出可以用下式来描述。

sin sin(2)out out S A t A f t ωπ== （6－1）

其中out S 是指该信号发生器的输出信号波形，out f 指输出信号对应的频率。上式的表述对于t 式连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk 进行抽样，令正弦信号的相位：

2out f t θπ= （6－2）

在一个clk 周期clk T ，相位θ的变化量为：

22out out clk clk

f f T f πθπ?=== （6－3） 其中clk f 指clk 的频率对于2π可以理解成“满”相位，为了对θ?进行数字量化，把2π切割成2N

份，由此每个clk 周期的相位增量θ?用量化值B θ?来表述： 22N B θθπ

??≈，且B θ?为整数。与（6－3）式联立，可得： ,22N out out N clk clk

B f f B f f θθ??== （6－4） 显然，信号发生器的输出可描述为：

111sin 2sin()sin[()]()2

K K out K N S A A B B Af B B θθθθπθθ---??=+?=+=+ （6－5）

其中1K θ-指前一个clk 周期的相位值，同样得出 1122K N K B θθπ

--≈

（6－6） 图6－24为DDS 的基本结构图

图6－24 基本DDS 结构

6.3.2用DSPBuilder 设计DDS

DDS 采用了层次化的设计方法，即使用了Simulink 的子系统（SubSystem ）来完成DSP 模型的层次化设计。我们可以用上面的例子进行简单的介绍：

在已经建好的模型上进行简单修改后，选择除SignalCompiler 、Pulse Generator 以

外的模块，单击右键选择Create Subsystem如图（6－25）。

图6－25 FSK输出的修改

图6－26为创建子系统模块后的FSK图形。用鼠标双击Subsystem子系统模块后，就会弹出fsk/Subsystem窗口，显示子系统模块封装的原理图。值得注意的是，有些DSPBuilder 库的模块只能放在顶层原理图中，如SignalCompiler模块。如果子系统中放置了SignalCompiler模块，只可以进行Simulink仿真，而不能使用SignalCompiler来生成相应的VHDL代码。

图6－26 生成子系统后的FSK

图6-23为DDS的顶层设计图，而图6－24为其子系统Subsystem的结构图。

图6－24 DDS顶层设计图

其中AMPL、PHASE、FREQ是simulink-Sources库下的constant元件，Constant value 分别为67、456、11456789，勾选Interpret vector parameters as 1-D选项，Sample time 为inf；Input、input1、input2在Altera DSP builder-IO＆Bus库下，Bus Type为Unsigned interger，number of bits分别为32、10、8；Output也在Altera DSP builder-IO＆Bus 库下，输出位为10位有符号整数。

图6－25 DDS子系统

仿真时间为10000；ROM10X10S为Altera DSP builder-storage库下的LUT元件，Bus Type为有符号整数，输出为10位，LUT Address Width宽为10位，MATLAB Array的输出公式是511*sin( [0:2*pi/(2^10):2*pi] )，并勾选Use LPM和Register Address选项；Pdt2为Altera DSP builder-Arithmetic库的Product元件，Pipeline值为0，勾选Use LPM选项；Bus1在Altera DSP builder-IO＆Bus库，是BusConversion元件，为有符号整数，输入18位，输出10位，Input Bit to Output LSB为8。

Bus7为Altera DSP builder-IO＆Bus下的AltBus元件，总线类型是有符号整数，节点类型是内部节点（Internal Node），32位；Adder4和Adder3设置相同，为在Altera DSP builder-Arithmetic下的Parallel Adder Subtractor元件，Number of Inputs是2，Add（+）Sub(-)设为“＋＋”，勾选Pipeline选项，Clock Phase Selection设置为1；Dly2是Altera DSP builder-Storage下Delay元件，默认设置；BusConversion在Altera DSP builder-IO＆Bus元件库，Bus Type为Signed Interger输入为32位，输出10位，Input Bit to Output LSB为22。

图6-26为DDS信号输出波形。

图6-26 DDS信号输出

6.4AM调制器设计

6.4.1AM调制原理

AM的调制原理是将要传送的信息装载到某一高频（载波）信号上去的过程，幅度调制是用调制信号去控制载波的振幅，使其随调制信号线型变化，而保持载波的频率不变。

图6－27为在Maltlab下完成的AM全图，主要分为4个区域：①区和④区为两个正弦信号发生器，分别为调制信号和载波信号；②区为控制区，主要控制调制信号的幅度。当Cnt9选择不同值时，②区输出不同的参数调整①区输出正弦信号的幅度，使调制信号的输出具有不同的幅度（如图6-27）。图6－28为Con9选择1、3、6时输出的调制信号。

③区主要作用是将调制信号装载到载波信号上去，实现信号的调制。

图6－27 AM调制原理图

图6-28 受控的调制信号

图6-29 AM调制信号

6.4.2AM调制器参数设置

仿真时间设为100000，其它设置如下：

1、①区正弦信号发生器的设置：

Cst15：Altera DSP Builder-IO＆Bus-Constant

Bus Type：Unsigned Integer

number of bits:16

Constant：20

Sample time：1

Bus3：Altera DSP Builder-IO＆Bus-AltBus

Bus Type：Unsigned Integer

Node Type：Internal Node

number of bits:16

Adder1：Altera DSP Builder-Arithmetic-Parallel Adder Subtractor number of input：2

Add(+)Sub(-)：++

Clock Phase Selection：1

Dly：Altera DSP Builder-Storage-Delay

默认设置

Bus5：Altera DSP Builder-IO＆Bus-BusConversion

Bus Type：Signed Integer

Input[number of bits]：16

Output[number of bits]：8

Input Bit Connected to Output LSB：8

ROM8X8S：Altera DSP Builder-Storage-LUT

Bus Type：Signed Integer

Output[number of bits]：8

LUT Address Width：8

MATLAB Array：127*sin( [0:2*pi/(2^8):2*pi] )

勾选 Use LPM 和Register Address项

2、②区控制端参数设置：

Mux41：Altera DSP Builder-Gate＆Control-n to 1 Multiplexer

Number of Input Data Line：8

Pipeline：0

SL：Altera DSP Builder-IO＆Bus-input

Bus Type：Unsigned Integer

Node Type：Input Port

number of bits：3

Cnt9：Simulink-sources-Constant

Constant value：6

勾选Interpret vector parameters as 1-D

Sample time：inf

Cst8-14：Altera DSP Builder-IO＆Bus-Constant

Bus Type：Signed Fraction

[number of bits].[]:8

[].[number of bits]:8

Sample time：1

Constant Value从端口0到10分别为：0.9-0.2

3、③区调制区参数设置

Pdt1、Pdt2：Altera DSP Builder-Arithmetic-Product

Pipeline：0

勾选Use LPM

ADDER2、Adder3：Altera DSP Builder-Arithmetic-Parallel Adder Subtractor number of input：2

Add(+)Sub(-)：++

Clock Phase Selection：1

勾选Pipeline选项。

Bus1：Altera DSP Builder-IO＆Bus-BusConversion

Bus Type：Signed Integer

Input[number of bits]：18

Output[number of bits]：10

Input Bit Connected to Output LSB：8

Cst3：Altera DSP Builder-IO＆Bus-Constant

Bus Type：Unsigned Integer

number of bits：8

Constant：128

Sample time：1

Cst4：Altera DSP Builder-IO＆Bus-Constant

Bus Type：Unsigned Integer

number of bits：10

Constant：512

Sample time：1

Adder2：Altera DSP Builder-Arithmetic-Parallel Adder Subtractor number of input：2

Add(+)Sub(-)：++

Clock Phase Selection：1

AM_OUT：Altera DSP Builder-IO＆Bus-output

Bus Type：Unsigned Integer

Node Type：Output Port

number of bits：10

4、④区正弦信号发生器的设置：

Cst16：Altera DSP Builder-IO＆Bus-Constant

Bus Type：Unsigned Integer

number of bits:32

Constant：88234567

Sample time：1

Bus7：Altera DSP Builder-IO＆Bus-AltBus

Bus Type：Unsigned Integer

Node Type：Internal Node

number of bits:32

Adder4：Altera DSP Builder-Arithmetic-Parallel Adder Subtractor

number of input：2

Add(+)Sub(-)：++

Clock Phase Selection：1

勾选Pipeline

Dly2：Altera DSP Builder-Storage-Delay

默认设置

BusConversion：Altera DSP Builder-IO＆Bus-BusConversion

Bus Type：Signed Integer

Input[number of bits]：32

Output[number of bits]：10

Input Bit Connected to Output LSB：22

ROM10X10S：Altera DSP Builder-Storage-LUT

Bus Type：Signed Integer

Output[number of bits]：10

LUT Address Width：10

MATLAB Array：511*sin( [0:2*pi/(2^10):2*pi] )

勾选 Use LPM 和Register Address项

6.5FSK硬件环HIL仿真设计

硬件电路设计基础知识

硬件电子电路基础

第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）

二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：

o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）

硬件电路设计过程经验分享 (1)

献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。

pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要

搬运单元模块设计

河北科技大学 学生个性化教育实训报告 题目：搬运单元模块设计 学生姓名： 指导教师： 日期：2016年1月15日

目录 1 第一章模块化生产系统的简介 (1) 1.1 第1节系统的特点和作用 (1) 1.2 第2节系统的组成 (2) 1.3 第3节MPS的发展 (6) 2 第二章物流过程 (7) 3 第三章MPS单元的结构与控制 (8) 3.1 第1节搬运单元简介 (8) 3.2 第2节搬运单元的机械结构 (9) 3.3 第3节搬运单元的气动控制 (10) 3.4 第4节制定I/O表 (11) 4 第四章材料的选型 (23) 4.1 第1节气缸的选择 (23) 4.2 第2节传感器的选择 (25) 4.3 第3节电磁阀的选用 (26) 5第5章参考文献 (27)

第一章模块化生产系统的简介 第1节系统的特点和作用 模块化生产培训系统：Modular Production Training System,简称MPS。模块化生产培训系统是应用于机电一体化、自动化等相关专业的专业技术职业培训和继续教育的模块化教学培训系统模块化生产培训系统可以从基础部分的简单功能及加工顺序，逐步扩展到复杂的集成控制系统。模块化生产培训系统是为提高学生动手能力和实践技能而设计、生产的一套实用性实验设备。该装置由多套各自独立而又紧密相连的工作站组成。各个功能站分别为：上料站、检测站、上料检测站、搬运站、加工检测站安装站、操作手站、传送单元、搬运分拣站和分类存储站。 该实验装置的一大显著特点是：它具有综合性、模块化以及易扩充等特点。它针对学员不同的技术基础进行培训，具有良好的适用性。具有较好的柔性，即每站各有一套PLC控制系统独立控制将各个模块分开培训可以容纳较多的学员同时学习。在基本本单元模块培训完成以后，又可以将相邻的两站三站……直至八站连在一起学习复杂系统的控制编程装配和调试技术。由于该系统囊括了机电一体化专业学习中所涉及的诸如电机驱动、气动、PLC（可编程控制器）传感器等多种技术，给学员提供了一个典型的综合科技环境，使学生将学过的诸多单科专业知识在这里得到全面认识综合训练和相互提升。因此该套装置非常适合对在校学生和初上岗位的工程技术人员进行培训，是培养机电一体化人才的理想设备。系统的实体图如图1-1所示 图1-1

会议系统设计方案

数字式多功能会议视像系统方案 海天电子科技 HAITIAN ELECTRONIC TECHNOLOGY 、关于海天电子会议系统 随着时代的进步和社会科技、经济的不断发展，人们对会议设备的要求也越来越高，只有功

能齐全、质量可靠、外观高雅的会议系统才能得到人们的欢迎。“海天电子”以勇于创新、务实的精神，经过不懈的努力，获得了30 多项专利，并将其融于会议系统中，使其更实用、新颖，并荣获“广东省高新技术产品”称号，备受社会各界的青睐。海天电子会议系统涵盖了普通经济型和数字传输CPU 件控制的多功能会议系统多类产品：从讨论功能到签到、投票选举、有线/无线表决、视像跟踪以及会场讨论秩序管理、数据管理、数据显示、多种语言有线/红外线同声传译功能，能满足各种场合需要。 “海天电子”会议系统无论是与计算机连接还是脱机工作均是一套完善的会议系统。只需要将单元连接起来与主控机接通便成为一个完整功能的会议系统，系统根据需要接入相应数量的单元，补充软件及扩展设备便可增加功能。 海天电子科技有限公司是“广东省高新技术企业”、“广东省民营科技企业”、“中国音响协会成员”，公司技术开发部是“江门市级工程技术开发中心”。公司全面通过ISO9001 ：2000（SGS ）质量管理体系认证，产品全面通过国家CCC 强制性安全 认证、国际CE 、CB 、ROHS 认证。 二、产品执行的行业及国家技术标准 GB 13837-1997 《声音和电视广播接收机及有设备无线电干扰特性限值和测量方法》 GB 17625.1-2003/IEC 61000-3-2:2001 《电磁兼容限值谐波电流发射限值（设备每相输入电流w 16A》 GB 4943-2001 epv IEC 60950:1999 《信息技术设备的安全》 GB 8898-2001 epv IEC 60065:1998 《音频、视频及类似电子设备安全要求》 GB/T 15381-94 《会议系统电及音频的性能要求》 GB 9001-88 《声频放大器测量方法》 SJ/T 10406-93 《声频功率放大器通用技术条件》 张范镇会议音响系统方案

硬件单元模块设计

硬件单元模块设计 正负24V电源为电流变送器供电，正3..3V为MSP430单片机供电，5V为其他器件供电。 该电源主要通过整流、滤波和稳压三部分构成，部分功能如下： 桥式整流电路： 图3.1.1(a)整流电路 电容滤波电路的特点： （1）电流的有效值和平均值的关系与波形有关，在平均值相同的情况下，波形越尖，有效值越大。在纯电阻负载时，变压器副边的有效值I2=1.11I L，而有电容滤波时I2=（1.5～2）I L。 （2）负载平均电压V L升高，纹波（交流成分）减小，且R L C越大，电容放电速率越慢，则负载电压中的纹波成分越小，负载平均电压越高。为了得到平滑的负载电压，一般取R L*C≥（3～5）T/2（式中T为电源交流电压的周期）。 （3）负载直流电压随负载电流增加而减小。V L随I L的变化关系称为输出特性或外特性。 电容滤波电路简单，负载直流电压V L较高，纹波也较小，它的缺点是输出特性较差，适用于负载电压较高，负载变动不大的场合。 一、方案比较、设计与论证 1.1正弦信号发生器的设计方案论证与选择

1.2二线式电流变送器的设计方案论证与选择： 方案一：采用专门集成电流变送器芯片XTR115如图（1）,它属于二线制电流变送器，内部的2.5V基准电压可作为传感器的激励源,它能将输入电压转换成4～20mA的电流信号,其输出电压精度为±0.05％,电压温度系数仅为20×10－6／℃，可给外部电路（例如前置放大器）单独供电，从而简化了外部电源的设计.精度高，非线性误差小。转换精度可达±0.05％，非线性误差仅为±0.003％。 图（1） 方案2 采用lm358搭建电流的发送和接收部分的电路，lm358静态偏置电流小，且为单电源供电，即使在没有负电源情况下， 输入端仍能够接受0V输入并能正常工作。相比方案一成本比上减少10倍以上.，更适合实际应用。同时题目明确要求不 能采用专用变送器或电流转换器芯片，所以我们选择方案二。 电流放送

机械手搬运单元控制课程设计说明书

信息与电气工程学院 课程设计说明书（2011/2012学年第一学期） 课程名称：可编程控制器应用 题目：机械手搬运单元控制 专业班级： 学生姓名： 学号： 指导教师： 设计周数：两周 设计成绩： 2011 年12月23日

目录 一.前言 (2) 二.实验目的 (2) 三.系统设计 (2) 1.控制要求 (2) 2.硬件选择 (3) 3.输入输出点的地址分配 (4) 4.程序设计 (4) 4.1程序流程图 (4) 4.2内存变量分配表 (4) 4.3控制程序 (5) 5.与下位机的通讯连接 (7) 5.1监控组态界面 (7) 5.2监控组态程序清单 (7) 四.总结 (12) 五.参考文献 (13)

机电一体化技术是近十几年来国际上发展最快的高新技术，已渗透到国民经济的各个领域。采用机电一体化技术就是发挥以微机为核心的微电子技术优势：对于一般机械而言，可使机械结构简化且控制更为灵活、细致；对于采用气动元件作为执行机构的机械设备而言，较之采用继电器接触控制更为可靠、方便，增加了柔性。微型计算机及以微机为核心的专用控制机的推广应用，采用电子控制的便捷、灵活和可靠等优势与采用气压传动的简单、便捷和安全的优点相互结合，使得电子气动技术应运而生。电子气动控制技术是机电一体化技术的一个重要组成部分，由于它在工业机器人中的成功应用，使得这项技术的推广具有了良好而广阔的前景。 基于PLC控制气动移置机械手系统正是由此出发点而研制开发的，可以满足《工业机器人》、《气动技术》、《可编程序控制器技术》等课程的教学、实验，应用其具有可编程、二次设计、调试等功能特点，可提高学生的工程素质、创新能力、综合实践及应用能力，满足培养综合性和创新型、高层次、复合型工程技术人员的要求。 二.实验目的 利用S7-200系列PLC的各种基本指令进行编写程序，并能熟练掌握PLC编程软件的编程方法和程序调试方法；学会并使用下位机编写程序实现机械手的自动和手动控制，并能利用上位机进行通讯连接实现实时监控。 三.系统设计 1.控制要求 当工件被送到机械手下方后，机械手将向下运动，然后锁紧夹爪；当工件被夹住后，机械手上升，到达上端后，手臂向右旋转180°。当到达右侧后夹爪向下并释放工件，然后上升，最后机械手臂向左摆动、复位，并发出信号，将控制权交给下一单元。 技术要求： 1. 机械夹爪上下运动 2. 机械夹爪锁紧后将有信号产生 3.机械手臂左右摆动（180°） 4. 只有当机械手臂下降到低端时才能作开合动作 5.完成动作后，发出信号给下一单元 2.硬件选择

会议系统技术设计方案

数字会议、同声传译系统 1 设计原则 1.1 设计目标 为配合国际比赛交流,需要提供一套技术先进、性能稳定、功能齐全、使用方便的数字会议、同声传译系统，以满足国际不同语言的新闻发布、会议需求。 1.2 设计原则 系统的先进性和成熟性 系统的简捷性和适用性 系统的可靠性和稳定性 系统的实用性和经济性 系统的安全性和保密性 系统的易用性和易维护性 1.3 设计思想 建设先进的基础设施，提供高质量数字同声传译系统，并根据实际需求，提供增值业务，结构灵活、实用、、逐步升级、滚动发展。 具体说，整体方案设计应遵循如下原则： （1）应设计功能完善、现代化的数字会议、同声传译系统，能满足各种国际比赛的新闻发布、日常会议使用需要，并提高场地与设备的利用率。 （2）数字会议、同声传译系统所使用的设备应能和国际接轨；设备接口及采用制式应是国际统一标准。 （3）采用标准化设备可使系统功能组合灵活、利于个性化定制；同时，升级容易，不易浪费原始投资； （4）设备选型是系统设计中非常重要的环节。 主要设备选用进口产品：应选用在国际、国内业界有口碑的、产品性价比高、可靠性高、售后服务好的产品； 型号选择：功能适合、中高档次、性价比高、可靠性高的产品。

2 技术标准、规范及指标 2.1 技术标准及规范 整个系统的建设要遵循有关国家标准和国际标准，满足但不限于以下技术标准及规范： 《智能建筑设计标准》（GB/T50314－2000） 《工业企业通信接地设计规范》（GBJ79－85） 《通用用电设备设计规范》（GB50055－93） 《电气装置安装工程电气设备交接试验标准》（GB50150－91） 《民用建筑电气设计规范》（JGJ/T16－92） 《电气装置安装工程接地装置施工验收规范》（GB50169－92） 《建筑电气安装工程质量检验评定标准》（GBJ303-88） 《厅堂扩声系统声学特性指标》（GYJ25－86） 《厅堂扩声特性测量方法》（GB-4959-85） 《厅堂扩声系统设备互联的优选电气配接法》（SJ2112-82） 《信息技术设备包括电气设备的安全》（GB4943-95） 《建筑设计防火规范》（GBJ16－87）2001修订 《剧场建筑设计规范》（JGJ 57-2000 / J67-2001） 《电影院建筑设计规范》（JGJ 58-88） 《客观评价厅堂语言可懂度及?RASTI?法》（GB/T 14476 -93） 《厅堂混响时间测量方法》（GBJ 76-84） 《演出场所扩声系统的声学特性指标》（WH/T 18-2003） 《声学语言清晰度测试方法》（GB/T 15508 -1995） 《声学设计及测量规范》（JGI/T 7-97） 《火灾自动报警系统设计规范》（GB 50116 -98） 3 系统说明 3.1总体目标 系统应满足各种国际比赛的新闻发布、日常会议使用需要，具有良好的人

硬件原理图设计规范

上海XXXX电子电器有限公司 原理图设计及评审规范拟制: 审查: 核准:

一.原理图格式: 原理图设计格式基本要求 : 清晰,准确,规范,易读.具体要求如下: 1.1 各功能块布局要合理,整份原理图需布局均衡.避免有些地方很 挤,而有些地方又很松,同 PCB 设计同等道理 . 1.2 尽量将各功能部分模块化(如步进电机驱动、直流电机驱动，PG 电机驱动，开关电源等), 以便于同类机型资源共享 , 各功能模块界线需清晰 . 1.3 接插口(如电源输入，输出负载接口，采样接口等)尽量分布在图 纸的四周围 , 示意出实际接口外形及每一接脚的功能 . 1.4 可调元件(如电位器 ), 切换开关等对应的功能需标识清楚。1.5 每一部件(如 TUNER,IC 等)电源的去耦电阻 / 电容需置于对应 脚的就近处 . 1.6 滤波器件(如高 / 低频滤波电容 , 电感)需置于作用部位的就 近处 . 1.7 重要的控制或信号线需标明流向及用文字标明功能 . 1.8 CPU 为整机的控制中心,接口线最多 . 故 CPU 周边需留多一些 空间进行布线及相关标注 , 而不致于显得过分拥挤 . 1.9 CPU 的设置二极管需于旁边做一表格进行对应设置的说明 . 1.10 重要器件(如接插座 ,IC, TUNER 等)外框用粗体线(统一 0.5mm). 1.11 用于标识的文字类型需统一 , 文字高度可分为几种(重要器件

如接插座、IC、TUNER 等可用大些的字 , 其它可统一用小些的 ). 1.12 元件标号照公司要求按功能块进行标识 . 1.13 元件参数 / 数值务求准确标识 . 特别留意功率电阻一定需标 明功率值 , 高耐压的滤波电容需标明耐压值 . 1.14 每张原理图都需有公司的标准图框 , 并标明对应图纸的功能 , 文件名 , 制图人名/ 确认人名 , 日期 , 版本号 . 1.15 设计初始阶段工程师完成原理图设计并自我审查合格后 , 需 提交给项目主管进行再审核 , 直到合格后才能开始进行 PCB 设计 . 二.原理图的设计规划: 2.原理图设计前的方案确认的基本原则： 2.1 需符合产品执行的标准与法规 包括国标,行规,企业标准,与客户的合同,技术协议等. 2.2 详细理解设计需求，从需求中整理出电路功能模块和性能指标要 求。一般包括:精度/功能/功率/成本/强度/机构设计合理等考虑因素. 2.3产品的稳定性和可靠性设计原则:

电路硬件设计基础

1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。

图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。

单元二MPS模块化生产线及传感器的应用

单元二MPS模块化生产线及传感器的应用 2.1 MPS 教学系统简介 一、MPS 概念 模块化生产培训系统（MPS，Modular Production training System）是目前流行的机电一体化教学设备。MPS 体现了机电一体化的技术实际应用。 MPS 设备是一套开放式的设备，用户可以根据自己的需要选择设备组成单元的数量、类型，最多可由9 个单元组成，当然最少时一个单元亦可自成一个独立的控制系统。而由多个单元组成的生产系统可以体现自动生产线的控制特点。二、MPS 的基本组成 多个单元组成的MPS 系统可以较为真实地模拟出一个自动生产加工流水线的工作过程。其中，每个工作单元都可以自成一个独立的系统，同时也都是一个机电一体化的系统。 图2–1 MPS-1型模块化生产线外形图 各个单元的执行机构主要是气动执行机构和电机驱动机构，这些执行机构的运动位置都可以通过安装在其上面的传感器的信号来判断。 在MPS 设备上应用多种类型的传感器，分别用于判断物体的运动位置、物体的通过状态、物体的颜色、物体的材质、物体的高度等。传感器技术是机电一体化技术中的关键技术之一，是现代工作实现高度自动化的前提之一。 在控制方面，MPS 设备采用PLC 进行控制，用户可根据需要选择不同厂家的PLC（英集斯公司主要使用三菱公司的FX2N 系列PLC、西门子公司的S7-200 系列PLC 和S7-300 系列PLC）。MPS 设备的硬件结构是相对固定的，但学员可以根据自己对设备的理解、对生产

加工工艺的理解，编写一定的生产工艺过程，然后再通过编写PLC 控制程序实现该工艺过程，从而实现对MPS 设备的控制。 三、MPS 的基本功能 MPS 设备给学员提供了一个半开放式的学习环境，虽然各个组成单元的结构已经固定，但是，设备的各个执行机构按照什么样的动作顺序执行、各个单元之间如何配合、最终使MPS 模拟一个什么样的生产加工控制过程、MPS 作为一条自动生产流水线具有怎么样的操作运行模式等，学员都可根据自己的理解，运用所学理论知识，设计出PLC 控制程序，使MPS设备实现一个最符合实际的自动控制过程。 MPS 系统中每个单元都具有最基本的功能，学员可这些基本功能的基础上进行流程编排设计和发挥。 四、上料检测单元 功能简介：完成整个系统的上料工作，将大工件输出，判断出其颜色，并将其信息发 给后一站。此站可配合触摸屏或组态控制而为整个系统的主站。 PLC 主机：三菱FX2N 系列、西门子S7 系列； 扩展模块：485、PPI、MPI、Profibus 网络； 组成模块：回转料斗、提升装置、光电识别组件。 五、供料单元 功能简介：作用是为加工过程逐一提供加工工件。由双作用气缸从料仓中逐一推出工件，转换模块上的真空吸盘将工件吸起，在旋转缸的驱动下将工件移动至下一个工作站的传输位置。 PLC 主机：三菱FX2N 系列、西门子S7 系列； 扩展模块：485、PPI、MPI、Profibus 网络； 组成模块：真空组件、旋转模块、供料模块。 六、检测单元： 功能简介：检测单元主要是检测加工工件的各种特性，如颜色、材质、高度等。 PLC 主机：三菱FX2N 系列、西门子S7 系列； 扩展模块：485、PPI、MPI、Profibus 网络； 组成模块：工件高度检测模块、提升模块、工件材质及颜色识别组件。 七、加工单元： 功能简介：工件将在旋转平台上被检测及加工。通过具有四个工位的加工旋转平台， 进行加工模拟，并进行加工质量的模拟检测。 PLC 主机：三菱FX2N 系列、西门子S7 系列； 扩展模块：485、PPI、MPI、Profibus 网络。 八、搬运单元： 组成模块：旋转平台、模拟钻孔模块、模拟检测组件功能简介：该搬运单元由无杆气缸、椭圆形活塞气缸和夹爪等部件组成，通过移动、上下伸缩、抓取等动作，将前一单元上的工件传入下一执行单元。 PLC 主机：三菱FX2N 系列、西门子S7 系列； 扩展模块：485、PPI、MPI、Profibus 网络；

会议系统设计方案(doc 45页)

会议系统设计方案(doc 45页)

浙江省烟草公司办公楼 会议系统设计方案 一．项目概述 随着中国加入WTO和信息时代的到来，人类社会的信息交流越来越多，浙江省烟草公司与社会各界及世界范围的工商企业界的经济、商务交流活动也将越来越频繁，需求也更加趋于多样化。作为企业中心的办公科技楼，配备符合信息化时代所要求的现代化多媒体会议系统，提供先进的多媒体网络化信息，对于提高企业现代化管理水平，是很有必要的。 浙江省烟草公司的会议系统主要用于各种形式的会议、学术及技术交流、培训等活动，为满足使用功能需求，拟配备以下几个子系统： 1．视频系统 会议视频系统主要由摄像、图文摄像、录像、图像重放、大屏幕图像显示等设备组成。 2．扩声系统 扩声系统由传声器、调音台（或AV控制主机）、音频处理、功率放大器、扬声器等设备组成。 3．智能控制系统 智能控制系统主要用于对会议室内各种电子、电器设备及环境变量（如窗帘、灯光等）的控制。 4．灯光系统 会议室的灯光设备采用三基色冷光源以满足电视摄像和照相的要求。 5. 网络会议控制系统 6．大厅LED显示屏 二．设计依据：

各个会议室的系统设计不但要满足其使用功能的要求，会议系统的各项指标要求也要达到国家的有关标准。 设计依据的有关国家标准有: 《厅堂扩声系统特性指标》 GYJ25-86 《厅堂扩声特性测量方法》 GB/T4959-1995 《客观评价厅堂语言可懂度的“RASTI”法》 GB/T 14476-93 《厅堂混响时间测量规范》 GBJ 76-84 《民用建筑电器设计规范》 JGJ/T16-92 《电网电源供电的家用和类似一般用途的电子及有关设备的安全要求》 GB8898-88 《高保真传声器最低性能要求》 GB/9420-88 《高保真声频放大器最低性能要求》 GB/T12400-93 《声系统设备互连用连接器的应用》 GB/T14947-94 《民用闭路电视系统工程设计规范》 GB/50198-94 《会议电视系统工程设计规范》 YD5032-97 《LED显示屏通用规范》 SJ/T 11141-1997 《中国电气装置安装工程施工及验收规范》 GBJ232-82 用户需求及工作环境； 产品规格、技术指标。 三．系统设计方案： （一）视频系统 作为多种用途的会议视频系统，要充分满足其使用功能的要求。在充分考虑到视频显示系统今后的使用方式及使用功能的基础上，重点考虑显示亮度、分辨率、兼容性、清晰度、矩阵切换多种显示等方面，充分保证系统的可靠性,并具有强大的系统兼容性和可扩展性。 预期效果和可实现的功能:

硬件电路设计具体详解

2系统方案设计 2.1 数字示波器的工作原理 图2.1 数字示波器显示原理 数字示波器的工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过的是示波器的信号调理模块，由于后续的A/D模数转换器对其测量电压有一个规定的量程范围，所以，示波器的信号调理模块就是负责对输入信号的预先处理，通过放大器放大或者通过衰减网络衰减到一定合适的幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。 在A/D采样模块阶段，信号实时在离散点采样，采样位置的信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。 因为处理器的速度跟不上高速A/D模数转换器的转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录的起始和终止点。 被测的模拟信号在显示之前要通过微处理器的处理，微处理器处理信号，包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息，然后调整显示运行。最后，信号通过显示器的显存显示在屏幕上。 2.2 数字示波器的重要技术指标 （1）频带宽度 当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。

硬件基础知识

第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦

多功能会议系统设计方案

多功能会议系统 设 计 方 案

一、会议系统设计标准 (2) 1.1 会议系统设计原则 (2) 1.2 会议系统设计依据 (3) 1.3 会议系统设计要求 (4) 二、多功能会议系统工程简述 (6) 三、多功能会议系统 (7) 3.1 会议扩声系统 (7) 3.2 会议讨论系统 (10) 3.3 灯光系统 (12) 四、施工支持及售后服务 (14) 4.1 工程技术人员组成 (14) 4.2 工程施工进度表 (15) 4.3 工程施工质量管理 (15) 4.4 工程验收及交付使用 (15) 4.5 售后服务体系 (16) 附件1、设备预算清单 附件2、工程施工图纸 附件3、产品图片

一、会议系统设计标准 1.1 会议系统设计原则 现代化的多功能音视频会议室涵盖了多功能会议室、学术交流会议厅、多功能国际会议厅、现代化培训室等的功能，是要求较高、较完善的厅堂功能，所以数字会议系统、音频扩声系统、视频显示系统、中央控制系统、会议灯光系统、会议机械系统等在此类环境中的应用越来越广泛和重要。根据本项目各会议室实际使用的需要，我们根据以下要求进行总体设计： ◇先进型原则 系统设计采用先进的、开放的体系结构，使会议系统能体现当今多功能会议系统技术的最新水，为保证系统能够保持在一定时期内不落后及系统互联的互操作性，在系统设计时尽可能采用先进的技术和产品。 ◇安全可靠性原则 设计方案要求将人机安全、设备的长期稳定运行等可靠性要点，作为系统建设方案的首要设计原则，以保证系统在运行期间，为用户执行安全防范和服务质量管理任务提供有效的技术支持手段，为用户降低系统运行方面的人工和资金成本。 ◇经济及实用性原则 能够最大限度的满足实际功能要求具有一定的超前性，把满足经济性考虑，采用先进管理的模式，在满足功能需求的基础上操作方便、维护简单、管理简便。 ◇可扩充性、可维护性原则 设备选型的时候带预见性，确保设备的可扩充性、可维护性。设备，特被是中控设备，须预留编程接口和扩充接口，以备日后扩充升级使用。 ◇系统设备选型原则 满足需方的需求，尽量选用国产先进型设备，以保证会议室具有一定的可靠性跟先进性。

综合模块化航电IMA硬件单元

综合模块化航电（IMA）硬件单元 1. 目的 本技术标准规定（CTSO）适用于为综合模块化航电（IMA）硬件单元申请技术标准规定项目批准书（CTSOA）的制造人。本CTSO 规定了综合模块化航电硬件单元为获得批准和使用适用的CTSO标记进行标识所必须满足的最低性能标准（MPS）。 2. 适用范围 a. 本CTSO适用于自其生效之日起提交的申请。本CTSO具体针对以下硬件单元： （1）硬件模块； （2）装载硬件模块的机柜或机架。 b. 符合本CTSO要求的硬件单元可用来支持功能CTSO设备或按照CCAR-21、23、25、27、29、33或35部批准的系统（例如，作为型号合格证组成部分批准的刹车系统）。功能CTSO的批准和飞机级批准不在本CTSO的范围之内。 c. 附录3给出了硬件单元的相关术语。 d. 按本CTSO批准的综合模块化航电硬件单元，设计大改应获得CAAC的批准。参见CCAR-21R3第21.313条。

3. 要求 在本CTSO生效之日或生效之后制造并欲使用本CTSO标记进行标识的硬件单元，必须满足硬件单元最低性能标准。本CTSO附录1给出了综合模块化航电硬件单元最低性能标准制定准则。 a. 功能：本CTSO适用于预期满足按本CTSO附录1准则制定的最低性能标准的设备。本CTSO不针对预期执行的飞机级功能，而是为支持接收、处理和输出数据等通用功能的硬件提出环境鉴定试验要求。获得本CTSO批准的硬件单元在加载相应软件程序时，也可能需要满足其他CTSO功能要求。对于软件与硬件的组合，应使用适用的CTSO对其进行额外的CTSO功能批准。设备或系统执行的未获得CTSO批准的功能，必须在装机过程中由局方评估和批准。 b. 功能限制： （1）本CTSO不适用于为目标发射器生成无线电频率信号的设备。 （2）本CTSO针对的软件功能仅限于支持电子件号和/或功能软件加载的软件。 c. 失效状态类别：失效状态类别取决于在特定飞机环境中执行的功能及其用途。失效状态类别划分必须由安装批准过程中的安全性评估来确定，不属本CTSO范围。制造商必须声明每个硬件单元的硬件设计保证等级和软件等级。任何关于飞机安装、软硬件接口、或硬件设计保证等级和软件等级的假设，都应进行声明，并应包含在安装限制或说明中。

会议系统设计方案设计

视频会议室系统技术方案 2020年7月

目录 第一章项目综述 (4) 1.1项目背景 (4) 1.2设计依据 (4) 1.3功能需求 (5) 1.4设计原则 (6) 1.4.1、稳定性、可靠性原则 (6) 1.4.2、先进性、易操作性原则 (7) 1.4.3、可扩展性、易维护性原则 (7) 第二章功能设计说明 (9) 2.1设计概述 (9) 2.2系统功能分析 (9) 2.2.1领导会议室 (9) 2.2.2大会议室 (10) 第三章系统设计分析 (11) 3.1领导会议室 (11) 3.1.1系统概述 (11) 3.1.2系统功能要求 (11) 3.1.3设备的选型原则 (12) 3.1.4扬声器布置方式 (12) 3.2分会场大会议室 (13) 3.2.1系统概述 (13) 3.2.2系统功能要求 (13) 3.3.3系统选型原则 (14) 3.2.4扬声器布置方式 (14) 第四章灯光设计规及建议 (15)

4.1会议室照度 (15) 4.2会议室布局 (15) 4.3色温的概念 (15) 第五章主要产品技术参数 (17) 5.1音频设备 (17) 5.2视频设备 (23) 5.3集中控制设备 (26) 5.4ISC一体化中心 (29)

第一章项目综述 1.1项目背景 随着计算机和网络技术不断成熟，音频技术，视频技术和信息技术的迅速崛起，三者在视频会议系统中呈现相互融合,共同发展的趋势，随着社会信息加速推进，信息化交流也是越来越频繁，因此多媒体视频会议系统使用率也在不断的提高，为各企业单位带来了交流沟通环境和便捷的操作环境,为此视频多媒体会议系统建设是信息化建设必不可少的信息基础设施。 随着社会的发展，社会科技的进步，信息化，网络化，数字化,模块化,大规模集成化系统已经进入到了各个领域，未来智能化，人性化，现代化的智能建筑和智能设施，也会陆续进入各个不同的领域，贵公司信息化会议系统也不例外。 我们此次的设计是根据贵公司所提出来的应用需求，再结合我们以往同类项目的工作经验，依据现有的国家标准、规，并参照国际上通用规进行的。 1.2设计依据 《智能建筑设计标准》（GB/T50314－2000） 《智能建筑工程质量验收规》（GB50339－2003） 《民用闭路电视监视系统工程技术规》（GB50198－84） 《彩色电视图像质量主观评价方法》（GB7401-87） 《通用用电设备设计规》（GB50055－93） 《电气装置安装工程电气设备交接试验标准》（GB50150－91） 《民用建筑电气设计规》（JGJ/T16－92） 《厅堂扩声系统声学特性指标》（GYJ25－86） 《厅堂扩声系统设计规》（GB50371-2006） 《厅堂扩声系统设备互联的优选电气配接法》（SJ2112-82） 《信息技术设备包括电气设备的安全》（GB4943-95） 《软件工程国家标准》（GTB856）

模拟电路设计 基础知识(笔试时候容易遇到的题目)

模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货

机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注