电路硬件设计基础
1.1电路硬件设计基础
1.1.1电路设计
硬件电路设计原理
嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。
图1-1硬件设计的3个步骤
进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。
原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。
原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。
电路设计方法(有效步骤)
电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图
（1）建立元件库中没有的库元件
元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。
当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。
（2）设置图纸属性
设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。
（3）放置元件
在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。
（4）原理图布线
在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。
（5）检查与校对
在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。
（6）电路分析与仿真
这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
（7）生成网络表
这一步，设计者利用设计软件提供的网络表生成工具，建立起该原理图的网络表。其实每个电路就是一个网络表，它是由节点、元件和连线组成的。电路原理图的网络表是电路板自动布线的灵魂，也是原理图设计软件与印刷电路设计软件之间的接口。
（8）保存与输出
这一步是设计者对设计好的原理图进行存盘，输出打印，以供存档。这个过程实际是一个对设计的图形文件输出的管理过程，是一个设置打印参数的过程。
1.1.2PCB电路设计
PCB设计原理
原理图设计完成后就可以进行印制电路板(Printed Circuit Board，PCB)设计了。PCB是电子产品的基石。任何电子产品都是由形形色色的电子元件组成，而这些电子元件的载体和相互连接所依靠的正是印制电路板。不断发展的．PCB技术使电子产品设计和装配走向标准化、规模化、自动化，并使得电子产品体积减小，成本降低，可靠性和稳定性提高，装配、维修简单。可以这样说，没有PCB，就没有现代电子信息产业的高速发展，就没有今天的电子信息技术。
PCB是由印制电路加上基板构成的。对于PCB的材料，以及PCB的制作工艺，不是本书关心的部分，读者可以通过工艺方面的参考书获得。下面了解一下PCB相关的概念。
印制：采用某种方法，在一个表面上再现图形和符号的工艺，它包括通常意义的印刷。
印制线路：采用印制法在基板上制成的导电图形，包括印制导线、焊盘等。
印制元件：采用印制法在基板上制成的电路元件符号。
印制电路：采用印制法得到的电路。
印制电路板：完成了印制电路和印制线路加工的板子。
印制电路板组件：安装了元器件或其他部件的印制电路板。
对于PCB的分类，有很多种方法。按照PCB的层数来分，一般分为单面板、双面板和多层板；按照机械性能区分，一般分为刚性板、柔性板；按基材材料区分，可分为纸基板、玻璃布基板、复合材料基板和特种材料基板等。一般电子电器、通信雷达和大型通信产品的PCB多是刚性、多层玻璃基材板。一些手机终端或小型电子设备采用柔性板。
PCB设计方法(有效步骤)
PCB的设计是电子产品物理结构设计的一部分，它的主要任务是根据电路的原理和所需元件的封装形式进行物理结构的布局和布线。具体步骤如下图所示。
图1-3PCB设计流程图
（1）建立封装库中没有的封装
封装库里保存的只有一些常用元件的封装，设计者在设计PCB时，通常首先遇到的问题就是在封装库中找不到合适的封装，这时只能先利用设计工具(如Protel 99 SE)提供的元件封装编辑器新建该元器件的封装。总之，在设计相应的PCB图之前，先要保证所用的元件的封装在封装库中是齐全的。
（2）规划电路板
在封装库准备好以后，设计PCB的第一步是规划电路板。规划包括以下内容：设置习惯性的环境参数和文档参数，如选择层面、外形标尺大小等。
（3）载入网络表和元件封装
在规划好电路板以后，就要以载入前面所准备的网络表，将元件封装自动放入电路规划的外形范围内。但这些元件封装是叠放在一起的，设计者必须将它们分开，并放置在适当的位置。
（4）布置元件封装
元件封装的布置可采用自动布置和手工布置结合的方法，将元件封装放置在适当的位置。这里的“适当”包含两个意思：一是使元件放置在让人满意的位置，将元件布置得整齐美观；二是使元件放置在有利于布线的位置。
（5）布线
在元件布置完成后，可设置设计规划，开始自动或手工布线了。在采用自动布线时，如果布线没有完全成功，或者有不满意和出现违规错误的地方，就要进行手工调整。
（6）设计规则检查
设计的PCB板图是由许多图件构成的，如元件、铜箔线、过孔等，在旋转多个图件时，需要顾及到它周围的图件，例如元件不能重叠，网络不可短路，电源网络与其他信号线的间距应足够大等。这些要求称为PCB设计规划。大多数设计软件都提供一种功能，可以对设计完的PCB自动地进行设计规划检查，并给出详细的违规报告。设计者可根据违规报告进行修改。
（7）PCB仿真分析
PCB仿真分析可使用所用软件自带功能，也可使用其他专用仿真软件。它能保证在物
理制作之前，对PCB的信号处理进行仿真分析，以便进一步完善、修改。它同设计规划检查的内容是不同的。它主要分析布局布线对各参数的影响。
（8）存档输出
将设计好的印制板图保存为PCB图或其他类型的文档，以便今后使用、加工。如需要，可利用各种图形输出设备输出，如打印机、绘图仪等。
多层PCB设计的注意事项(布线的原则)
在多层PCB布线时应注意以下事项：
高频信号线一定要短，不可以有尖角(90直角)，两根线之间的距离不宜平行、过近，否则可能会产生寄生电容。
如果是两面板，一面的线布成横线，一面的线布成竖线。尽量不要布成斜线。
如果使用自动布线无法完成所有布线，建议设计者首先手工将比较复杂的线布好，将布好的线锁定后，再使用自动布线功能，一般就可以完成全部布线。
一般来说，线宽一般为0.3mm，间隔也为0.3mm，这个长度约为8～10mil。但是电源线、或者大电流线应该有足够宽度，一般需要60～80mil。焊盘一般应为64mil。如果是单面板，必须考虑焊盘，否则一般来说生产单面板的工艺都很差，所以单面板的焊盘尽量做得大一些，线要尽量粗一些。
做好屏蔽。铜膜线的地线应该在电路板的周边，同时将电路上可以利用的空间全部使用铜箔做地线，增强屏蔽能力，并且防止寄生电容。多层板因为内层做为电源层和地线层，一般不会有屏蔽的问题。大面积敷铜应改用网格状，以防止焊接时板子产生气泡和因为热应力作用而弯曲。
焊盘的内孔尺寸如下表所示，必须从元件引线直径、公差尺寸、镀层厚度、孔径公差及孔金属化电镀层厚度等方面考虑，通常情况下以金属引脚直径加上0.2mm作为焊盘的内孔直径。例如，电阻的金属引脚直径为0.5mm，则焊盘孔直径为0.7mm，而焊盘外径应该为焊盘孔径加1.2mm，最小应该为焊盘孔径加1.0mm。当焊盘直径为1.5mm时，为了增加焊盘的抗剥离强度，可采用方形焊盘。对于孔直径小于0.4mm的焊盘，焊盘外径/焊盘孔直径为0.5～3mm。对于孔直径2mm的焊盘，焊盘外径/焊盘孔直径为1.5～2mm。焊盘一般应该补成泪滴状，这样线与焊盘的连接强度会大大增强。
表1-1常用的焊盘尺寸
地线的共阻抗干扰。电路图上的地线表示电路中的零电位，并用作电路中其他各点的公共参考点，在实际电路中由于地线(铜膜线)阻抗的存在，必然会带来共阻抗干扰，因此在布线时，不能将具有地线符号的点随便连接在一起，这可能引起有害的耦合而影响电路的正常工作。
PCB设计中的可靠性知识
目前电子器材用于各类电子设备和系统仍然以PCB为主要装配方式。实践证明，即使电路原理图设计正确，PCB设计不当，也会对电子设备的可靠性产生不利影响。例如，如果PCB两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。
因此，在设计PCB的时候，应注意采用正确的方法。
（1）地线设计
在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点：
1.正确选择单点接地与多点接地
在低频电路中，信号的工作频率小于1MHz，它的布线和元件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz 时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2.将数字电路与模拟电路分开
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。
3.尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三倍于PCB的允许电流。如有可能，接地线的宽度应大于3mm。
4.将接地线构成闭环路
设计只由数字电路组成的PCB的地线系统时，将接地线做成闭环路可以明显提高抗噪声能力。其原因在于：PCB上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在接地结构上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
（2）电磁兼容性设计
电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，又能减少电子设备本身对其他电子设备的电磁干扰。
1.选择合理的导线宽度
由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm 左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之问选择。
2.采用正确的布线策略
采用平行走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是PCB的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。
为了抑制PCB导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。
为了避免高频信号通过印制导线时产生的电磁辐射，在PCB布线时，还应注意以下几点：
尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，禁止环状走线等。
时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。
总线驱动器应紧挨其欲驱动的总线。对于那些离开PCB的引线，驱动器应紧紧挨着连接器。
数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流。
在PCB布置高速、中速和低速逻辑电路时，应按照下图的方式排列元件。
图1-4元件的排列方式
3.抑制反射干扰
为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm 以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。
（3）去耦电容配置
在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下：
电源输入端跨接一个10～l00uF的电解电容器，如果PCB的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。
为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到PCB空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种元件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于lΩ，而且漏电流很小(0.5uA以下)。
对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片
的电源线(V CC)和地线(GND)问直接接入去耦电容。
去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
（4）PCB的尺寸与器件的布置
PCB大小要适中，过大时印制线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小则散热不好，同时易受临近线条干扰。
在元件布置方面与其他逻辑电路一样，应把相互有关的元件尽量放得靠近些，这样可以获得较好的抗噪声效果，如下图所示。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的元件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做PCB，这一点十分重要。
图1-5元件的布置
（5）散热设计
从有利于散热的角度出发，PCB最好是直立安装，板与板之问的距离一般不应小于2cm，而且器件在PCB上的排列方式应遵循一定的规则：
对于采用自由对流空气冷却的设备，最好是将集成电路(或其他元件)按纵长方式排列；而对于采用强制空气冷却的设备，最好是将集成电路(或其他元件)按横长方式排列。
同一块PCB上的元件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的元件(如小信号晶体管、小规模集成电路、电解电容等)放在冷却气流的最上游(入口处)，发热量大或耐热性好的元件(如功率晶体管、大规模集成电路等)放在冷却气流最下游。
在水平方向上，大功率元件尽量靠近PCB边沿布置，以便缩短传热路径；在垂直方向上，大功率元件尽量靠近PCB上方布置，以便减少这些元件工作时对其他元件温度的影响。
对温度比较敏感的元件最好安置在温度最低的区域(如设备的底部)，不要将它放在发热器件的正上方，多个元件最好是在水平面上交错布局。
设备内PCB的散热主要依靠空气流动，所以在设计时要研究空气流动路径，合理配置器件或PCB。空气流动时总是趋向于阻力小的地方流动，所以在PCB上配置元件时，要避免在某个区域留有较大的空域。整机中多块PCB的配置也应注意同样的问题。
大量实践经验表明，采用合理的器件排列方式，可以有效地降低印制电路的温升，从而使元件及设备的故障率明显下降。
以上所述只是PCB可靠性设计的一些通用原则，PCB可靠性与具体电路有着密切的关系，在设计中还需根据具体电路进行相应处理，才能最大限度地保证PCB的可靠性。
1.2嵌入式系统电源设计技术
1.2.1电源接口技术
所有嵌入式系统设计都必须包含电源，可以选择AC电源插座或电池供电。下面对这两种方式及电源的稳压进行介绍。
（1）AC电源
如果嵌入式系统对便携性没有太高的要求，那么使用来自插座的电源是最佳的供电方式。但因为交流电电压很高，不能直接用于嵌入式系统，还需要转化为电压低得多的直流电。可以使用实验室直流电、标准PC电源或交流电适配器。其中，交流电适配器对于大多数应用来说可能是最好的选择。
交流电适配器的外形就是一个小的黑盒子，它可以对嵌入式系统进行供电。这种解决办法价格便宜、使用方便，且可靠性较高，从电子设备商那里可以购买到交流电适配器，它通常提供+5V DC～+12V DC不等的输出电压，提供的电流可以高达500mA，具体的电压和电流取决于系统的需求，从中挑选满足电压和电流要求的交流电适配器即可。另外，注意连接器的极性，有些交流适配器的正极电压位于连接器插座的中央，而接地在外面；而有些正好相反。因此，在对嵌入式系统供电前，需要弄清楚适配器的极性，否则可能造成灾难性的后果。
（2）电池
电池使用方便，容易携带，但需要选择合适的电压和足够的电流。只有电池选择恰当、系统设计合理，才能保证嵌入式系统的正常工作。例如，一个很小的基于PIC或A VR的微处理器系统能够运转两年之久而仅仅耗费一节AA电池，而当设计不合理时，系统则会在几分钟内用完一节AA电池。电池选择不当不仅不能为系统提供足够的电流，而且会导致系统操作不稳定，甚至使系统根本就无法启动。选择电池时，不仅要考虑其平均电流量，还要考虑到其峰值电流。因为一个嵌入式系统平时可能只需要20mA的恒定电流，但它在峰值负载时需要100mA的电流。对于使用Flash Memory的嵌入式系统更是如此，因为Flash Memory在写操作过程中需要较高的电流。这种系统的电池不仅要能够在负载恒定时给系统供电，也必须能够在峰值负载时给系统供电。
（3）稳压器
稳压器是一个把输入的DC电压(通常为一个输入电压的范围)转换为固定输出DC电压的半导体设备，它主要用来为系统提供恒定的电压。虽然嵌入式系统里的很多元件在一个很宽的电源范围内都可以运转，但一个固定的工作电压对系统的正常工作还是很重要的，如A/D转换器。因为很多设备使用这一内部电压作为参考电压。
另外，稳压器有助于去除电源的噪声，给从外部电源供电的嵌入式系统提供了一定程度的保护和隔离。如果系统靠电池供电运行，那么系统变化着的电流，结合电池内部阻抗的作用，将产生一个变化的电压，使嵌入式系统不能正常工作；稳压器就可以防止这种问题的发生。下面介绍DC-DC转换器的稳压器类型，它可以接收不稳定的DC电压，而输出一个恒定电压值的稳定DC电压。DC-DC转换器有3种类型：
线性稳压器，产生较输入电压低的电压。
开关稳压器，能升高电压、降低电压或翻转输入电压。
充电泵，可以升压、降压或翻转输入电压，但电流驱动能力有限。
任何变压器的转换过程都不具有100%的效率，稳压器本身也使用电流(称为静态电流)，这个电流来自输入电流。静态电流越大，稳压器的功耗越大。在选择稳压器时，应尽量选择既能满足嵌入式系统电压和电流的要求，又保证静态电流低的变压器。
线性稳压器体积小，价格便宜、噪声小且使用方便，其输入输出使用退耦电容来过滤，电容除了有助于平稳电压以外，还有利于去除电源中的瞬间短时脉冲波形干扰。电源的这种瞬间变弱很少发生，但一旦发生就会严重影响到系统的运行。许多嵌入式微处理器包含电压不足检电器，一旦电源输入给处理器的电压过低，检电器就会重启处理器。
开关稳压器由于其输出端开关功率管(Metal-Oxide Semiconductor Field Effect Transistor MOSFET)是一种高输入阻抗、低开关速度及低功耗得半导体器件而得名。在变换输入电压为输出电压时，开关稳压器得功耗更低、效率更高。其缺点为需要较多的外部器件，如电感和二极管等，因而占用的空间较大。开关稳压器比线性稳压器要贵，而且产生的噪声也大，但它可以升压、降压和翻转电压，它的功能比线性稳压器强大。
与开关稳压器相似，充电泵能够升压、降压和翻转输入电压；不同之处在于它不需要外部电感。但由于其电流供应能力有限，因此很少使用。
1.2.2电源管理技术
对于绝大多数的便携式设备而言，低功耗和节能设计都是最重要的设计指标。例如，笔记本电脑依靠电池供电时，就会进入低功耗工作模式；PDA停止使用一段时间后显示屏将变暗，设备甚至进入睡眠状态。便携式设备的低功耗设计是通过电源管理技术实现的。
电源管理技术
首先，操作系统除了能简单地为嵌入式处理器内核启用空闲模式之外，还需要担任更多的电源管理支持。在实践中，大量功率被周边设备所消耗，可能是片上器件，也可能是外部设备，此外存储器也会消耗大量功率。任何电源管理方法都应当具备管理外设功耗自支持，这是至关重要的。此外，电压与功耗之间的平方关系意味着理想高效的方法是在要求较低电压的较低时钟速率上执行代码，而不是先以最高的时钟速率执行然后再转为空闲这里介绍一下在嵌入式系统中常用的电源管理技术。
（1）系统上电行为
微处理器及其片上外设一般均以最高时钟速率上电启动。但是，有些资源的供电启动还尚不需要，或者根本就不会在应用过程中用到。例如，MP3播放器就很少使用其USB 端口与PC进行通信。在启动时，系统必须为应用提供一种调节系统的机制，从而关闭不必要的电源消耗器件或使之处于空闲状态。
（2）空闲模式
CMOS电路中的有效功耗只有在电路进行时钟计时的情况下才发生。通过关闭不需里的时钟，可以消除不必要的有效功耗。在等待外部事件时，大多数微处理器都融入了暂且终止CPU有效功耗的机制。CPU时钟的“闲置”通常由“停止”或“闲置”指令触发，
其在应用或操作系统闲置时进行调用。一些DSP进行多个时钟域分区，可以使这些域分别处于空闲状态，以中止未使用模块中的有效功耗。例如，TI的TMS320C5510 DSP中，可以有选择性地使6个时钟域闲置，其中包括CPU、Cache、DMA、外设时钟、时钟生成器及外部存储器接口。
除了支持闲置DSP及其片上外设之外，嵌入式系统还必须提供用于闲置外部周边设备的机制。例如，一些编码译码器具备可以被激活的内置低功率模式。设计人员所面临的一个挑占是类似看门狗定时器这样的外设。通常情况下，看门狗定时器应根据预定义的时间间隔提供服务，以避免其激活。这样，减缓或中止处理的电源管理技术就可能无意中导致应用故障。因此，该嵌入式系统应当使应用在睡眠模式期间禁用此类外设。
（3）断电
尽管空闲模式消除了有效功耗，但静态功耗即便在电路不进行切换的情况下也会出现，这主要是由于逆向偏压泄漏(Reverse-Bias Leakage)造成的。如果系统包括的某个模块不必随时供电，那么就可以让系统仅在需要时才为子系统上电，从而减少功耗。到目前为止，嵌入式系统开发商对最小化静态功耗投入的工作极少，因为CMOS电路的静态功耗非常低。但是，新型、具有更高性能的晶体管使电流泄漏显著增加，这就要求用户对可降低静态功耗及更复杂的睡眠模式给予新的关注。
（4）电压与频率缩放(Frequency Scaling)
有效功耗与切换频率成线性比例，但与电源电压平方成正比。经较低的频率运行应用与在全时钟频率上运行该应用并转入闲置相比，并不能节约多少功率。但是，如果频率与平台上可用的更低操作电压兼容，那么就可以通过降低电压来大大节约功耗，这正是因为存在上述平方关系的缘故。
在嵌入式系统中的低功耗设计主要注意如下问题：
系统中CPU以外的其他电路器件尽可能选用静态功耗低的器件，如选用CMOS电路芯片。
外部设备的选择也要尽可能支持低功耗设计。
设计外部中断唤醒电路，使CPU在等待时可进入休眠模式或待机模式，需要时由外部中断信号唤醒。
设计外部器件的电源控制电路，当外部器件或设备在不工作时关断供电，减少无效功耗。
使用充分降低系统功耗的软件。
因此，电源通常被认为是整个系统的“心脏”，绝大多数电子设备50%～80%的节能潜力在于电源系统。研制开发新型开关电源是节能的主要举措之一。近年来许多公司相继推出一系列功能齐全、种类繁多的低功耗器件，具有种类更多、功耗更低、体积更小、使用方便等特点。
降低功耗的设计技术
电路的设计与元件的选取是同时或交叉进行的。在功能要求相同的情况下，不同的人可以设计出不同的电路，虽然功能可以相同，但电路功耗却往往相距甚大。电路设计和元件选取考虑的因素很多，对其中需要注意的地方进行介绍。
（1）采用低功耗器件
几乎所有的TTL工艺的逻辑电路、单片机、存储器以及外围电路都有相应CMOS工艺的低功耗器件，采用这些器件是降低系统功耗最直接的方法。
（2）采用高集成度专用器件
例如用单片机设计一个电子体温计，就没有必要采用80C51单片机，而应该采用Epson、Holtek等生产的专用于测量体温的单片机，其内部集成了测量体温所需要的ADC、振荡器、电压基准、LED显示驱动等部件，电路只需几个电阻电容元件整个电路可在1.2～1.5V电压下工作，功耗极低，而且可靠性、体积等都比用分离器件设计更好。DC/DC变换器在市场上有各种各样的模块供选择，而且效率高、功耗低、体积小、可靠性高，完全没必要采用分离电路搭接。
（3）动态调整处理器的时钟频率和电压
在系统指标允许的情况下，尽量使用低频率器件有助于降低系统功耗。处理器根据当前的工作负载，运行在不同的性能等级上。例如，一个MPEG视频播放器需要的处理器性能比MP3音频播放器高一个数量级。因此，当播放MP3时，处理器可以运行在较低频率上，而仍然能保证播放的高质量。当时钟频率降低时，可以同时降低处理器的供电电压，以达到节能的目的。
动态电压调整技术(DVS)就利用了CMOS工艺处理器的峰值频率与供电电压成正比这一特点。减少供电电压并同时降低处理器的时钟速度，功耗将会呈二次方的速度下降，代价是增加了运行时间。
（4）利用“节电”工作方式
许多器件都有低功耗的“节电”方式，如微处理器的闲置、掉电工作方式，存储器的维持工作、ADC和DAC的节能工作方式等，因此设计时充分利用其“节电”方式为达到节电的效果。
另外，合理处理器件的空余引脚也是非常重要的。大多数数字电路的输出端在输出低电平时，其功耗远大于输出高电平时的功耗，设计时应注意控制低电平的输出时间，闲置时使其处于高电平输出状态。因此，多余的非门、与非门的输入端应接低电平，多余的与门、或门的输入端应接高电平。对ROM或RAM及其他有片选信号的器件，不要将“片选”引脚直接接地，避免器件长期被接通，而应与“读/写”信号结合，只对其进行读或写操作时才选通器件。
（5）实行电源管理
目前大部分的传感器、接口器件、显示器件等本身还没有低功耗工作模式，而有些便携式仪器又不可避免地要使用它们，这些器件往往成了电路中的“耗电大户”。这种情况下，可对电路进行模块设计，工作时对大功耗模块实施间断供电，即设置电源形状电路，并通过软件或定时电路控制开关，使大功耗模块电路仅在需要工作的短时间内加电，其余时间则处于断电状态。
现在便携式电子产品对供电电路的要求越来越复杂，不仅要求电源本身稳定，而且还要求有电压监测、电源管理功能，还要满足小型化、延长电池寿命等要求。便携式产品设备由于受尺寸、成本的限制，往往在着手设计供电电路之前就已经确定了电池的数量和种类。电池数量限制了电源的电压范围，直接影响电源管理电路的成本和复杂程度。对于电池节数多的系统可选用线性稳压器，电路设计简单、成本低，但转换效率相对较低；对于电池节数少的系统则须选用成本较高的开关电源，电路设计复杂，但由于减少了电池数量，
电源成本可降低。
由于便携式嵌入式系统的设计需要考虑尺寸、重量、成本、电池种类、转换效率(电池工作时)等诸多因素，不同产品对以上指标的要求会有不同的侧重。例如，只是偶尔处于工作状态的产品较注重电源在空载时的静态电流，并不十分注重满荷下电源的工作效率；蜂窝电话则注重电源所能提供的峰值电流和转换效率。因此，很难研制出一种电源芯片适应所有产品的需求，嵌入式系统的多样化导致了电源芯片的多样化。
一般系统中常含有数字处理系统、模拟处理系统及其他系统通信的各种数字通信接口、模拟通信接口、人机交换接口、与传感器及执行机构连接的模拟接口等。这些单元常用的电源种类归纳如下表所示。
表1-2 常用电源及用途
小功率电源管理芯片有AD/DC 和DC/DC 两大类。单片AC/DC 电源变换器属于无源变压器的小功率一体化线性稳压电源，使用极其方便。DC/DC 电源变换器可分为压式变换
器、降压式变换器、极性反转/倍压式变换器、低压差集成线性稳压器等。
1.3 嵌入式系统中的存储系统设计
计算机系统的存储器被组织成一个金字塔形的层次结构，如下图所示。在这个层次结构中，自上而下，依次为CPU 内部寄存器、芯片内部的高速缓存
(Cache)、芯片外的高速缓存(SRAM 、DRAM 、DDRAM)、主存储器
(Flash 、
PROM
、EPROM 、EEPROM)、外部存储器(磁盘、光盘、CF 、SD 卡)和远程二级存储(分布式文件系统、Web 服务器)这6个层次的结构。这些设备从上而下，依次变得速度更慢、访问频率更小、容量更大，并且每字节的造价也更加便宜。
更
小
更
快
更
贵更大更慢更便宜CPU 寄存器保存来自Cache 的字芯片内Cache 保存来自芯片外Cache 的字
芯片外Cache 保存
来自主存储器的字
主存储器保存来自
外部存储器的字
外部存储器保存来自
远程二级存储的字
图1-6存储器系统层次结构
CPU内部寄存器位于整个层次结构的最顶部(S0层)，高速缓存(S1层)保存了CPU经常用到的数据，要求在速度上能跟得上CPU运算器和控制器的要求，其容量较小，成本较高。下面依次为内存(S2层)，主存储器(S3层)，外部存储器(S4层)和远程存储(S5层)。
在这种存储器分层结构中，上面一层的存储器作为下一层存储器的高速缓存。CPU寄存器就是Cache的高速缓存，寄存器保存来自Cache的字；Cache又是内存层的高速缓存，从内存中提取数据送给CPU进行处理，并将CPU的处理结果返回到内存中；内存又是主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中提取出来，放到内存中，从而加快了CPU的运行效率。嵌入式系统的主存储器的容量是有限的，当遇到大信息量的数据时，就需要将其保存到磁盘、光盘或CF、SD卡等外部存储器中，并在需要时从外部存储器中提取调用数据。在某些带有分布式文件系统的嵌入式网络系统中，外部存储器就作为其他系统中被存储数据的高速缓存。
在设计嵌入式系统的存储器时需要考虑许多因素：有的嵌入式处理器集成了存储器，一般不需要扩展；有的没有集成存储器，就必须扩展；而有的处理器虽然集成了一定数量的存储器，可以满足一定的需要，但是由于应用软件比较大，需要扩展处理器。整个嵌入式系统的存储器由片内和片外两部分组成。
高速缓冲存储器Cache
为了提高存储器系统的性能，在主存储器和CPU之间采用高速缓冲存储器(Cache)。Cache被广泛用来提高内存系统性能，许多微处理器体系结构都把它作为其定义的一部分。如果正确使用，Cache能够减少内存平均访问时间。Cache提高了内存访问的可变性，即Cache中的访问速度最快，而访问不在缓存中的单元会慢一些。高速缓存可以按照不同的用途与操作方式分为：
（1）统一Cache和独立的数据/程序Cache
如果一个存储系统中指令预取时使用的Cache和数据读写时使用的Cache是用同一个Cache，这时称系统使用统一的Cache。
如果一个存储系统中指令预取时使用的Cache和数据读写时使用的Cache是各自独立的，这时称系统使用了独立的Cache。其中，用于指令预取的Cache称为指令Cache，用于数据读写的Cache称为数据Cache。使用独立的数据Cache和指令Cache，可以在同一个时钟周期中读取指令和数据，而不需要双端口的Cache。但此时要注意保证指令和数据的一致性。
（2）写通Cache和写回Cache
当CPU更新了Cache的内容时，要将结果写回到主存中，通常有两种方法：写通法(Write-Throught)和写回法(Write-Back)。
写通法是指CPU在执行写操作时，必须把数据同时写入Cache和主存。采用写通法进行数据更新的Cache称为写通Cache。
写回法是指CPU在执行写操作时，被写的数据只写入Cache，不写入主存。仅当需要替换时，才把已经修改的Cache块写回到主存中。采用写回法进行数据更新的Cache称为写回Cache。
（3）读操作分配Cache和写操作分配Cache
当进行数据写操作时，可能Cache未命中，这时根据Cache执行的操作不同，将Cache 分为两类：读操作分配Cache和写操作分配Cache。
对于读操作分配Cache，当进行数据写操作时，如果Cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行Cache内容预取。
对于写操作分配Cache，当进行数据写操作时，如果Cache未命中，Cache系统将会进行Cache内容预取，从主存中将相应的块读取到Cache中相应的位置，并执行写操作，把数据写入到Cache中。对于写通类型的Cache，数据将会同时被写入到主存中，对于写回类型的Cache数据将在合适的时候写回到主存中。
在Cache存储系统当中，把主存储器和Cache都划分成相同大小的块。主存地址可以由块号M和块内地址N两部分组成。同样，Cache的地址也由块号m和块内地址n组成。
工作原理图如下图所示。
图1-7Cache工作原理图
当CPU要访问Cache时，CPU送来主存地址，放到主存地址寄存器中。然后通过地址变换部件把主存地址中的块号M变成Cache的块号m，并放到Cache地址寄存器当中。同时将主存地址中的块内地址N直接作为Cache的块内地址n装入到Cache地址寄存器中。如果地址变换成功(通常称为Cache命中)，就用得到的Cache地址去访问Cache，从Cache 中取出数据送到CPU中。如果地址变换不成功，则产生Cache失效信息，并且接着使用主存地址直接去访问主存储器。从主存储器中读出一个字送到CPU，同时，将从主存储器中读出来的数据装入到Cache中去。此时，如果Cache已经满了，则需要采用某种Cache替换策略(如FIFO策略、LRU策略等)把不常用的块先调出到主存储器中相应的块中，以便腾出空间来存放新调入的块。由于程序具有局部性特点，每次发生失效时都把新的块调入到Cache中，能够提高Cache的命中率。
在Cache当中，地址映像是指把主存地址空间映像到Cache地址空间。也就是说，把存放在主存中的程序或数据按照某种规则装入到Cache中，并建立主存地址到Cache地址之间的对应关系。地址变换是指当程序或数据已经装入到Cache后，在实际运行过程当中，
把主存地址如何变成Cache地址。
地址映像和地址变换是密切相关的。采用什么样的地址映像就必然会有相应的地址变换与之对应。但是无论采用什么样的地址映像和地址变换方式，都需要把主存和Cache划分为同样大小的存储单元，通常称存储单元为“块”。在进行地址映像和变换时，都是以块为单位进行调度的。
常用的地址映像和变换方式有：全相联地址映像和变换、组相联地址映像和变换、直接映像和变换。
（1）直接映像和变换
直接映像不仅快，而且造价相对低。但是由于它将Cache映射到主存的策略简单，所以有一定的局限性。例如，考虑一个具有3个块的直接映射Cache，其中单元0，1，2分别映射到不同的块。但单元3，6，9都映射到单元0所处的同一块；地址1，4，7都映射到单独一块，以此类推。如果访问频繁的块正好被映射到同一个块，就不能充分利用Cache 的好处。
（2）组相联地址映像和变换
组相联地址映像和变换由它用到的组的个数来标识，给出n路组相联Cache。每个组被实现为一个直接映射Cache。Cache请求同时广播到所有的组。如果某组中有这个单元，该Cache便报告命中。虽然内存单元还是以相同的方法映射，但每个单元组都有n个分离的块。因此，可以将几个恰好映射到相同Cache块的几个单元同时放入Cache中。组相联Cache结构需要一点额外的内部开销并且比直接映射Cache慢一些，但是它的命中率较高，弥补了其他的不足。
（3）全相联地址映像和变换
在这种方式当中，主存中任意一个块都可以映射到Cache中的任意一个块的位置上。
在Cache的替换中，常用的替换算法有两种：轮转法（Round-Robin）和随机替换算法。轮转法（Round-Robin）维护一个逻辑计数器，利用该计数器依次选择将要被替换出去的Cache块。这种算法容易预测最坏情况下Cache的性能。当它有一个明显的缺点，在程序发生很小的变化时，可能造成Cache平均性能急剧的变化。随机替换算法通过一个伪随机数发生器产生一个伪随机数，用新块将编号为该伪随机数的Cache块替换掉。这种算法很简单，易于实现。但是它没有考虑程序的局部性特点,也没有利用以前块地址分布情况，因而效果较差。同时这种算法不易预测最坏情况下Cache的性能。
存储器部件的分类
嵌入式系统中的存储器部件根据存储器在微机系统中的不同地位，可分为主存储器(Main Memory，简称内存或主存)和辅助存储器(Auxiliary Memory，Secondary Memory，简称辅存或外存)。内存是计算机主机的一个组成部分，用来容纳当前正在使用的或要经常使用的程序和数据，对于内存，CPU可以直接对它进行访问。外存也是用来存储各种信息的，但是CPU要使用这些信息时，必须通过专门的设备将信息先传送到内存中。因此，外存存放的是相对来说不经常使用的程序和数据，另外，外存总是和某个外部设备相关的。
因为内存可由CPU直接存取，再加上一般都用快速存储器件来构成内存，这就使内存的存取速度很快。但是，内存空间的大小受到地址总线位数的限制。例如，在8086/8088
微型计算机系统中，地址总线是20位，所以最大的内存空间为220B=1MB。正是内存的快速存取和容量受限制的特点，使它主要用来存放系统软件、参数及当前要运行的应用软件和数据。系统软件中有一部分软件如引导程序、监控程序或者操作系统中的基本输入/输出部分BIOS，都是无时无刻不用的，它们必须常驻内存；更多的系统软件和全部应用软件则在用到时由外存传送到内存。
作为一个嵌入式计算机系统，在长期使用中，必须有许多程序和数据要存储起来，因此，只有内存就不够了，另外，在实际应用中，希望既能方便地对程序进行修改，又能对它作长期保存，而这也是当前大多数构成内存的器件所不能实现的功能。于是，人们又设计出各种外部存储器。当前，在微型计算机中常见的外存有软盘、硬盘、U盘等，近年来，光盘也逐渐进入使用阶段。外部存储器的容量不受限制。不过，外存都要配置专门的驱动设备才能完成访问功能。比如，软盘要配置软盘驱动器，硬盘要配置硬盘驱动器。所以，外存的特点是大容量，所存信息既可修改又可保存，但速度比较慢，要配置专用设备。
根据存储介质的材料及器件的不同，可分为磁存储器(Magnetic Memory)，半导体集成电路存储器(通常称为半导体存储器)、光存储器(Optical Memory)及激光光盘存储器(Laser Optical Disk)。其中磁存储器中又分为磁芯(Magnetic Core)、磁泡(Magnetic Bubble)、磁鼓(Magnetic Drum)、磁带(Magnetic Tape)和磁盘(Magnetic Disk)等。
存储器按存储信息的功能，分为随机存取存储器(Random Access Memory，RAM)和只读存储器(Read Only Memory，ROM)。随机存取存储器又称读写存储器，一般是指机器运行期间可读、可写的存储器。而只读存储器一般是指机器运行期间只能读出信息，不能随时写入信息的存储器。然而实际上所谓随机存取即指随意存取，是相对于顺序存取而言的。对随机存取的存储器来说，当要取出某一单元的信息时，无需经过中间单元而耗费不必要的时间，即随机存取能做到信息的存取时间与其所在的位置无关。
只读存储器按功能可分为掩模式(简称ROM)、可编程只读存储器(Programmable ROM，PROM)和可改写的只读存储器(Erasable Programmable ROM，EPROM)3种。随机存储器按信息存储的方式，可分为静态RAM(Static RAM，简称SRAM)，动态RAM(Dynamic RAM，简称DRAM)及准静态RAM(Pseudostatic RAM，简称PSRAM)3种。
存储器的组织和结构
描述存储器的最基本的参数是存储器的容量，如4MB。通常，存储器的表示并不唯一，有一些不同表示方法，每种有不同的数据宽度。例如，一个4MB的存储器可能有下列两种表示：
一个1M×4位的阵列，每次存储器访问可获得4位数据项，最大共有220个不同地址。
一个4M×1位的阵列，每次存储器访问可获得1位数据项，最大共有222个不同地址。
在存储器内部，数据是存放在二维阵列存储单元中。因为阵列以二维的形式存储，所以给出的n位地址被分成行地址和列地址(n=r+c)。r是行地址数，c是列地址数。行列选定一个特定存储单元。如果存储器外部宽度为1位，那么列地址仅一位；对更宽的数据，列地址可选择所有列的一个子集。
嵌入式系统属于专用的系统，受到体积、功耗和成本等各方面因素的影响，因此，它的存储器与通用系统的存储器有所不同。嵌入式存储器一般采用存储密度较大的存储器芯
片，存储容量与应用的软件大小相匹配，有时为了设计的需要还要求能够扩展存储器系统。典型的嵌入式存储器系统由ROM、RAM、EPROM等组成的。
常见的嵌入式系统存储设备
（1）RAM(随机存储器)
RAM可以被读和写。它与磁盘不同，地址可以以任意次序被读。RAM可以分为SRAM(静态随机存储器)和DRAM(动态随机存储器)。这两类存储器具有不同的特征：
●SRAM比DRAM运行速度快。
●SRAM比DRAM耗电多。
●在一个芯片上可以置放更多的DRAM。
●DRAM需要周期性刷新。
（2）ROM(只读存储器)
ROM用固定数据预编程。它在嵌入式系统中非常有用，因为许多代码或数据不随时间改变。只读存储器对辐射感应的错误也相对不敏感。
可用的只读存储器通常有工厂编程的只读存储器(有时被称为掩模编程只读存储器(Mask-Programmed ROM))和现场可编程只读存储器。前者从工厂定购时己写入特定程序。它们一般被成千上万地大量订购，但很明显，只有当ROM以一定数量安装时工厂编程才有用。后者可在实验室内被编程。编程单元有时被称为ROM编程器。为给ROM编程，用户以标准格式生成一编程文件，将ROM插进ROM编程器，发送文件到编程器给ROM 编程。ROM的特点为在烧入数据后，无需外加电源来保存数据。断电数据不丢失，但速度较慢，因此适合存储需长期保留的不变数据。常见ROM的分类如下：Mask ROM(掩模ROM)：一次性由厂家写入数据的ROM，用户无法修改。
PROM(Programmable ROM可编程ROM)：和掩模ROM不同的是出厂时厂家并没有写入数据，而是保留里面的内容为全0或全1，由用户来编程一次性写入数据，也就是改变部分数据为1或0。
EPROM(Erasable Programmable ROM电可擦写ROM)：EPROM是通过紫外光的照射，擦掉原先的程序。芯片可重复擦除和写入，解决了PROM芯片只能写入一次的弊端。
EEPROM(E2PROM)电可擦除可编程ROM：EEPR()M是通过加电擦除原数据，通过高压脉冲可以写入数据。使用方便但价格较高，而且写入时间较长，写入较慢。
Flash ROM(闪速存储器)：Flash ROM具有结构简单、控制灵活、编程可靠、加电擦写快捷的优点，而且集成度可以做得很高，它综合了前面的所有优点：不会断电丢失数据(NVRAM)，快速读取，电可擦写可编程(EEPROM)，因此在手机，PC，PPC等电器中成功地获得了广泛的应用。
PROM(Programmable Read-Only Memory，可编程只读存储器)因为只允许用户利用专门的设备(编程器)将自己的程序写入一次，一旦写入后，其内容将无法改变，所以也称一次可编程只读存储器(One Time Programming ROM)。PROM产品出厂时，所有记忆单元均制成“0”(或制成“1”)，用户可以根据需要将其中的某些单元写入数据0或1，以实现对其“编程”的目的。PROM根据写入原理可分为两类：结破坏型和熔丝型。由于它们的写入都是不可逆的，所以只能进行一次性写入。结破坏型在每个行、列线的交点处，制造一
对彼此反向的二极管，它们因为彼此反向而不能导通，故全部为“0”。若某位需要写入“1”，则在相应的行、列之间加上较高电压，将反偏的一只二极管永久性击穿，只留下正向导通的一只二极管，故该位被写入“1”。显然这种写入是一次性的，不可逆转的。
EPROM(Erasable Programmable Read-Only Memory，可擦除可编程只读存储器)不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。EPROM出厂时，存储内容为全“1”，用户可以根据需要将其中某些记忆单元改为“0”。当需要更新存储内容时可以将原存储内容擦除(恢复全“1”)，以便再写入新的内容。EPROM又可分为两种：UVEPROM(紫外线擦除)和EEPROM(电擦除)。UVEPROM需用紫外线灯制作的擦抹器照射存储器芯片上的透明窗口，使芯片中原存内容被擦除。由于是用紫外线灯进行擦除，所以只能对整个芯片擦除，而不能对芯片中个别需要改的存储单元单独擦除。另外，为了防止存储的信息受日光紫外线成分的作用而缓慢丢失，在UVEPROM芯片写入完成后，必须用不透明的黑纸将芯片上的透明窗口封住。EEPROM。是采用电气方法来进行擦除的，在联机条件下既可以用字擦除，也可以用数据块擦除方式擦除。以字擦除方式操作时，能够只擦除被选中存储单元的内容；以数据块擦除方式操作时，可擦除数据块内所有单元的内容。EPROM虽然既可读，又可“写”，但它却不能取代RAM。因为EPROM的编程次数(寿命)是有限的；而且它的写入时间过长，即使对于EEPROM，擦除一个字节需要约10ms，写入一个字节大约需要10us，比SRAM或DRAM的时问长100～1000倍。
为了省却消除EPROM上数据需照射紫外线的麻烦程序，在20世纪80年代所开发的电擦除式PROM(Electrically Erasable Programmable Read-Only Memory，EEPROM)就很受开发人员的欢迎，EEPROM不但可以利用电压的高低来写入数据，还可以直接利用电压的高低清除EEROM所存储的数据。EEPROM的工作原理：EEPROM要写入数据“0”的时候，栅极也接上高电压(通常为17V)，P型基底接上0V的电压，源极接上高电压，漏极也接上高电压，浮动栅极则被注入电子。EEPROM要写入数据“1”的时候，栅极接上高电压(通常17V)，P型基底接上0V的电压，源极接上0V，漏极接上高电压，浮动栅极保持原本清除状态。EEPROM数据写入后，源极的电压接上高电压，表示EEPROM在内存的保持状态，要读取数据的时候，源极电压接到0V，源-漏极间会根据浮动栅极是否有足够电子在来接通，如果浮动栅极有足够的电子，则源-漏极为开路，表示数据为“1”，若浮动栅极没有足够的电子，则源-漏极为短路，表示数据为“0”。当要清除EEPROM上的数据，就将栅极电压接到0V，P基底接上高电压，源极与漏极接上高电压，浮动栅极的电子会穿越绝缘体往P基底放电，完成EEPROM的数据清除工作。EEPROM在数据清除的时候可以针对个别的存储单元进行清除操作，比起EPROM需整个清除数据方便许多。EEPROM 的数据存储保持能力可以长达10年，而数据清除再被规划的次数可以达到一万次以上，因此EEPROM的使用比EPROM更为普遍。
（3）Flash Memory
Flash Memory是嵌入式系统中重要的组成部分，它在嵌入式系统中的功能可以和硬盘在PC中的功能相比，它们都是用来存储程序和数据的，而且可以在掉电情况下继续保存数据使其不会丢失。
Flash Memory(闪速存储器)作为一种安全、快速的存储体，具有体积小、容量大、成本低、掉电数据不丢失等一系列优点，己成为嵌入式系统中数据和程序最主要的载体。由于Flash Memory在结构和操作方式上与硬盘、E2ROM等其他存储介质有较大区别，使用Flash Memory时必须根据其自身特性，对存储系统进行特殊设计，以保证系统的性能达到
最优。
Flash Memory是一种非易失性存储器NVM(Non-V olatile Memory)，根据结构的不同可以将其分成。NOR Flash和NAND Flash两种。Flash Memory具有如下特点：区块结构：Flash Memory在物理结构上分成若干个区块，区块之间相互独立。比如NOR Flash把整个存储区分成若干个扇区(Sector)，而NAND Flash把整个存储区分成若干个块(Block)。
先擦后写：由于Flash Memory的写操作只能将数据位从1写成0，不能从0写成1，所以在对存储器进行写入之前必须先执行擦除操作，将预写入的数据位初始化为1。擦操作的最小单位是一个区块，而不是单个字节。
操作指令：除了NOR Flash的读，Flash Memory的其他操作不能像RAM那样，直接对目标地址进行总线操作。比如执行一次写操作，它必须输入一串特殊的指令(NOR Flash)，或者完成一段时序(NAND Flash)才能将数据写入到Flash Memory中。
位反转：由于Flash Memory固有的电器特性，在读写数据过程中，偶然会产生一位或几位数据错误。这就是位反转。位反转无法避免，只能通过其他手段对结果进行事后处理。
坏块：Flash Memory在使用过程中，可能导致某些区块的损坏。区块一旦损坏，将无法进行修复。如果对己损坏的区块进行操作，可能会带来不可预测的错误。尤其是NAND Flash在出厂时就可能存在这样的坏块(已经被标识出)。
NOR Flash的特点是应用程序可以直接在闪存内运行，不需要再把代码读到系统RAM 中运行。NOR Flash的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。
NAND Flash结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快，这也是为何所有的U盘都使用NAND Flash作为存储介质的原因。应用NAND Flash的困难在于闪存和需要特殊的系统接口。
NOR和NAND型Flash Memory各自的典型特征和不同点。
1.性能比较：Flash Memory是非易失内存，可以对以块或扇区为单位的内存单元进行擦写和再编程。任何闪存器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写操作之前必须先执行擦除。NAND Flash执行擦除操作是十分简单的，而NOR型内存则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR型内存时是以64～128KB为单位的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND Flash是以8~32KB的块进行的，执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NOR和NAND Flash之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时)，更多的擦除操作必须在基于NOR Flash的单元中进行。这样，当选择存储解决方案时，设计人员必须权衡以下的各项因素：NOR Flash的读速度比NAND Flash稍快一些。
NAND Flash的写入速度比NOR Flash快很多。
NAND Flash的4ms擦除速度远比NOR Flash的5s快。大多数写入操作需要先进行擦除操作。
NAND Flash的随机读取能力差，适合大量数据的连续读取。
2.接口差别：NOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。NAND Flash地址、数据和命令共用8位总线(Samsung公司某些新的NAND Flash有16位总线)，每次读写都要使用复杂的I/O接口串行地存取数据，8
电子硬件工程师要求
电子硬件工程师要求 基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本...基本上就可以成为一个合格的电子工程师:第一部分:硬件知识一、数字信... 基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 1）基本设计规范 2）CPU基本知识、架构、性能及选型指导 3）MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4）网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型 5）常用总线的基本知识、性能详解 6）各种存储器的详细性能介绍、设计要点及选型 7）Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型 8）常用器件选型要点与精华 9）FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导 10）VHDL和Verilog HDL介绍 11）网络基础 12）国内大型通信设备公司硬件研究开发流程 最流行的EDA工具指导 熟练掌握并使用业界最新、最流行的专业设计工具 1）Innoveda公司的ViewDraw，Power PCB，Cam350 2）CADENCE公司的OrCad，Allegro，Spectra 3）Altera公司的MAX+PLUS II 4）学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS II、ISE、FOUNDATION等工具 5）XILINX公司的FOUNDATION、ISE 一．硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 1）产品需求分析 2）开发可行性分析 3）系统方案调研 4）总体架构，CPU选型，总线类型 5）数据通信与电信领域主流CPU：M68k系列，PowerPC860,PowerPC8240,8260体系结构，性能及对比6）总体硬件结构设计及应注意的问题 7）通信接口类型选择 8）任务分解 9）最小系统设计 10）PCI总线知识与规范 11）如何在总体设计阶段避免出现致命性错误 12）如何合理地进行任务分解以达到事半功倍的效果 13）项目案例：中、低端路由器等 二．硬件原理图设计技术 目的：通过具体的项目案例，详细进行原理图设计全部经验，设计要点与精髓揭密。 1）电信与数据通信领域主流CPU（M68k,PowerPC860,8240,8260等）的原理设计经验与精华；
硬件电路设计基础知识
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）
二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）
硬件电路设计过程经验分享 (1)
献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。
pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要
硬件电路设计流程系列--方案设计
平台的选择很多时候和系统选择的算法是相关的，所以如果要提高架构，平台的设计能力，得不断提高自身的算法设计，复杂度评估能力，带宽分析能力。 常用的主处理器芯片有：单片机，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，这些处理器的比较在网上有很多的文章，在这里不老生常谈了，这里只提1个典型的主处理器选型案例。 比如市场上现在有很多高清网络摄像机（HD-IPNC）的设计需求，而IPNC的解决方案也层出不穷，TI的解决方案有DM355、DM365、DM368等，海思提供的方案则有Hi3512、Hi3515、Hi3520等，NXP提供的方案有PNX1700、PNX1005等。 对于HD-IPNC的主处理芯片，有几个主要的技术指标：视频分辨率，视频编码器算法，最高支持的图像抓拍分辨率，CMOS的图像预处理能力，以及网络协议栈的开发平台。 Hi3512单芯片实现720P30 编解码能力，满足高清IP Camera应用, Hi3515可实现1080P30的编解码能力，持续提升高清IP Camera的性能。 DM355单芯片实现720P30 MPEG4编解码能力，DM365单芯片实现720P30 编解码能力, DM368单芯片实现1080P30 编解码能力。 DM355是2007 Q3推出的，DM365是2009 Q1推出的，DM368是2010 Q2推出的。海思的同档次解决方案也基本上与之同时出现。 海思和TI的解决方案都是基于linux，对于网络协议栈的开发而言，开源社区的资源是没有区别的，区别的只在于芯片供应商提供的SDK开发包，两家公司的SDK离产品都有一定的距离，但是linux的网络开发并不是一个技术难点，所以并不影响产品的推广。 作为IPNC的解决方案，在720P时代，海思的解决方案相对于TI的解决方案，其优势是支持了编解码算法，而TI只支持了MPEG4的编解码算法。虽然在2008年初，MPEG4的劣势在市场上已经开始体现出来，但在当时这似乎并不影响DM355的推广。 对于最高支持的图像抓拍分辨率，海思的解决方案可以支持支持JPEG抓拍3M Pixels@5fps，DM355最高可以支持5M Pixels，虽然当时没有成功的开发成5M Pixel的抓拍（内存分配得有点儿问题，后来就不折腾了），但是至少4M Pixel 的抓拍是实现了的，而且有几个朋友已经实现了2560x1920这个接近5M Pixel 的抓拍，所以在这一点上DM355稍微胜出。 因为在高清分辨率下，CCD传感器非常昂贵，而CMOS传感器像原尺寸又做不大，导致本身在低照度下就性能欠佳的CMOS传感器的成像质量在高分辨率时变差，
电路硬件设计基础
1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
硬件电路设计基础知识
硬件电路设计基础知识 Document serial number【LGGKGB-LGG98YT-LGGT8CB-LGUT-
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识一、什么是半导体
半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物） 二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 掺杂──管子 温度──热敏元件 光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 自由电子──受束缚的电子（－） 空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显着地改变半导体的导电特性，从而制造出杂质半导体。 N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷 P──＋5价使自由电子大大增加 原理： Si──＋4价 P与Si形成共价键后多余了一个电子。 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理： Si──＋4价 B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。
硬件电路板设计规范
硬件电路板设计规范(总36 页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面，使用请直接删除
0目录 0目录............................................... 错误!未定义书签。
1概述............................................... 错误!未定义书签。 适用范围............................................ 错误!未定义书签。 参考标准或资料 ...................................... 错误!未定义书签。 目的................................................ 错误!未定义书签。2PCB设计任务的受理和计划............................ 错误!未定义书签。 PCB设计任务的受理................................... 错误!未定义书签。 理解设计要求并制定设计计划 .......................... 错误!未定义书签。3规范内容........................................... 错误!未定义书签。 基本术语定义........................................ 错误!未定义书签。 PCB板材要求: ....................................... 错误!未定义书签。 元件库制作要求 ...................................... 错误!未定义书签。 原理图元件库管理规范：......................... 错误!未定义书签。 PCB封装库管理规范............................. 错误!未定义书签。 原理图绘制规范 ...................................... 错误!未定义书签。 PCB设计前的准备..................................... 错误!未定义书签。 创建网络表..................................... 错误!未定义书签。 创建PCB板..................................... 错误!未定义书签。 布局规范............................................ 错误!未定义书签。 布局操作的基本原则............................. 错误!未定义书签。 热设计要求..................................... 错误!未定义书签。 基本布局具体要求............................... 错误!未定义书签。 布线要求............................................ 错误!未定义书签。 布线基本要求................................... 错误!未定义书签。 安规要求....................................... 错误!未定义书签。 丝印要求............................................ 错误!未定义书签。 可测试性要求........................................ 错误!未定义书签。 PCB成板要求......................................... 错误!未定义书签。
硬件工程师必须掌握基础
第一部分．硬件工程师必须掌握基础知识与经验精华 目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。成为合格的硬件工程师的必备知识，全部来源于工程实践的实际要求. 1) 基本设计规范 2) CPU基本知识、架构、性能及选型指导（MIPS，POWERPC，X86） 3) MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4) 网络处理器(INTEL、MOTOROLA、IBM)基本知识、架构、性能及选型 5) 多核CPU的基础知识及典型应用 6) 常用总线的基本知识、性能详解（总线带宽、效率等） 7) 各种存储器详细性能介绍,设计要点及选型指导（DDR I，DDR II，L2 CACHE） 8) DATACOM、TELECOM常用物理层接口芯片基本知识、性能、设计要点及选型指导 9) 常用器件选型指导 10)FPGA、CPLD、EPLD的详细性能、设计要点及选型指导 11)VHDL or Verilog HDL 12)网络基础：交换，路由 13)国内大型硬件设备公司的硬件研发规范和研发流程介绍: 第二部分．硬件开发工具 目的：“工欲善其事，必先利其器”，熟练使用业界最新、最流行的专业设计工具，才可完成复杂的硬件设计。为了让学员对自己的培训投资能够物超所值,我们不会象某些培训机构那样, 将大量时间浪费在工具的使用上面,课堂上我们将基本不讲授这些工具的使用方法,而是希望学员能够通过自己在课下学习,此部分我们只进行课堂上的关键部分的指导,本部分不是课程的重点内容,虽然工具的使用对于成为合格的硬件工程师是必须和必备的技能; 1) INNOVEDA公司的ViewDraw，PowerPCB，Cam350 2) CADENCE公司的OrCad，Allegro，Spectra 3) Altera公司的MAX+PLUS II 4) XILINX公司的FOUNDATION、ISE 第三部分．硬件总体设计及原理图设计的核心经验与知识精华 此部分，讲师将依据国内著名硬件设备公司的产品开发流程，以基于高速总线结构和高端CPU的几个硬件开发项目为主线，将详细、深入、专业地讲解、剖析硬件总体设计和原理设计的核心经验和知识精华，把业内一些“概不外传”的经验与精髓传授给学员。我们希望通过"真正的经验传授"使你迅速成长为优秀的硬件总体设计师； 核心要点: 1)原理图设计全部经验揭密2) 原理图检查checklist 3) 设计理念的根本改变：“纸上”作业4) 结合已经批量转产的高端产品的原理图（原件）进行讲解 1) 产品需求分析 2) 开发可行性分析 3) 系统方案调研，给出我们自己总结的、非常实用有效的、相关的检查项， 4) 硬件总体设计的检查: checklist 5) 总体架构，CPU选型，总线类型 6) 通信接口类型选择 7) 任务分解
硬件基础知识
第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦
硬件电路设计规范
硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度，增强硬件开发人员的责任感和使命感，提高工作效率和开发成功率，保证产品质量。 1、深入理解设计需求，从需求中整理出电路功能模块和性能指标要求； 2、根据功能和性能需求制定总体设计方案，对CPU等主芯片进行选型，CPU 选型有以下几点要求： 1）容易采购，性价比高； 2）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； 3）可扩展性好； 3、针对已经选定的CPU芯片，选择一个与我们需求比较接近的成功参考设计。 一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读CPU芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进
行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多CPU都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计； 4、根据需求对外设功能模块进行元器件选型，元器件选型应该遵守以下原则： 1）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片，减少风险； 2）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； 3）采购方便原则：尽量选择容易买到，供货周期短的元器件； 4）持续发展原则：尽量选择在可预见的时间内不会停产的元器件； 5）可替代原则：尽量选择pin to pin兼容种类比较多的元器件； 6）向上兼容原则：尽量选择以前老产品用过的元器件； 7）资源节约原则：尽量用上元器件的全部功能和管脚； 5、对选定的CPU参考设计原理图外围电路进行修改，修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计，如果找到的参考设计连接方法都是完全一样的，那么基本可以放心参照设计，但即使只有一个参考设计与其他的不一样，也不能简单地少数服从多数，而是要细读芯片数据手册，深入理解那些管脚含义，多方讨论，联系芯片厂技术支持，最终确定科学、正确的连接方式，如果仍有疑义，可以做兼容设计；当然，如果所采用的成功参考设计已经是
模拟电路设计 基础知识(笔试时候容易遇到的题目)
模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货
机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注
硬件电路设计基础知识.docx
硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器
第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）
1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子
电子硬件的知识体系是怎样的
电子硬件的知识体系是怎样的 最近有不少软件领域的牛人进军硬件行业，但不知从何处入手。相信每个人面对一个庞大的知识体系时都一样迷茫。最佳的应对策略就是找一个最贴近自己需求的切入点，然后向四面八方铺开去逐渐认识整个知识网络。这篇文章就是为了让你在这个知识网里面找到自己现在的位置，然后有目的有方向地选择下一步。 简单来讲硬件的体系像软件一样也分层：最底层是包含电学现象在内的微观物理现象，几乎是纯粹的抽象理论集合，能看得见摸得着的实物不多。比如半导体掺杂特定杂质后，其原子核俘获自由电子的能力增强或减弱。由此带来的PN结的应用。再比如带电粒子在磁场中的受力情况（洛仑兹力），由此延伸出阴极射线管、霍尔效应等应用。还有通电导线以及螺线管产生的磁场形状，这个应用就多了去了。再比如波动的发射源与接收点之间距离变化造成接收到的频率变化（多普勒效应），由此延伸出测速雷达之类的应用……基本上从初中物理到大学物理，所有与电相关的知识都涵盖在里面。物理与数学作为基础学科与这些基本物理现象一脉相承，是整个硬件行业乃至软件行业的基石。现在很多硬件工程师并不熟悉这些基础学科，这在解决问题时会给他们带来很大的局限，一是无法迅速找到最合适的方案，二是无法分析手中的方案来龙去脉是什么，怎样优化现有方案。向上一层是分立电子元件。电阻、电容、电感、二极管这些称为无源器件，三极管、场效应管这些是有源器件，这些器件的特性反应在输出信号随着输入信号变化的特性上，而要这些特性体现出来，必须在输入信号之外另行提供电源，因此叫做有源器件。 分立电子元件是板级硬件工程师选材的基本单位。这一层分为理论和实践两个方面，实践不难，找几个典型的电子元件摸一摸，拿万用表测一下。以后看见了能认识就行。理论这方面，合格的模电工程师必须熟练掌握这些元件的自身特性和典型应用。数字硬件工程师往往不太注重这些基本知识，有人不会画N-MOSFET和P-MOSFET的电路符号，有人不懂计算晶体三极管的静态工作点。还有人RC电路的零状态响应理解不够透彻，不懂怎样计算数字集成电路的复位阻容网络时间常数。这些多少都会构成硬伤。学习这一层理论最好参考通用的大学《电工学》教材，高等教育出版社上下册。如果对上面讲过的最底层的
电路设计的基本原理和方法
电路设计的基本原理和方法 本人经过整理得出如下的电路设计方法，希望对广大电子爱好者及热衷于硬件研发的朋友有所帮助。 电子电路的设计方法 设计一个电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各个部分进行单元的设计，参数计算和器件选择，最后将各个部分连接在一起，画出一个符合设计要求的完整的系统电路图。 一．明确系统的设计任务要求 对系统的设计任务进行具体分析，充分了解系统的性能，指标，内容及要求，以明确系统应完成的任务。 二．方案选择 这一步的工作要求是把系统要完成的任务分配给若干个单元电路，并画出一个能表示各单元功能的整机原理框图。 方案选择的重要任务是根据掌握的知识和资料，针对系统提出的任务，要求和条件，完成系统的功能设计。在这个过程中要敢于探索，勇于创新，力争做到设计方案合理，可靠，经济，功能齐全，技术先进。并且对方案要不断进行可行性和有缺点的分析，最后设计出一个完整框图。框图必须正确反映应完成的任务和各组成部分的功能，清楚表示系统的基本组成和相互关系。 三．单元电路的设计，参数计算和期间选择 根据系统的指标和功能框图，明确各部分任务，进行各单元电路的设计，参数计算和器件选择。 1．单元电路设计 单元电路是整机的一部分，只有把各单元电路设计好才能提高整机设计水平。 每个单元电路设计前都需明确各单元电路的任务，详细拟定出单元电路的性能指标，与前后级之间的关系，分析电路的组成形式。具体设计时，可以模仿传输的先进的电路，也可以进行创新或改进，但都必须保证性能要求。而且，不仅单元电路本身要设计合理，各单元电路间也要互相配合，注意各部分的输入信号，输出信号和控制信号的关系。 2．参数计算 为保证单元电路达到功能指标要求，就需要用电子技术知识对参数进行计算。例如，放大电路中各电阻值，放大倍数的计算；振荡器中电阻，电容，振荡频率等参数的计算。只有很好的理解电路的工作原理，正确利用计算公式，计算的参数才能满足设计要求。 参数计算时，同一个电路可能有几组数据，注意选择一组能完成电路设计要求的功能，在实践中能真正可行的参数。 计算电路参数时应注意下列问题： （1）元器件的工作电流，电压，频率和功耗等参数应能满足电路指标的要求； （2）元器件的极限参数必须留有足够充裕量，一般应大于额定值的1．5倍； （3）电阻和电容的参数应选计算值附近的标称值。 3．器件选择 （1）元件的选择 阻容电阻和电容种类很多，正确选择电阻和电容是很重要的。不同的电路对电阻和电容性能要求也不同，有解电路对电容的漏电要求很严，还有些电路对电阻，电容的性能和容量要求很高。例如滤波电路中常用大容量（100ｕF～3000uF）铝电解电容，为滤掉高频通常
硬件工程师必用20个电子线路图
这20个电子线路图，硬件工程师一定用得上！ 电子技术、无线电维修及电子制造工艺技术绝不是一门容易学好、短时间内就能够掌握的学科。这门学科所涉及的方方面面很多，各方面又相互联系，作为初学者，首先要在整体上了解、初步掌握它。 无论是无线电爱好者还是维修技术人员，你能够说出电路板上那些小元件叫做什么，又有什么作用吗？如果想成为元件（芯片）级高手的话，掌握一些相关的电子知识是必不可少的。 普及与电子基础知识，拓宽思路交流，知识的积累是基础的基础，基础和基本功扎实了才能奠定攀登高峰阶梯！这就是基本功。 电子技术的历史背景： 早在两千多年前，人们就发现了电现象和磁现象。我国早在战国时期（公元前475一211年）就发明了司南。而人类对电和磁的真正认识和广泛应用、迄今还只有一百多年历史。在第一次产业革命浪潮的推动下，许多科学家对电和磁现象进行了深入细致的研究，从而取得了重大进展。人们发现带电的物体同性相斥、异性相吸，与磁学现象有类似之处。 1785年，法国物理学家库仑在总结前人对电磁现象认识的基础上，提出了后人所称的“库仑定律”,使电学与磁学现象得到了统一。 1800年，意大利物理学家伏特研制出化学电池，用人工办法获得了连续电池，为后人对电和磁关系的研究创造了首要条件。 1822年，英国的法拉第在前人所做大量工作的基础上，提出了电磁感应定律，证明了“磁”能够产生“电”,这就为发电机和电动机的原理奠定了基础。 1837年美国画家莫尔斯在前人的基础上设计出比较实用的、用电码传送信息的电报机，之后，又在华盛顿与巴尔的摩城之间建立了世界上第一条电报线路。 1876 年，美国的贝尔发明了电话，实现了人类最早的模拟通信。英国的麦克斯韦在总结前人工作基础上，提出了一套完整的“电磁理论”,表现为四个微分方程。这那就后人所称的“麦克斯韦方程组”.麦克斯韦得出结论：运动着的电荷能产生电磁辐射，形成逐渐向外传播的、看不见的电磁波。他虽然并未提出“无线电”这个名词，但他的电磁理论却已经告诉人们，“电”是能够“无线”传播的。 对模拟电路的掌握分为三个层次：
单片机硬件电路设计
单片机应用设计
概述 单片机是一种大规模的具有计算机基本功能的单片 单片机是一种大规模的具有计算机基本功能的单片集成电路。可以与少量外围电路构成一个小而完善的计算机系统。芯片内置和外围的电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。 单片机具有体积小、功耗低、控制功能强、扩 单片机具有体积小、功耗低、控制功能强、扩展灵活、使用方便等优点，广泛应用于仪器仪表、家用电器、医用设备、航空航天、通信产品、智能玩具、汽车电子、专用设备的智能化管理及过程控制等领域。 制等领域。
单片机类型 集中指令集（CISC）和精简指令集（RISC）–采用CISC结构的单片机数据线和指令线分时复 用，即所谓冯.诺伊曼结构。它的指令丰富，功 能较强，但取指令和取数据不能同时进行，速度 受限，价格亦高。 –采用RISC结构的单片机，数据线和指令线分离 ，即所谓哈佛结构。这使得取指令和取数据可同 时进行，且由于一般指令线宽于数据线，使其指 令较同类CISC单片机指令包含更多的处理信息 ，执行效率更高，速度亦更快。同时，这种单片 机指令多为单字节，程序存储器的空间利用率大 大提高，有利于实现超小型化。
常用的几个系列单片机 MCS-51及其兼容系列： –英特尔公司的MCS-51系列单片机是目前应 用最广泛的8位单片机之一，并且ATMEL、 PHILIPS、ADI、MAXIM、LG、 SIEMENS等公司都有其兼容型号的芯片。 这个系列的单片机具有运算与寻址能力强， 存储空间大，片内集成外设丰富，功耗低等 优点，其中大部分兼容芯片都含有片内 FLASH程序存储器，价格便宜。适合应用于 仪器仪表、测控系统、嵌入系统等开发。
基础知识汇总!硬件工程师常见笔试题
基础知识汇总！硬件工程师常见笔试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫定理包括电流定律和电压定律。 电流定律（KCL）：在集总电路中，任何时刻，对任一结点，所有流出结点的支路电流的代数和恒等于零。 电压定律（KVL）：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）； 负反馈的优点：（未知） 稳定放大倍数； 改变输入电阻——串联负反馈，增大输入电阻；并联负反馈，减少输入电阻； 改变输出电阻——电压负反馈，减少输出电阻；电流负反馈，增大输出电阻； 有效地扩展放大器的通频带； 改善放大器的线性和非线性失真。 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 频率补偿目的就是减小时钟和相位差，使输入输出频率同步 很多放大电路里都会用到锁相环频率补偿电路 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<