全差分CMOS运算放大器的设计毕业设计

CMOS运算放大器的设计

毕业设计（论文）原创性声明和使用授权说明

原创性声明

本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作者签名：日期：

指导教师签名：日期：

使用授权说明

本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

作者签名：日期：

学位论文原创性声明

本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。

作者签名：日期：年月日

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

涉密论文按学校规定处理。

作者签名：日期：年月日

导师签名：日期：年月日

目录

第一章绪论 (6)

1.1设计平台及软件介绍 (6)

1.1.1PSPICE简介 (6)

1.1.2 L-Edit简介 (6)

1.1.3 Cadence OrCAD Capture简介 (6)

1.2 设计方法 (7)

1.2.1CMOS运算放大器设计方法 (7)

1.2.2运算放大器的性能优化 (7)

第二章全差分运算放大器基础 (9)

2.1 MOS器件基本特性 (9)

2.1.1 MOSFET的结构和大信号特性 (9)

2.1.2 MOSFET的小信号模型 (10)

2.2运算放大器概述 (11)

2.3全差分运算放大器特点 (12)

第三章CMOS模拟运放设计 (14)

3.1设计目标 (14)

3.2电路结构分析 (14)

3.3.1 输入级设计 (15)

3.3.2电流镜电路 (16)

3.3.3偏置电路 (17)

3.3.4 输出级 (18)

3.3.5 整体电路 (18)

第四章运放参数的模拟与测量 (20)

4.1瞬态分析 (20)

4.2 温度特性 (21)

4.3输出阻抗 (22)

4.4交流特性分析 (23)

5.1版图设计基础 (24)

5.1.1设计流程 (24)

5.1.2 L-edit中的版图设计 (25)

5.2 版图设计 (26)

5.3版图参数的提取并仿真 (27)

5.3.1版图参数的提取和修改 (27)

5.3.2电路仿真 (27)

第六章总结 (29)

【参考资料】 (30)

附录： (31)

一、Pspice仿真代码： (31)

1、原理层次仿真代码（偏置电压由直流电压直接替代） (31)

2、MOS分压电路中MOS宽长比确定电路 (33)

3、最终Pspice仿真代码 (33)

二、版图生成代码 (35)

三、版图修改代码 (38)

第一章绪论

1.1设计平台及软件介绍

1.1.1 PSPICE简介

PSPICE是由SPICE（Simulation Program with Intergrated Circuit Emphasis）发展而来的用于微机系列的通用电路分析程序。于1972年由美国加州大学伯克利分校的计算机辅助设计小组利用FORTRAN语言开发而成，主要用于大规模集成电路的计算机辅助设计。

PSPICE仿真软件具有强大的电路图绘制功能、电路模拟仿真功能、图形后处理功能和元器件符号制作功能，以图形方式输入，自动进行电路检查，生成图表，模拟和计算电路。它的用途非常广泛，不仅可以用于电路分析和优化设计，还可用于电子线路、电路和信号与系统等课程的计算机辅助教学。与印制版设计软件配合使用，还可实现电子设计自动化。被公认是通用电路模拟程序中最优秀的软件，具有广阔的应用前景。

1.1.2 L-Edit简介

L-Edit是专用集成电路设计软件TannerTools中的主要版图设计软件，是一个用来制造集成电路掩膜的版图设计工具。L-Edit中的层与掩膜生产过程相关联，不同的层能被方便地显示为不同的颜色和样式，并且每层间相互独立。L-Edit 以文件、单元、简单的掩膜的形式描述版图设计。其最大的特点是速度快、功能强、使用方便和分层设计。

1.1.3 Cadence OrCAD Capture简介

Cadence、OrCAD、Capture 是线路图输入系统，具有快捷、通用的设计输入能力，针对设计一个新的模拟电路、修改现有的一个 PCB 的线路图、或者绘制一个 HDL 模块的方框图，都提供了所需要的全部功能。它运行在 PC 平台，用于 FPGA 、 PCB 和Cadence、OrCAD、PSpice设计应用中，它是业界第一个真正基于 Windows 环境的线路图输入程序，易于使用的功能及特点已使其成为线路图输入的工业标准。

1.2 设计方法

1.2.1CMOS运算放大器设计方法

CMOS运算放大器的设计通常包括结构设计和器件设计两个状态。首先，寻找可行的结构，如果选择的结构不符合要求，则需要修改结构或重新设计。一旦符合条件，接着进行器件设计，确定直流工作点、器件尺寸和偏置网络，必须仔细计算器件的尺寸以满足运放的交、直流要求。为了满足所有的设计指标，这两个设计步骤需要重复的进行。下图给出了运算放大器的设计流程：

图1.1：模拟运算放大器设计流程

1.2.2运算放大器的性能优化

“理想”运放具有以下的特性：无限大的输入阻抗和输出电流；无限大的转换速率和开环增益；无噪声、失调、功耗浪费和信号失真；无负载、频率和电源电压的限制。事实上，没有运放能达到以上所有的特性。在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。如下图“模拟电路设计八边形法则”所示，这样的折衷选择、互相制约对高性能放大器的设计提出了许多难题，要靠理论和经验才能得到一个较佳的折衷方案。

图1.2：模拟电路设计八边形法则

第二章全差分运算放大器基础本章主要介绍MOS器件的一些特性，以及运算放大器的相关内容。2.1 MOS器件基本特性

2.1.1 MOSFET的结构和大信号特性

下面为N沟道增强型MOS管的剖面图及其输出特性曲线。

图2.1：强反型时增强型NMOS管的剖面图

图2.2：NMOS管的i-u特性

CMOS 管的强反型区：

当MOS 器件的栅源电压大于阈值电压时，称之为强反型状态。当

TH GS DS u u u ->时，器件饱和区，这里的DS u ，GS u 与TH u 分别指MOS

管的漏源电压、栅源电压和阈值电压。实际上，在MOS 运放设计中，大部分的MOS 管都是工作在饱和状态，因为对于给定的漏极电流和器件尺寸来说，工作在饱和区可以提供稳定

GS u 的电流和比较大的电压增益。在饱和区，MOS 器件的漏极电

流d i 和栅源电压的关系由下式决定：

()()2221T H GS N T H GS ox n D u u K u u L

W

C i -=-=

μ 式中uN 为NMOS 沟道中电子迁移率，COX 为栅氧化区单位面积电容，W 为有效沟道宽

度，L 是有效沟道长度，KN 为NMOS 管的导电因子。

在模拟电子电路中，MOSFET 的跨导gm 是一个重要的参数。根据上式可求得MOSFET 在饱和区静态工作点处的小信号跨导：

()T H

GS D T H GS ox

n GS D m u u i u u L W

C u i g -=-=??=2μ

或者

D ox

n m i L

W

C u g 2=

可见MOSFET 的饱和区的跨导m g 不仅与它的工作电流D i 有关，而且可通过选择

器件尺寸L

W

加以改变。正因为如此，使MOS 模拟IC 的设计更为灵活。

2.1.2 MOSFET 的小信号模型

当NMOS 管在直流偏置作用下工作于饱和区时，其交流小信号等效模型如下 图所示，在电路计算中，由MOS 管的大信号模型算出电路的静态工作点后，就必须由小信号等效模型来分析电路。小信号模型是能简化计算工作的线性模型，它是在一定的电压电流下有效，它的各项参数依赖于大信号模型参数和直流变量。

图2.3：MOSFET 的小信号模型

上图列出手工设计时的简化等效电路模型，各参数定义如下：栅-衬底电容DB C 和源-衬底电容SB C ；GB C 、GS C 、栅-漏电容GD C ；

()T H GS ox

n GS D m u u L

W

C u i g -=??=μ 饱和区跨导：

令 L

W C ox

n μβ=

m g 可以表示为：

()D TH GS m i u u g ββ2=-=

输出电阻为：

D o i r λ1=

输出电阻影响模拟电路的许多特性，例如，它限制着大多数放大器的最大电压增益。在简化的手工分析中，可以使用近似表达式：

GS m D u g i =

2.2运算放大器概述

运算放大器是模拟电路设计中用途最广/最重要的部件，大量的具有复杂程度的运放被用来实现各种功能：从直流偏置产生到高速放大或滤波。运算放大器是具有足够正向增益的放大器（受控源），当加负反馈时，闭环传输函数与运算放大器的增益几乎无关。利用这个原理可以设计出很多有用的模拟电路和系统。对运算放大器最主要的一个要求是有一个足够大的开环增益以符合负反馈的概念。单级放大器大多没有足够大的增益，因此多数CMOS 运放采用两级或多级增益。最常

用的运算放大器之一是两级运算放大器，下图为最常用的两级运算放大器的框图。

图2.4：运算放大器的基本结构

上图描述了运算放大器的重要组成部分，CMOS运算放大器在结构上非常类似于双极型运算放大器。

输入级——主要作用是放大差模输入信号，由差分放大电路组成，有时会提供一个差分到单端的转换，利用它的对称性可以提高整个电路的共模抑制比，可以改善噪声和失调性能，且具有很强的抗干扰能力，并具有温度漂移下、级间易直接耦合。

增益级——这一级的主要作用是提高电压的增益，如果差分输入级没有完成差分到单端的转换，那么这个工作应该由这级来完成。

输出级——输出级一般由源极跟随器或推挽放大器组成，用于降低输出阻抗，维持大的信号摆幅。

偏置电路——主要用于为每只晶体管建立适当的静态工作点。

补偿电路——在运算放大器中加负反馈，用以保持整个电路工作的稳定。

2.3全差分运算放大器特点

现代模拟集成电路中，高性能的运放多采用全差分形式。所谓全差分运放，指的是输入输出均为差分形式的运算放大器。全差分运放同普通的单端输出运放相比，有以下几个优点：

1. 全差分运放具有低噪声特性，由于全差分运放电路的结构完全对称，因而在

理想情况下，外部噪声对运放的两条信号通路所产生的影响完全相同。在实际电路中，外部噪声对不同的信号通路的影响不可能是完全相同的。因此，全差分运放虽然能够抑制噪声，但也只能是抑制共模噪声，对差模噪声全差分也无能为力。然而，相对于单端输出的运放来说，其噪声特性还是有较明显改善的。

2. 全差分运放具有较大的输出电压摆幅，由于全差分运放的输出为差模输出，

因而其输出电压摆幅同普通运放相比可以变大一倍。此外，互补的输出信号除了可以使运放的输出摆幅变大一倍之外，还使得运放的增益可以提高大约6db，从而可以在低电源电压下实现高增益和宽摆幅输出。

3. 由于全差分运放的输出信号摆幅增大，同时其共模噪声得到抑制，因为信噪

比随之增加。

4. 全差分形式可以较好的抑制谐波失真的偶数阶项。

第三章CMOS模拟运放设计

通过上章对运算的简单介绍，本章提出设计目标，并选择适当的结构进行设计。

3.1设计目标

本CMOS运放的设计的性能指标如下表所示：

表3.1 性能参数参数描述设计值

电源电压5V

工作温度0~50度

输出形式差分输出

幅值增益（1~100mv的10MHz信号）30倍

单位增益带宽大于500MHz

共模抑制比80db

输出摆幅正负3V

建立时间小于100ns

转换速率大于150V/us

3.2电路结构分析

运算放大器的结构主要有三种：（A）简单两级运放，two_stage；（B）折叠共源共栅，folder_cascode；（C）共源-共栅，telescopic，以下为各主要形式运放的对比：

摆幅速度功耗噪声

表3.2 各类运放结构对

比增益

套筒式共源共栅中中高低低

折叠式共源共栅中中高中中

两极运放高高低中低

增益提高运放高中中高中

折叠式运放与套筒式运放相比，输出摆幅相对较大(比套筒式运放少折叠一个MOS管)，这是以较大功耗、较小的增益、较小的带宽和较大的噪声获得的。尽管如此，折叠式运放比套筒式运放运用的更为广泛，因为它可以直接接成跟随形式(折叠式常用于单级运放，两极运放中，第一级还是常用套筒式运放) ，而套筒式运放不能接成跟随器形式(仅用作跟随器时，利用自举技术可以解决这一问题)。不论那种结构，双端输出比单端输出带宽更宽(没有“镜像极点”)。

结合运放的设计指标要求，选择运放电路的结构时，需综合考虑：

（1）工作电压低，提高信噪比，要求输出摆幅能达到轨对轨的范围；

（2）为了能够达到高增益，需要采用共源共栅结构，这样就限制了输出摆幅，为此，选用两运放；第一级提供高增益，第二级提供轨对轨的输出摆幅，

这样的两级结构可以兼顾电压增益和输出摆幅的要求，一般很少使用多余两级的运放结构，因为那样很难保证系统的稳定性。

（3）为了尽量降低功耗，第一级电路选用折叠式共源共栅运放结构，输出级用简单的共源跟随器，从而提高系统的带负载能力；

（4）两级结构需要采用频率补偿技术来保证系统的稳定性，因而补偿电路是必不可少的。

综合上述，得到设计的结构为共源共栅放大+共源跟随输出缓冲。

图3.1 共源共栅差动对

3.3具体设计过程

3.3.1 输入级设计

综合考虑采用共源共栅放大+共源跟随输出缓冲的结构，套筒式的共源共栅结构，虽然频率特性较好，又因为它只有两条主支路，所以功耗比较小。但是这些都是以减小输入范围和输出摆幅为代价的。但是考虑到对运算放大器的具体要求该运算放大器的具体要求主要在小信号范畴，而且增益在10MHz信号输入时只有30倍的要求。为了简化设计电路，在设计要求下具体电路采用了套筒式共源共栅结构。

采用折叠式结构的两级全差分运算放大器的设计

目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)

采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端

第5章运算放大电路答案

习题答案 5.1 在题图5.1所示的电路中，已知晶体管V 1、V 2的特性相同，V U on BE 7.0,20)(==β。求 1CQ I 、1CEQ U 、2CQ I 和2CEQ U 。 解：由图5.1可知： BQ CQ BQ )on (BE CC I I R R I U U 213 1 1+=--即 11CQ11.01.4 2.7k 20I -7V .0-V 10CQ CQ I I k +=Ω Ω ? 由上式可解得1CQ I mA 2≈ 2CQ I mA I CQ 21== 而 1CEQ U =0.98V 4.1V 0.2)(2-V 1031=?+=+-R )I I (U BQ CQ CC 2CEQ U =5V 2.5V 2-V 1042=?=-R I U CQ CC 5.2 电路如题图5.2所示，试求各支路电流值。设各晶体管701.U ,)on (BE =>>βV 。 U CC (10V) V 1 R 3 题图5.1

解：图5.2是具有基极补偿的多电流源电路。先求参考电流R I ， ()815 17 0266..I R =+?---=（mA ） 则 8.15==R I I （mA ） 9.0105 3== R I I （mA ） 5.425 4==R I I （mA ） 5.3 差放电路如题图5.3所示。设各管特性一致，V U on BE 7.0)(=。试问当R 为何值时，可满足图中所要求的电流关系？ 解： 53010 7 0643..I I C C =-==（mA ） 则 I 56V 题图 5.2 R U o 题图5.3

2702 1 476521.I I I I I I C C C C C C == ==== mA 即 2707 065.R .I C =-= （mA ） 所以 61927 07 06...R =-= （k Ω） 5.4 对称差动放大电路如题图5.1所示。已知晶体管1T 和2T 的50=β，并设 U BE (on )=0.7V,r bb ’=0,r ce =。 (1)求V 1和V 2的静态集电极电流I CQ 、U CQ 和晶体管的输入电阻r b’e 。 (2)求双端输出时的差模电压增益A ud ，差模输入电阻R id 和差模输出电阻R od 。 (3)若R L 接V 2集电极的一端改接地时，求差模电压增益A ud (单),共模电压增益A uc 和共模抑制比K CMR ,任一输入端输入的共模输入电阻R ic ,任一输出端呈现的共模输出电阻R oc 。 (4) 确定电路最大输入共模电压围。 解:(1)因为电路对称，所以 mA ...R R .U I I I B E EE EE Q C Q C 52050 21527 062270221=+?-=+?-== = + V 1 V 2 + U CC u i1 u i2R C 5.1k ΩR L U o 5.1kΩ R C 5.1k Ω R E 5.1k Ω -6V R B 2k Ω 题图5.1 R B 2k Ω + － R L /2 + 2U od /2 + U id /2 R C R B V 1 (b) + U ic R C R B V 1 (c) 2R EE + U

差分运算放大器基本知识

一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图

运算放大器基本电路大全

运算放大器基本电路大全 我们经常看到很多非常经典的运算放大器应用图集，但是这些应用都建立在双电源的基础上，很多时候，电路的设计者必须用单电源供电，但是他们不知道该如何将双电源的电路转换成单电源电路。 在设计单电源电路时需要比双电源电路更加小心，设计者必须要完全理解这篇文章中所述的内容。 1．1 电源供电和单电源供电 所有的运算放大器都有两个电源引脚，一般在资料中，它们的标识是VCC＋和VCC－，但是有些时候它们的标识是VCC＋和GND。这是因为有些数据手册的作者企图将这种标识的差异作为单电源运放和双电源运放的区别。但是，这并不是说他们就一定要那样使用――他们可能可以工作在其他的电压下。在运放不是按默认电压供电的时候，需要参考运放的数据手册，特别是绝对最大供电电压和电压摆动说明。 绝大多数的模拟电路设计者都知道怎么在双电源电压的条件下使用运算放大器，比如图一左边的那个电路，一个双电源是由一个正电源和一个相等电压的负电源组成。一般是正负15V，正负12V和正负5V也是经常使用的。输入电压和输出电压都是参考地给出的，还包括正负电压的摆动幅度极限Vom以及最大输出摆幅。 单电源供电的电路(图一中右)运放的电源脚连接到正电源和地。正电源引脚接到VCC＋，地或者VCC－引脚连接到GND。将正电压分成一半后的电压作为虚地接到运放的输入引脚上，这时运放的输出电压也是该虚地电压，运放的输出电压以虚地为中心，摆幅在Vom 之内。有一些新的运放有两个不同的最高输出电压和最低输出电压。这种运放的数据手册中会特别分别指明Voh 和Vol 。需要特别注意的是有不少的设计者会很随意的用虚地来参考输入电压和输出电压，但在大部分应用中，输入和输出是参考电源地的，所以设计者必须在输入和输出的地方加入隔直电容，用来隔离虚地和地之间的直流电压。(参见1.3节) 图一 通常单电源供电的电压一般是5V，这时运放的输出电压摆幅会更低。另外现在运放的供电

全差分运算放大器设计

全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

差分编码器设计和高频小信号放大器的设计

专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率f m=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz<2Δf0.7<50kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真

课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标（电路功能及其精度等） (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11)

一、课程设计题目 差分编码器设计 要求：码发生器输出N=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理： DQPSK（Differential QuadriPhase-Shift Keying，差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。

全差分套筒式运算放大器设计

全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示：

3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图

3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。

全差分运算放大器设计

全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =

电流镜负载的差分放大器设计概要

电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。

一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)

一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。

常用运算放大器电路 (全集)

常用运算放大器电路(全集) 下面是[常用运算放大器电路(全集)]的电路图 常用OP电路类型如下: 1. Inverter Amp. 反相位放大电路: 放大倍数为Av = R2 / R1但是需考虑规格之Gain-Bandwidth数值。R3 = R4 提供1 / 2 电源偏压 C3 为电源去耦合滤波 C1, C2 输入及输出端隔直流 此时输出端信号相位与输入端相反 2. Non-inverter Amp. 同相位放大电路: 放大倍数为Av=R2 / R1 R3 = R4提供1 / 2电源偏压 C1, C2, C3 为隔直流

此时输出端信号相位与输入端相同 3. Voltage follower 缓冲放大电路: O/P输出端电位与I/P输入端电位相同 单双电源皆可工作 4. Comparator比较器电路: I/P 电压高于Ref时O/P输出端为Logic低电位 I/P 电压低于Ref时O/P输出端为Logic高电位 R2 = 100 * R1 用以消除Hysteresis状态, 即为强化O/P输出端, Logic高低电位差距，以提高比较器的灵敏度. (R1=10 K, R2=1 M) 单双电源皆可工作 5. Square-wave oscillator 方块波震荡电路: R2 = R3 = R4 = 100 K R1 = 100 K, C1 = 0.01 uF

Freq = 1 /（2π* R1 * C1） 6. Pulse generator脉波产生器电路: R2 = R3 = R4 = 100 K R1 = 30 K, C1 = 0.01 uF, R5 = 150 K O/P输出端On Cycle = 1 /（2π* R5 * C1） O/P输出端Off Cycle =1 /（2π* R1 * C1） 7. Active low-pass filter 主动低通滤波器电路: R1 = R2 = 16 K R3 = R4 = 100 K C1 = C2 = 0.01 uF 放大倍数Av = R4 / (R3+R4) Freq = 1 KHz 8. Active band-pass filter 主动带通滤波器电路:

差分放大器设计

第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法；学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点：差分放大器的传输特性及差模特性。 难点：恒流源的镜像电流；输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器，应用十分广泛。特别是在模拟集成电路中，常作为输入级或中间放大级，电路如图1所示。其中，T 1、T 2称为差分对管，常采用双三极管如5G921或BG319等，它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路，为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同，电路参数应完全对称，改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用，无论是温度的变化，还是电源的波动(称之为共模信号)，对T 1、T 2两管的影响都是一样的。因此，差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式

如图1所示，差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式： ·双端输入—双端输出连接方式为①—A'—A ，②—B'—B ；③—C ，④—D 。 ·双端输入—单端输出连接方式为①—A'—A ，②—B'—B ；③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ，②—B —地：③—C ，④—D 。 ·单端输入—单端输出连接方式为①—A ，②—B —地：③、④分别接一电阻R L 到地。 连接方式不同，电路的特性参数有所不同。 2、静态工作点的计算 静态时，差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β （1） 故称为0I R I 的镜像电流，其表达式为 407.0E EE R R R V V I I +??== （2） 上式表明，恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路，则有 2021I I I Q C Q C == （3） 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== （4） {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ （5） 可见差分放大器的静态工作点，主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输

全差分运算放大器设计说明

全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

差分放大器设计的实验报告

设计课题 设计一个具有恒流偏置的单端输入-单端输出差分放大器。 学校：延安大学

一： 已知条件 正负电源电压V V V V EE cc 12,12-=-+=+；负载Ω=k R L 20；输入差 模信号mV V id 20=。 二：性能指标要求 差模输入电阻Ω>k R id 10；差模电压增益15≥vd A ；共模抑制 比dB K CMR 50>。 三：方案设计及论证 方案一：

方案二

方案论证： 在放大电路中，任何元件参数的变化，都将产生输出电压的漂移，由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消，故构成差分放大电路。差分放大电路的基本性能是放大差模信号，抑制共模信号好，采用恒流源代替稳流电阻，从而尽可能的提高共模抑制比。 论证方案一：用电阻R6来抑制温漂 ?优点：R6 越大抑制温漂的能力越强； ?缺点：<1>在集成电路中难以制作大电阻； <2> R6的增大也会导致Vee的增大（实际中Vee不

可能随意变化） 论证方案二 优点：（1）引入恒流源来代替R6,理想的恒流源内阻趋于无穷，直流压降不会太高，符合实际情况； （2）电路中恒流源部分增加了两个电位器，其中47R的用来调整电路对称性，10K的用来控制Ic的大小，从而调节静态工作点。 通过分析最终选择方案二。 四：实验工作原理及元器件参数确定 ?静态分析：当输入信号为0时， ?I EQ≈(Vee-U BEQ)/2Re ?I BQ= I EQ /(1+β) ?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ 动态分析 ?已知：R1=R4,R2=R3

运算放大器16个基本运算电路(00)

一、电路原理分析与计算 1.反相比例运算电路 输入信号从反相输入端引入的运算，便是反相运算。反馈电阻R F跨接在输出端和反相输入端之间。根据运算放大器工作在线性区时的虚开路原则可知：i =0,因此i i= i f。电路如图1所示， 根据运算放大器工作在线性区时的虚短路原则可知：u-= u+= 0 由此可得：R f U0U i R1 因此闭环电压放大倍数为： u o R f A uo U i R1 2.同相比例运算电路 输入信号从同相输入端引入的运算，便是同相运算。电路如图2所示, R1 10k Q 图1

根据运算放大器工作在线性区时的分析依据：虚短路和虚开路原则3.反相输入加法运算电路 在反相输入端增加若干输入电路，称为反向输入加法运算电路。电路如图 3 所示， 计算公式如下, 平衡电阻R2 R f//R i//R3,当R f R i R3时，输出电压u o (u i U2)因此得: 开环电压放大倍数 R f R i A uf 1 U o U1 U2 Rf(R R2)

4.减法运算电路 减法运算电路如图4所示，输入信号U i1、U i2分别加至反相输入端和同相输入端，这种形式的电路也称为差分运算电路。 U OM ( dUi ) ( - )max dt 输出电压为: U o (1 旦) U i2 R I R2 R3 U i1 R 当R i R2 R3 R f时，输出电压U o U i2 U i1 5.微分运算电路 微分运算电路如图5所示, R2 ------ -------------- 15k Q C2 22nF --------- I I --------- V3 芒匚Q^v丄 U1A ： 1 ------------------ ^8 TL082CD V212 V Ext Trig 匕 电路的输出电压为u o为: U o 式中，R2C1为微分电路的时间常数则 R2C1的值必须满足： R2C1空 dt 若选用集成运放的最大输出电压为U OM , R2C1 R2 R f XFG1 R1 C1 1=1--------- 1k Q22nF

运算放大器基本电路——11个经典电路

运算放大器组成的电路五花八门，令人眼花瞭乱，是模拟电路中学习的重点。在分析它的工作原理时倘没有抓住核心，往往令人头大。特搜罗天下运放电路之应用，来个“庖丁解牛”，希望各位从事电路板维修的同行，看完后有所收获。 遍观所有模拟电子技朮的书籍和课程，在介绍运算放大器电路的时候，无非是先给电路来个定性，比如这是一个同向放大器，然后去推导它的输出与输入的关系，然后得出Vo=(1+Rf)Vi，那是一个反向放大器，然后得出Vo=-Rf*Vi……最后学生往往得出这样一个印象：记住公式就可以了！如果我们将电路稍稍变换一下，他们就找不着北了！偶曾经面试过至少100个以上的大专以上学历的电子专业应聘者，结果能将我给出的运算放大器电路分析得一点不错的没有超过10个人！其它专业毕业的更是可想而知了。今天，芯片级维修教各位战无不胜的两招，这两招在所有运放电路的教材里都写得明白，就是“虚短”和“虚断”，不过要把它运用得出神入化，就要有较深厚的功底了。 虚短和虚断的概念 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80dB 以上。而运放的输出电压是有限的，一般在10V～14V。因此运放的差模输入电压不足1mV，两输入端近似等电位，相当于“短路”。开环电压放大倍数越大，两输入端的电位越接近相等。 “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一特性称为虚假短路，简称虚短。显然不能将两输入端真正短路。 由于运放的差模输入电阻很大，一般通用型运算放大器的输入电阻都在1MΩ以上。因此流入运放输入端的电流往往不足1uA，远小于输入端外电路的电流。故通常可把运放的两输入端视为开路，且输入电阻越大，两输入端越接近开路。“虚断”是指在分析运放处于线性状态时，可以把两输入端视为等效开路，这一特性称为虚假开路，简称虚断。显然不能将两输入端真正断路。 在分析运放电路工作原理时，首先请各位暂时忘掉什么同向放大、反向放大，什么加法器、减法器，什么差动输入……暂时忘掉那些输入输出关系的公式……这些东东只会干扰你，让你更糊涂﹔也请各位暂时不要理会输入偏置电流、共模抑制比、失调电压等电路参数，这是设计者要考虑的事情。我们理解的就是理想放大器（其实在维修中和大多数设计过程中，把实际放大器当做理想放大器来分析也不会有问题）。 好了，让我们抓过两把“板斧”------“虚短”和“虚断”，开始“庖丁解牛”了。

全差分放大器设计

对于全差分放大器，一般可以得到更大的swing (由于差分信号)，同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制；但其需要有两个匹配的反馈网络，以及共模反馈电路 顺便提一下，对于全差分的折叠共源共栅（folded cascode）放大器，需要注意 转换速率（正向与负向）对输入对差分对的尾电流源和cascode电流源的考虑 非主极点的位置–输入对管的drain节点（注意全差分没有镜像极点的问题..），如果考虑PMOS输入的结构，将会折叠到n管的cascode，从而减小此节点阻抗，提高此非主极点的频率；但是P输入结构亦有其问题，如直流增益和cmfb电路的速度（考虑cmfb控制的为cascode的pmos电流源） 关于共模反馈CMFB 从反馈环路来看，共模的稳定问题来源于闭环的共模增益：由于输入差分对的尾电流源的local-feedback，通常共模增益较小，导致运放无法控制其输出共模点；通过CMFB共模反馈电路，可以提高共模反馈环路的增益，以稳定共模信号。 设计CMFB需考虑补偿以减小环路的稳定时间（settling time）和提高稳定性。 从性能上，我们希望共模反馈的单位增益带宽足够大，但由于cmfb的环路相较于差模通路可能有更多高频极点，故此在一定的功耗要求下其UGB一般比较难做的高，有书中提到可以将其设计为差模UGB 的1/3 一般共模反馈的方法是控制放大器的电流源，这里如果是folded-cascode的结构，可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..（另一种考虑是控制尾电流源可能导致共模增益的问题) 另外，对于cmfb控制的尾电流源，常见将尾电流源分为两半，其中之一由cmfb控制，另一半接恒定偏置电流；这种结构的具体分析可见Gray书12.4.2节的内容，简单来说，single-stage的opamp中控制尾电流源的cmfb结构，其UGB主要为gmt/CL, 其中gmt为尾电流源的跨导，这里拆分尾电流源来减半cmc共模控制的部分，这样UGB减小，即缩减带宽来提升共模反馈环路的相位裕度，当然cmfb的增益相应也减小了；另外恒定偏置部分也可帮助共模电压的初始建立，减小cmfb大的扰动。 具体的，共模反馈可以分为连续时间和开关电容两类 连续时间的共模反馈 一般的问题是信号幅度的限制和共模信号干扰，具体的共模反馈的方法： 1.电阻分压resistive-divider （如下左图） 电阻和cm-sense amplifier的输入电容会引入一个极点，可以通过在电阻上并联电容的方法，引入一个左半平面零点，来减小高频极点的影响

采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

采用折叠式共源共栅结构实现高速CMOS全差分运算放 大器的设计 “随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。 常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运

放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。经综合考虑，本设计采用折叠式共源共栅结构作为主运放。 2主运放分析 2．1全差分折叠式共源共栅 全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。综合考虑，本设计采用PMOS管为输入管的共源共栅结构。如图1所示，PMOS管M0为偏置电流源，输入管M1，M2将在M0提供的固定偏置电流作用下，将差分输入电压转化为差分电流，经过共源共栅管M5，M6的作用下再产生差分输出电压Vout1与Vout2。而层叠的PMOS对管M7，M8与M9，M10起到了稳定输出电平与提高增益的作用。

全差分CMOS运算放大器的设计毕业设计

CMOS运算放大器的设计

毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：日期：

学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名：日期：年月日 导师签名：日期：年月日