北航数字电路复习资料

数电之组合电路的设计：

D0

Y 用双四选一数椐选择器实现全加器，允许附加必要的逻辑门。 D3 D0 Y

D3

A1 A0

解：根椐全加器定义,可得出

S=

CI AB BCI A CI B A CI B A +++ CO=AB BCI ACI ++

其中,A.B 为两加数,CI 为来自低位的进位,S 为和，CO 为向高位的进位，则又因4 选1的选择器为Y=)(010A A D )(011A A D ++ )()(013012A A D A A D +

对比S 与Y 可有，令A1=A ，A0=B ，D0=D3=CI ，D1=D2=CI 即可实现其功能， 又CO =B A + CI A CI B += B A +CI B A A )(++CI B B A )(+ =B A +A CI B +CI B A

=B A ·1+A CI B +CI B A +A B ·0

则对比Y 可有，令A1=A ，A0=B ，D0=1，D3=0，D2=D1=CI ，即可实现其功能，则有其方案为，

总结：对于组合电路的设计，特别是利用已知器件来进行设计时，采用的方法为两边凑的方法，即一方面是通过逻辑抽象，写真值表。卡诺图化简得表达式，另一方面是熟记芯片输入—输出关系，采用对比法来设计，若形式相同，当然好；若形式类同，特别是芯片输入输出最大项变量数与待实现功能的变量数一致时，只用对多于项令1或0即可，如本题；若芯片的逻辑函数式的表达式中变量数少于输入变量和乘积项，这时一般通过扩展（级联或采用附加少量其他部件）组成要求的电路。

二00一(十)

用3—8译码器实现全加器。

解：全加器逻辑函数见上题，又3—8译码器的输入，输出逻辑函数为

0120A A A Y ==0M 0121A A A Y ==1M ------ 0127A A A Y ==7M

令A2=A ，A1=B ，A0=CI CI 为来自低位的进位

6350M M M M S i +++=6350Y Y Y Y +++=

又由上一题中有

=CO B A +CI B A +CI B A =CI B A =+CI B A +CI B A

对照有

=CO 6401M M M M +++2410Y Y Y Y +++=

则有方案为

下面是另一常见芯片实现全加器，即ROM 由上可知

又S=CI B A + CI B A AB CI ++CIAB CO= CI B A +CIA B +AB

而采用4位地址输入4位数据输出16×4位Rom ，将CI,A,B 3个输入变量分别接至地址输入端A2,A1,A0,其中A3置1，按照逻辑函数要求存入相应的数据即可在数据传输端D3 D2 D1 D0 得到S 和CO,由于每个输入地址对应A3,A2,A1,A0的最小项，并使地址译码器一条输出线（字线）为1，而每一位数据输出都是等于字线输出的逻辑或，故列出ROM 存储阵内的数据表如下： S=

∑)15,14,12,9,7,6,4,1(m CO=∑)15,14,,13,7,6,5,3(m

总结：对于组合电路的设计问题，一般为三类。一类是用与或非等简单电路搭接，只要逻辑抽象，化简正确，按表达式搭接即可；第二类是利用中小规模集成芯片。如1、2例所示，关键在于记住芯片功能，第三类就是ROM

数模电之TTL 电路求解和反馈组态的判断

专题之TTL 电路

第一题：TTL 逻辑门输出高电平3.6V ，输出低电平0.3V ，阈值1.4V ，写出各电压表指示值。（本试题为2001年考研试题第八大题）

解：TTL 门电路问题的求解首先弄通两个问题。第一个问题是它的门电路传输特性；第二个问题是它的输入特性问题。第一个问题的本质上解决的是输入与输出关系问题，这可以从门电路符号解决；第二个问题针对输入端接入电阻后，对输入端的电位确定问题原则如下：只要是悬空高阻态或接入电压表均视为无穷大，此时可视为输入为高电平1.4V ，而小电阻一般视为低电平。本题V1视为输入特性V1=1.4V, 同样与非门100ΩK 处也视为输高电平，则输出为低电平，V3=0.3V ，同时第一行的三态门处于高阻态，故可以认为V2上无电流，视为等势体，V2=0；

第二题：TTL 逻辑门输出高电平3.6V ，输出低电平0.3V ，阈值1.4V ，写出各电压表V1、V2、V3、V4指示值。（本试题为2002年考研试题第六大题）

解：规定各门电路器件从左到右标号一次为1，2，3，4，5 。三态门一正常工作，输出为低电平，V1=0.3V;三态门三由于使能端不符合要求而处于高阻态，与V2并联后，相当于二个大电阻并联接至与非门4的输入端，由输入特性知视为高电平，另一端100K 也视为输入高电平，则与非门输出为低电平，则V4=0.3V ，由于V4为低电平，则第一行三态门5处于高阻态，同样的道理V3通道相当于等势体，故V3=0；

补充：下面补充一个小结论，这种是专门针对于课后习题2.10的那种类型。题目如下所示：

结论如下:只要1 1.4I V V ≤，则V=1I V

:当1I V >1.4V 时，则V=1.4V

结论的证明基于《数字电路技术基础》P63页的典型电路图，当V V I 4.11≤时，则T1的基极

从射极抬高0.7V ，再又降低0.7V ，接电压表负载，故V=1I V ；一旦1I V >1.4V 时，则三极管T2，T5等通，此时T1的基极被嵌位到2.1V, 1I V 输入倒相而处于截止态，故V 的示数恒为1.4V 。

这种TTL 门，还可扩展为集电极开路的OC 门，只不过在输出态测量的是输出与CC V 的差值，而不是输出值了。总之，这类题目，一般的记住了传输特性，输入特性和对电路结构有一定的了解都可以得到正确答案的。

数模电专题

主从JK 触发器输出电压波形

主从JK 触发器输出电压波形判断可以分为以下几步

（1）若带有异步置位，异步复位端处有有效电平，无论CP 端，J ，K 端波形如何

异步置/复位端有效电平立即直接决定输出电压波形。（异步置位常用D S 表示，低电平有效，异步复位常驻机常用D R 表示，低电平有效） （2）不带异步置/复位或异步置/复位端常处于无效状态，即D S =D R =1

A ：若J=1，K=0，CP=1时主触发器置1，在CP=0时从触发器（输出电压）1

+n Q =1。 B ：若J=0，K=1，CP=1时主触发器置0，在CP=0时从触发器（输出电压）

1

+n Q =0。

C ：若J=K=0，CP=0或1，主，从触发器保持原态。

D ：若J=K=1，在CP 下降沿时。输出1

+n Q

与先态n

Q 状态相反。

2003年[12]

主从JK 触发器输入信号波如图所示，试画出主触发器输出波形Q ′，从触发器输出波形。

Sd

CP J

Q

CP

Sd

K

Rd

Q

Sd

J

K

Q ′ Q

解答：（1）在t0~t1段， 异步置位端在开始时SD = 0有效，见Q 端在t0~t2置为1。 （2）在t1~t8段： SD =RD =1无效按J,K,CP 判断

在t1~t2段：CP=1，J=0，K=1，从触发器Q在CP下降沿t2置为0，因从触发

器只有在CP下降沿时才可能状态改变，所以t2~t4段Q=0。

在t2~t3段：CP=0，J，K即使状态改变也无法输入主触发器，从触发器状态将

不变。

在t3~t4段：CP=1，J=1，K=0，Q在CP下降沿t4时置为1，t4~t6段Q=1。

在t4~t5段：CP=0，J，K无法输入。

在t5~t6段：CP=1先是J=0，K=1，后是J=1，K=1，只需考虑后段时间J=1，

K=1即可，前段时间J=0，K=1只影响主触发器变化，不会影响从

触发器(Q)。J=1，K=1时，且先态即t5时Q=1，在CP下降沿

t6时状态翻转为0，t6~t8段Q=0。

在t6~t7段：CP=0，J，K无法输入。

在t7~t8段：CP=1，前段J=K=0，状态不变。中间段J=1，K=0，主触发器置1。

后段J=K=0，主触发器状态仍为1。在CP下降沿t8时，Q置为1。

R=0，则Q在t8~t10段为1，但是：

（3）若在t8~t10段没有出现D

在t8~t9段：CP=0先出现d R=0，然后d R=1无效时出现J=K=1，在出现RD=0

时，Q立即置为0，持续到d R=0结束，这是J=K=1但CP=0，无

法输入，Q仍为0，直到t10时刻。

在t9~t10段：CP=1，J=K=1，t9时先态Q为0，主触发器在t9时翻转为1，则在

CP下降沿t10时，从触发器Q置为1。

Q的状态与Q相反。

注意：（1）异步置位，异步复位端优先级最高，在D S=0或D S=0时将直接立即影响Q。

R=1时，且CP=1时，J，K才能输入，且这时只能改变主触发器状态，（2）在D S=D

从触发器Q端不变，Q的改变延迟到CP=0时刻（如上题在t3~t4段，J，K输入

影响的是t4~t6段Q的状态。）主触发器状态多在CP上升沿改变，从触发器即Q

端多在CP下降沿改变。

Q

Q

To t1 t2 t3 t4 t5 t6 t7 t8 t9 t10

参考书二：《数字电子技术基础》数字电子技术基础的特点：概念多，各种芯片多，考题不难，这就要求大家不断总结归纳，搞清内在联系，使所学知识融会贯通；对概念要充分理解。

逻辑代数基础知识1 基本逻辑运算及符号表示，基本公式，常用公式，基本规则2 逻辑函数的几种表示形式，包括表达式、真值表、卡诺图、逻辑图和波形 3 逻辑函数的这几种形式之间的相互转化

4 函数的标准与或，最小项，函数的最简式

5 函数的公式法化简，卡诺图化简，具有约束项的函数化简

门电路1、TTL 与非门电路，电路的传输特性、输入特性、输入负载特性、输出特性、扇出系数、输入噪声容限、平均传输时间、静态功耗2、OC 门电路线与时及需要改变输出电压时上拉电阻的计算。

3、三态门电路和传输门在接口电路中的应用。

4、CMOS 门的扇出系数、输入噪声容限、平均传输时间、静态功耗。组合逻辑电路1、几种常用码制，原码、补码和反码，BCD8421 码、BCD5421 码、BCD2421 码、余三码、

循环码。2、组合电路的分析和设计方法。全加器分析，3、集成全加器74LS238 的应用。4、最小项译码器分析，集成最小项译码器74LS138 的应用。5、数据选择器分析，集成八选一数据选择器74LS151

和双四选一数据选择器74LS153 的应用。6 分析实际逻辑问题，并进行逻辑抽象，最终用基本门电路或常用集成芯片设计实现该功能的逻辑电路、触发器1、基本RS 触发器、同步RS 触发器的功能、

特征方程和约束条件。2、边沿JK、D、T、T’触发器的功能，特征方程，时序图、动态特性及应用。时序电路1、时序电路的分析方法，同步二进制加/减法计数器、异步二进制加/减法计数器的分析。

2、有、无输入变量的同步时序电路的设计方法，等价状态合并，状态编码3 同步集成计数器74LS160/162 和74LS161/163 构成任意进制计数器的方法（复位法、置数法）及其

在数字系统中的应用

4、异步集成计数器74LS290/93 构成任意进制计数器方法（复位法）及其在数字系统中的应用

5、分析实际时序逻辑问题并进行逻辑抽象，选用触发器类型和数量，设计实现该功能的时序电路、

脉冲信号的产生与整形电路1. 555 定时电路功能。2. 用555 定时电路构成的施密特触发器，其滞回特性、传输特性和输入输出电压波形3. 用555 定时电路构成的单稳态触发器，其电容电压、

输入输出电压波形，计算暂稳态时间4. 用555 定时电路构成的多谐振荡器，其电容电压、输出电压波形，计算振荡周期和频率A/D 和D/A 转换电路1. 倒T 形电阻网络D/A 转换器，计算D/A 转换电压。

2. 逐次逼近式A/D 转换器，给定模拟电压逐次逼近求取对应数字量

3. 比较并联比较式A/D 转换器、双积分式A/D 转换器转换原理

4. 比较并联比较式A/D 转换器、逐次逼近式A/D 转换器、双积分式

A/D 转换器的精度和速度存储器1. ROM、RAM 的地址线和位线，用点阵的方式表示与阵和或阵，并据此实现逻辑函数。2. ROM、RAM 的字线和位线的扩展方法.。

（二）、考试内容

1．逻辑代数基础重点掌握：

（1）基本逻辑运算及符号表示，基本公式，常用公式，基本规则。

（2）逻辑函数的几种表示形式，包括表达式、真值表、卡诺图、逻辑图和时序图。（3）逻辑函数的这几种表示形式之间的互相转化。

（4）函数的标准与或式，最小项，函数的最简式。

（5）函数的公式法化简，卡诺图化简，具有约束项的函数化简。

2．门电路重点掌握：

（1）TTL与非门电路，电路的传输特性、输入特性、输入负载特性、输出特性、扇出系数、输入噪声容限、平均传输时间、静态功耗。

（2）OC门电路“线与”时及需要改变输出电压时上拉电阻的计算。

（3）三态门电路和传输门在接口电路中的应用。

（4）CMOS门的扇出系数、输入噪声容限、平均传输时间、静态功耗。

3．组合逻辑电路主要掌握：

（1）几种常用码制，原码、补码和反码，BCD8421码、BCD5421码、BCD2421码、余三码、循环码。

（2）组合电路的分析和设计方法。

（3）全加器分析，集成全加器74LS283的应用。

（4）最小项译码器分析，集成最小项译码器74LS138的应用。

（5）数据选择器分析，集成八选一数据选择器74LS151和双四选一数据选择器74LS153的

应用。

（6）分析实际逻辑问题，并进行逻辑抽象，最终用基本门电路或常用集成芯片设计实现该功能的逻辑电路。

4．触发器重点掌握：

（1）基本RS触发器、同步RS触发器的功能、特征方程和约束条件。

（2）边沿JK、D、T、T’触发器的功能，特征方程，时序图、动态特性及应用。

5．时序逻辑电路重点掌握：

（1）时序电路的分析方法，同步二进制加／减法计数器、异步二进制加／减法计数器的分析。

（2）有、无输入变量的同步时序电路的设计方法，等价状态合并，状态编码原则。

（3）同步集成计数器74LS160/162和74LS161/163构成任意进制计数器的方法（复位法、置数法）及其在数字系统中的应用。

（4）异步集成计数器74LS290/93构成任意进制计数器方法（复位法）及其在数字系统中的应用。

（5）分析实际时序逻辑问题并进行逻辑抽象，选用触发器类型和数量，设计实现该功能的时序电路。

6．脉冲信号的产生与整形电路重点掌握：

（1）555定时电路功能。

（2）用555定时电路构成的施密特触发器，其滞回特性、传输特性和输入输出电压波形。（3）用555定时电路构成的单稳态触发器，其电容电压、输入输出电压波形，计算暂稳态时间。

（4）用555定时电路构成的多谐振荡器，其电容电压、输出电压波形，计算振荡周期和频率。

7．A/D 和D/A转换电路重点掌握：

（1）倒T形电阻网络D/A转换器，计算D/A转换电压。

（2）逐次逼近式A/D转换器，给定模拟电压逐次逼近求取对应数字量。

（3）比较并联比较式A/D转换器、双积分式A/D转换器转换原理。

（4）比较并联比较式A/D转换器、逐次逼近式A/D转换器、双积分式A/D转换器的精度和速度。

（5）A/D和D/A转换器的应用。

8．存储器重点掌握：

（1）ROM 、RAM 的地址线和位线，用点阵的方式表示与阵和或阵，并据此实现逻辑函数。 （2）ROM 、RAM 的简单应用。

前言：同步时序电路的设计是对大家数字电路是否学好的综合考察,因此一直是考试的重点和难点，分值也很高。这部分知识复习的好与坏至关重要。下面将详细分析几个例子，让大家对解决这方面问题有一个大致的思路。

拿2002年试题的第八题为例，题目是这样说的：“用JK 触发器设计一个自动售机的时序逻辑电路，每次只允许投入一枚伍角硬币或一枚一元硬币，累计投币一元时售票一张。若投币五角后再投币一圆，则售票的同时找币伍角。”这是一道非常经典的习题。下面将对其详细分析。

首先，我们要用电路去实现这个实际装置的功能，就必须将这种功能描述性的语言转化为用0，1信号构成的逻辑语言。说的通俗一些，我们应该将实际问题抽象为逻辑问题，把投币的行为认定为输入变量A ，B ，（A=1表示投入一元硬币，B=1表示投入伍角硬币，A=0或B=0均表示未投入相应硬币），把售票与找钱的行为认定为输出变量Y ，Z （Y=1表示售票，Y=0表示未售票，Z=1表示找钱，Z=0表示未找钱），同时可以硬定该电路只能有两个状态，S0，S1（S0表示初始状态，S1表示售货机内已投入伍角钱）。

其次，我们要进行状态化简，由于该问题比较简单，状态只有两个，且无法再继续化简，只需要1个触发器即满1

2

-n < M n

2≤（M 表示状态数，n 表示触发器目）。画出状态转换图。

（图1）然后，通过化简卡诺图，找到状态方程，驱动方程和输出方程。

令触发器状态Q 的0，1表示S0，S1

可得 输出方程Y=A+BQ Z=QA

状态方程Q B Q B A n Q +=+1

由于采用的是JK 触发器，J=B ，B A K =即 驱动方程J=B K=A+B

最后，根据方程式画出逻辑图。

可得 输出方

程Y=A+BQ Z=QA

状态方程

Q

B

Q

B

A

n

Q+

=

+1

由于采用的是JK触发器，J=B，B

A

K?

=即

驱动方程J=B K=A+B

最后，根据方程式画出逻辑图：

注意：由于此题中不存在无效状态，因此无须考虑自启动问题。

下面再介绍一个用中规模器件设计同步时序电路的问题。此题是2004年第十三题“以中规模电路为核心器件设计一个序列信号发生电路，在CP信号作用下周期输出01001101信号。”我们很容易想到用计数器来实现，由于一个周期有八个状态，因此可以选用74160来进制加法计数器。（它有十个状态）。我们将74160先改造成八进制计数器，即当计数器状

态0

1

2

3Q

Q

Q

Q=0111时产生LD=0信号，下一个信号到达时是入0000状态，从而跳过1000~1011两个状态。如图3：

就这样我们非常方便地解决这个电路的时序部分，组合部分由列出的真值表化简即可。由

图5：真值表

得：Y=0

1Q

Q+1

2Q

Q+0

2Q

Q

实现上式的方法在前几期关于组合电路设计专

题已经讲过，这里就不再重复。

有关同步序电路的设计主要分为上述的两

种类型：一类是用基本的触发器搭接，工作的主要重点在状态的化简上，即状态转换图的画法。因为这里最反映能我们是否具有数字电路的设计能力，而且在实际工作中后面的步骤基本可以由计算机来完成（利用状态有限机3

Q2

Q1Q0

Q Y

00000

00011

00100

00110

01001

01011

01110

01111

FMS 的思想，编写Verilog HLD 或VHLD 语言所写的程序下载到CPLD 中即可实现）；第二类用中规模芯片搭接，基本上会选用74160，因此大家务必对该芯片的功能有所了解。两类问题都存在画状态，检查自启动的程序，希望大家务必注意。

下面补充两道考试的常见题型，希望对大家有所启示。 2001[十四]

用十进制计数器74LS160及3—8译码器设计一个彩灯控制电器；初态为红、绿、兰、黄四色彩灯全亮，然后在时钟CP 作用下，红、绿、兰、黄四色彩灯依次熄灭，而后红、绿，兰、黄灯又依次点亮。

解：用74LS160设计一个八进制计数器，然后与3—8译码器相连。 根据题意写出状态转换图：

7650Y Y Y Y R +++= 0761Y Y Y Y G +++= 1072Y Y Y Y B +++= 2103Y Y Y Y Y +++=

电路：

2003年[十三]

以中规模电路为核心器件设计一个灯控制电路，灯控逻辑如下图所示，其中1表示“亮”，0

表示“暗”。

解:

先将74LS160设计一个七进制计数器，012Q Q Q 的七个状态代表RYG 的七个状态,然后接三CP R Y

G Q2 Q1 Q0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 2 0 1 0 0 1 0 3 0 0 1 0 1 1 4 0 1 0 1 0 0 5 1 0 0 1 0 1 6

1

1

1

1

1

012Q Q Q R =+012Q Q Q +012Q Q Q = m1+m5+m6 012Q Q Q Y =+012Q Q Q +012Q Q Q =m2+m4+m6 012Q Q Q G =+012Q Q Q =m3+m6

CP 红灯 黄灯 绿灯 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 0 1 0 5 1 0 0 6

1

1

1

北航电子电路设计数字部分实验报告

电子电路设计数字部分实验报告 学院： 姓名：

实验一简单组合逻辑设计 实验内容 描述一个可综合的数据比较器，比较数据a 、b的大小，若相同，则给出结果1，否则给出结果0。 实验仿真结果 实验代码 主程序 module compare(equal,a,b); input[7:0] a,b; output equal; assign equal=(a>b)1:0; endmodule 测试程序

module t; reg[7:0] a,b; reg clock,k; wire equal; initial begin a=0; b=0; clock=0; k=0; end always #50 clock = ~clock; always @ (posedge clock) begin a[0]={$random}%2; a[1]={$random}%2; a[2]={$random}%2; a[3]={$random}%2; a[4]={$random}%2; a[5]={$random}%2; a[6]={$random}%2; a[7]={$random}%2; b[0]={$random}%2; b[1]={$random}%2; b[2]={$random}%2; b[3]={$random}%2; b[4]={$random}%2;

b[5]={$random}%2; b[6]={$random}%2; b[7]={$random}%2; end initial begin #100000 $stop;end compare m(.equal(equal),.a(a),.b(b)); endmodule 实验二简单分频时序逻辑电路的设计 实验内容 用always块和@(posedge clk)或@(negedge clk)的结构表述一个1/2分频器的可综合模型，观察时序仿真结果。 实验仿真结果

北航数字电路在线作业一

北航《数字电路》在线作业一 令狐采学 北航《数字电路》在线作业一 单选题判断题 一、单选题（共 15 道试题，共 60 分。） 1. 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中 A. 1 B. 2 C. 4 D. 8 -----------------选择：D 2. TTL集成电路采用的是( ）控制，其功率损耗比较大 A. 电压 B. 电流 C. 灌电流 D. 拉电流

-----------------选择：B 3. 不属于矩形脉冲信号的参数有( ）. A. 周期 B. 占空比 C. 脉宽 D. 扫描期 -----------------选择：D 4. 在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。 A. 集电极开路 B. 三态门 C. 灌电流 D. 拉电流 -----------------选择：B 5. 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路 A. 奇偶校验器

B. 数据选择器 C. 数值比较器 D. 七段显示译码器 -----------------选择：B 6. MOS集成电路采用的是（）控制，其功率损耗比较小 A. 电压 B. 电流 C. 灌电流 D. 拉电流 -----------------选择：A 7. 一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（） A. 4KΩ B. 5KΩ C. 10KΩ D. 20KΩ -----------------选择：B

8. 常用的BCD码有( ）. A. 奇偶校验码 B. 格雷码 C. 8421码 D. 汉明码 -----------------选择：C 9. 多谐振荡器可产生（） A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 -----------------选择：B 10. 与十进制数（53.5 ）10等值的数或代码为( ）. A. (0101 0011.0101 ）8421BCD B. (36.8 ）16 C. (100101.1 ）2 D. (65.7 ）8

北航数字电路考试题答案

北京航空航天大学 2011 ～2012 学年第一学期 《数字电路与系统》期末考试试卷（A卷） 答案及参考评分标准 一、（10分，每小题2分）判断各题正误，正确的在括号内记“√”，错误的在 括号内记“×”。 (1) 对于十进制纯小数，求它的二进制表示可以采用“除2取余”法。………（×） (2) TTL门电路在高电平输入时，其输入电流很小（74系列每个输入端的输入电 流约为40μA）。…………………………………………………………（√） (3) 三态门输出为高阻时，其输出线上的电压为高电平。…………………（×） (4) 单稳态触发器的暂稳态维持时间的长短取决于外界触发脉冲的频率和幅 度。…………………………………………………………………………（×）(5) 当时序逻辑电路存在无效循环时，该电路不能自启动。………………（√）

二、（10分，每小题5分） (1) 设逻辑函数为)()(),,,(C A D B C B A D C B A f +?++=，则它的反函数 ),,,(D C B A f =)()(C A D B C B A ++??+ =A C B D C B C B D A B A ?+?+?++? =C B D A B A ?++? （写成“与或”表达式的形式，可以不用化简）；则f (A ,B ,C ,D )的对偶式为 =),,,(D D C B A f )()(C A D B BC A ++?+ =D A BC A D BC BC AB ++++=AB +D A +BC （可以不用化简）。 (2) 如图2-1，门电路G 1,G 2均TTL 工艺，当输入信号A 为低电平V IL ， B 为高电平V IH 的情况下，图中T 点为__低__电平（填写“高”或“低”）；如果采用正逻辑（即：高电平代表逻辑“1”，低电平代表逻辑“0”），请写出输出Y 关于A ,B ,C 的逻辑函数 Y (A ,B ,C )=C B A C B C A C B A C B A C B A C B A ?++=?++=??+??)( 。 说明：如果写成Y (A ,B ,C )=)(B A ?☉C ，得3分；（同或运算） 如果写成?? ?=+=?0 1 C B A C B A ，得2分。 图2-1

北航数字电路期末试题及答案

北航数字电路期末试题及答案

数字电子技术基础(A 卷) 一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F

4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 6. 主-从JK 触发器，已知CP 、J 、K 信号波形如图示，画出输出波形（初始状态为0）。 A B C Y Y A B C & E n

7. 分析函数 F AB ABC =+ 所组成的电路存在何种险象。 8. 图示电路中触发器： 建立时间 t su = 20ns ， 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? CP J K Q D Q CP CK G

二．逻辑函数(,,) =++（本题共14分，每小题7分） F A B C ABC BC AC 1.用3-8译码器及适当门电路实现。 2.用“四选一”数据选择器及适当门电路实现。 三．分析下列电路所实现的逻辑功能（本题共16分，每小题8分）

1. 由2-5-10进制异步计数器构成的电路。 2. 由74LS163构成计数器电路。 四． 某同步时序系统的原始状态表如图示（本题15分） 1. 用隐含表法化简； CP Q A Q B Q C Q D CK 1 CK 2 R D X Qn 0 1 P Q A Q B Q C Q D T PC A B C D L P Q A Q B Q C Q D T PC A B C D L “1” “1”

北航数字电路期末试题及答案

１ 北航数字电路期末试题及答案 数字电子技术基础(A 卷) 一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F 4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 路存示电中触器： 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? 二． 逻辑函数 (,,)F A B C ABC BC AC =++（本题共14分，每小题7分） 1. 用3-8译码器及适当门电路实现。 2. 用“四选一”数据选择器及适当门电路实现。 三． 分析下列电路所实现的逻辑功能（本题共16分，每小题8分）

1. 由2-5-10进制异步计数器构成的电路。 2. 由74LS163构成计数器电路。 四． 某同步时序系统的原始状态表如图示（本题15分） 1. 用隐含表法化简； 2. 自然序编码； 3. 用JK 触发器及适当门设计电路； 4. 检查是否可以自启动。 一、填空题（本大题共22分） 1、（本小题3分）十进制数 126，对应8421BCD 数 。 2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。 3、（本小题4分）逻辑函数BD AD B A D A F +++=))((的反演式为 ；对偶式为 。 4、（本小题2分）三输入端TTL 与非门如图所示，图中A 点的电位为 F 点的电位为 。 5、（本小题3F= 。

北航933控制工程综合2016年数字电路部分 (1)

以下是数字电路部分，共4题，60分 七、解答下列问题（本题共15分，每小题5分）： 1. 当A 、B 、C 三个输入变量中有奇数个1时输出为1，否则为0。列出真值表，写出Y 的逻辑表达式。 2．请用如题七第2题图的卡诺图化简函数Y(A ，B ，C ，D)=∑m （0,1,4,7,910,13）+∑d （2,5,8,12,15），结果用“与非与非”形式表示。 00011110 A B CD 00011110Y 题七第2题图 3.电路如题七第3题图所示，分析电路的逻辑功能，列出真值表，写出Y 的逻辑函数式。 A B 题七第3题图

八、（本题15分）某火车站有特快、直快和慢车三种类型的客运列车进出，试用如题八图所示的最小项译码器集成芯片74LS138附加适当的门电路实现一个指示列车进站指示信号的逻辑电路。三个指示灯一、灯二、灯三分别对应特快、直快和慢车。列车的优先级别分依次为特快、直快和慢车，要求当特快列车请求进站时，无论其他两种列车是否请求进站，一号等亮；当特快没有请求，直快请求进站时，无论慢车有无请求，二号灯亮；当特快和直快列车均无请求，而慢车有请求时，三号灯亮。 题八图 九、（本题15分）电路如题九图所示，由集成16进制计数器74LS161（Q D 是高 位）和集成四位二进制数值比较器CC14585构成了一个时序电路，试分析计数器74LS161实现计数多少进制？ P A>B P A=B P A B I A

北航数字电路期末试题及答案知识讲解

北航数字电路期末试 题及答案

北航数字电路期末试题及答案数字电子技术基础(A卷)

一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F 4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 A B C Y Y A B C & E n

6. 主-从JK 触发器，已知CP 、J 、K 信号波形如图示，画出输出波形（初始状态为0）。 7. 分析函数 F AB ABC =+ 所组成的电路存在何种险象。 8. 图示电路中触发器： 建立时间 t su = 20ns ， 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? 二． 逻辑函数 (,,)F A B C ABC BC AC =++（本题共14分，每小题7分） 1. 用3-8译码器及适当门电路实现。

2.用“四选一”数据选择器及适当门电路实现。 三．分析下列电路所实现的逻辑功能（本题共16分，每小题8分） 1.由2-5-10进制异步计数器构成的电路。 2.由74LS163构成计数器电路。

北航电子电路设计数字部分实验报告.doc

电子电路设计数字部 分实验报告 学院： 姓名：

实验一简单组合逻辑设计 实验内容 描述一个可综合的数据比较器，比较数据 a 、b 的大小，若相同，则给出结果1，否则给出结果 0。 实验仿真结果 实验代码 主程序 module compare(equal,a,b); input[7:0] a,b; output equal; assign equal=(a>b)1:0; endmodule 测试程序

module t; reg[7:0] a,b; reg clock,k; wire equal; initial begin a=0; b=0; clock=0; k=0; end always #50 clock = ~clock; always @ (posedge clock) begin a[0]={$random}%2; a[1]={$random}%2; a[2]={$random}%2; a[3]={$random}%2; a[4]={$random}%2; a[5]={$random}%2; a[6]={$random}%2; a[7]={$random}%2; b[0]={$random}%2; b[1]={$random}%2; b[2]={$random}%2; b[3]={$random}%2; b[4]={$random}%2;

b[5]={$random}%2; b[6]={$random}%2; b[7]={$random}%2; end initial begin #100000 $stop;end compare m(.equal(equal),.a(a),.b(b)); endmodule 实验二简单分频时序逻辑电路的设计 实验内容 用 always 块和 @(posedge clk) 或 @(negedge clk) 的结构表述一个 1/2 分频器的可综合模型，观察时序仿真结果。 实验仿真结果

北航《数字电路》复习题二答案完整版

北航《数字电路》复习题二 一、单项选择题 1、构成移位寄存器不能采用的触发器为（ D ）。 A．R-S型 B．J-K型 C．主从型 D．同步型 2、半导体二极管截止时，外加电压为（D ）。 A．<1.4v B．<1v C．<0.7v D．<0.5v 3、电源电压为+18V的555定时器，接成施密特触发器，则该触发器的正向阀值电位V+及负向阀值电位V-分别为___V（ C ）。 A．12 B．6 C．12或6 D．9 4、时序逻辑电路的一般结构由组合电路与___组成（ B ）。 A．全加器 B．存储电路 C．译码器 D．选择器 5、函数F=AB+BC，使F=1的输入ABC组合为( D ) A．ABC=000 B．ABC=010 C．ABC=101 D．ABC=110 6、一只四输入端或非门，使其输出为1的输入变量取值组合有( D )种。 A．15 B．8 C．7 D．1 7、随机存取存储器具有( A )功能。 A．读/写 B．无读/写 C．只读 D．只写 8、N个触发器可以构成最大计数长度（进制数）为( D )的计数器。 A．N B．2N C．N2 D．2N

9、某计数器的状态转换图如下，其计数的容量为( B ) A ．八 B ．五 C ．四 D ．三 10 为触发器的输入）其输出信号的逻辑表达式为( )。 A B Qn+1 说明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 翻转 A ．Qn+1 ＝A B ．n n 1n Q A Q A Q +=+ C ．n n 1n Q B Q A Q +=+ D ．Qn+1 ＝ B 二、判断题 1、RAM 具有易失性,一旦失电,所存储的数据立即丢失（ A ）。 A.对 B.错 2、同步触发器与时钟同步工作（ A ）。 A.对 B.错 3、要储存n 位二进制代码，可以用n 个触发器组成的寄存器，也可以用只有1个触发器组成的寄存器（ B ）。 A.对 B.错 4、组合逻辑电路中包含记忆单元（ B ）。 A.对 B.错 5、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ A ） A.对 B.错 6、约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ A ） A.对 B.错 7、时序电路不含有记忆功能的器件。（ B ） A.对 B.错 8、计数器除了能对输入脉冲进行计数，还能作为分频器用。（ A ） A.对 B.错 9、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ A ） A.对 B.错 10、计数器的模是指构成计数器的触发器的个数。（ B ） A.对 B.错

北航数字电路在线作业一

北航《数字电路》在线作业一 北航《数字电路》在线作业一 单选题判断题 一、单选题（共 15 道试题，共 60 分。） 1. 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中 A. 1 B. 2 C. 4 D. 8 -----------------选择：D 2. TTL集成电路采用的是( ）控制，其功率损耗比较大 A. 电压 B. 电流 C. 灌电流 D. 拉电流 -----------------选择：B 3. 不属于矩形脉冲信号的参数有( ）.

B. 占空比 C. 脉宽 D. 扫描期 -----------------选择：D 4. 在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。 A. 集电极开路 B. 三态门 C. 灌电流 D. 拉电流 -----------------选择：B 5. 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路 A. 奇偶校验器 B. 数据选择器 C. 数值比较器 D. 七段显示译码器 -----------------选择：B 6. MOS集成电路采用的是（）控制，其功率损耗比较小 A. 电压 B. 电流 C. 灌电流 D. 拉电流 -----------------选择：A 7. 一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（）

B. 5KΩ C. 10KΩ D. 20KΩ -----------------选择：B 8. 常用的BCD码有( ）. A. 奇偶校验码 B. 格雷码 C. 8421码 D. 汉明码 -----------------选择：C 9. 多谐振荡器可产生（） A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 -----------------选择：B 10. 与十进制数（）10等值的数或代码为( ）. A. (0101 ）8421BCD B. ）16 C. ）2 D. ）8 -----------------选择：A 11. 组合逻辑电路消除竞争冒险的方法有（） A. 修改逻辑设计

实用文库汇编之北航数字电路在线作业一

作者：风骤起 作品编号：31005C58G01599625487 创作日期：2020年12月20日 实用文库汇编之北航《数字电路》在线作业一 北航《数字电路》在线作业一 单选题判断题 一、单选题（共15 道试题，共60 分。） 1. 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中 A. 1 B. 2 C. 4 D. 8 -----------------选择：D 2. TTL集成电路采用的是( ）控制，其功率损耗比较大 A. 电压 B. 电流 C. 灌电流 D. 拉电流 -----------------选择：B 3. 不属于矩形脉冲信号的参数有( ）. A. 周期 B. 占空比 C. 脉宽 D. 扫描期 -----------------选择：D 4. 在数字系统里，当某一线路作为总线使用，那么接到该总线的所

有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。 A. 集电极开路 B. 三态门 C. 灌电流 D. 拉电流 -----------------选择：B 5. 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路 A. 奇偶校验器 B. 数据选择器 C. 数值比较器 D. 七段显示译码器 -----------------选择：B 6. MOS集成电路采用的是（）控制，其功率损耗比较小 A. 电压 B. 电流 C. 灌电流 D. 拉电流 -----------------选择：A 7. 一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（） A. 4KΩ B. 5KΩ C. 10KΩ D. 20KΩ -----------------选择：B 8. 常用的BCD码有( ）. A. 奇偶校验码 B. 格雷码 C. 8421码 D. 汉明码 -----------------选择：C 9. 多谐振荡器可产生（） A. 正弦波 B. 矩形脉冲 C. 三角波

北航数电2015试题及答案

数字电子技术基础(A 卷)（无答案） 一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在 8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F 4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 6. 主-从JK 触发器，已知CP 、J 、K 信号波形如图示，画出输出波形（初始状态为0）。 A B C Y Y A B C & E n

7. 分析函数 F AB ABC =+ 所组成的电路存在何种险象。 8. 图示电路中触发器： 建立时间 t su = 20ns ， 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? 二． 逻辑函数 (,,)F A B C ABC BC AC =++（本题共14分，每小题7分） 1. 用3-8译码器及适当门电路实现。 2. 用“四选一”数据选择器及适当门电路实现。

三． 分析下列电路所实现的逻辑功能（本题共16分，每小题8分） 1. 由2-5-10进制异步计数器构成的电路。 2. 由74LS163构成计数器电路。 四． 某同步时序系统的原始状态表如图示（本题15分） 1. 用隐含表法化简； 2. 自然序编码； 3. 用JK 触发器及适当门设计电路； 4. 检查是否可以自启动。

北航成考模拟电路数字电路考试题

第二章 ，2— 4、二极管电路如图题 2.4所示，试判断图中的二极管是导通还是截止，并求出各电路的输出电压V 0设二极管的导通压降为0.7V 。 解： 二极管导通 V0 5.7V 二极管 VD 1导通，二极管VD 2截止。 V00.7V 的2— 5、电路如图题 2.5 所示，图中二极管是理想的，设输入电压u i10 sin t (V)时，试画出 u0 ( t ) 波形。 / V u 0( a ) 10 u / V 0( b ) 5 ωt

u 0( c ) / V 5 u 0( d ) / V 5 10 u 0 ( e ) / V 5 u 0( f ) / V 5 2— 11、在晶体管放大电路中测得晶体管并区分 a、b、 c 三个极。 （基极） （发射极）3 个电极的电位如图题 2.11 所示，试判断晶体管的类型、材料， 为 PNP 型 Ge 管 （集电极） 第三章 3— 1、判断如下电路对正弦交流信号有无放大作用，并简述理由。

解：（a）无放大作用，缺少电阻R b，电源极性错误。 （b）无放大作用，电阻R b应接在电容 C 的右边。电源极性错误。 （ c）无放大作用，电源极性错误。 （d）无放大作用，缺少电阻R c，输出短路。 （e）无放大作用，电容 Cb 使得输入短路。 （f ）无放大作用，基极无偏置，电源极性错误。 （g）无放大作用，二极管VD 使得输入短路。 （h）无放大作用，电容 Cb 使得输入短路。 （i）无放大作用，缺少电阻R c，输出短路。 2— 3、电路如图题 3.3 所示，设 BJT 的β=80，V BE =0.6V ，I CEO 及V CES 可忽略不计。试分析当开关 S 分别置 于 A 、B 、 C 三个位置时， BJT 各工作在输出特性曲线的哪个区域，并求出相应的集电极电流I C。 V CC12 .5A 解：I BS37 R C80 4 开关 S 置于 A 位置时：

北航数字电路期末试题及答案

北航数字电路期末试题及答案 数字电子技术基础(A 卷) 一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F 4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 路存示电中触器： 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? 二． 逻辑函数 (,,)F A B C ABC BC AC =++（本题共14分，每小题7分） 1. 用3-8译码器及适当门电路实现。 2. 用“四选一”数据选择器及适当门电路实现。 三． 分析下列电路所实现的逻辑功能（本题共16分，每小题8分）

1. 由2-5-10进制异步计数器构成的电路。 2. 由74LS163构成计数器电路。 四． 某同步时序系统的原始状态表如图示（本题15分） 1. 用隐含表法化简； 2. 自然序编码； 3. 用JK 触发器及适当门设计电路； 4. 检查是否可以自启动。 一、填空题（本大题共22分） 1、（本小题3分）十进制数 126，对应8421BCD 数 。 2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。 3、（本小题4分）逻辑函数BD AD B A D A F +++=))((的反演式为 ；对偶式为 。 4、（本小题2分）三输入端TTL 与非门如图所示，图中A 点的电位为 F 点的电位为 。 5、（本小题3 F= 。 6、（本小题3构成图示电路，该电路实现的是 进制计数器。

北航数字电路复习资料

数电之组合电路的设计： D0 Y 用双四选一数椐选择器实现全加器，允许附加必要的逻辑门。 D3 D0 Y D3 A1 A0 解：根椐全加器定义,可得出 S= CI AB BCI A CI B A CI B A +++ CO=AB BCI ACI ++ 其中,A.B 为两加数,CI 为来自低位的进位,S 为和，CO 为向高位的进位，则又因4 选1的选择器为Y=)(010A A D )(011A A D ++ )()(013012A A D A A D + 对比S 与Y 可有，令A1=A ，A0=B ，D0=D3=CI ，D1=D2=CI 即可实现其功能， 又CO =B A + CI A CI B += B A +CI B A A )(++CI B B A )(+ =B A +A CI B +CI B A =B A ·1+A CI B +CI B A +A B ·0 则对比Y 可有，令A1=A ，A0=B ，D0=1，D3=0，D2=D1=CI ，即可实现其功能，则有其方案为， 总结：对于组合电路的设计，特别是利用已知器件来进行设计时，采用的方法为两边凑的方法，即一方面是通过逻辑抽象，写真值表。卡诺图化简得表达式，另一方面是熟记芯片输入—输出关系，采用对比法来设计，若形式相同，当然好；若形式类同，特别是芯片输入输出最大项变量数与待实现功能的变量数一致时，只用对多于项令1或0即可，如本题；若芯片的逻辑函数式的表达式中变量数少于输入变量和乘积项，这时一般通过扩展（级联或采用附加少量其他部件）组成要求的电路。

二00一(十) 用3—8译码器实现全加器。 解：全加器逻辑函数见上题，又3—8译码器的输入，输出逻辑函数为 0120A A A Y ==0M 0121A A A Y ==1M ------ 0127A A A Y ==7M 令A2=A ，A1=B ，A0=CI CI 为来自低位的进位 6350M M M M S i +++=6350Y Y Y Y +++= 又由上一题中有 =CO B A +CI B A +CI B A =CI B A =+CI B A +CI B A 对照有 =CO 6401M M M M +++2410Y Y Y Y +++= 则有方案为 下面是另一常见芯片实现全加器，即ROM 由上可知 又S=CI B A + CI B A AB CI ++CIAB CO= CI B A +CIA B +AB 而采用4位地址输入4位数据输出16×4位Rom ，将CI,A,B 3个输入变量分别接至地址输入端A2,A1,A0,其中A3置1，按照逻辑函数要求存入相应的数据即可在数据传输端D3 D2 D1 D0 得到S 和CO,由于每个输入地址对应A3,A2,A1,A0的最小项，并使地址译码器一条输出线（字线）为1，而每一位数据输出都是等于字线输出的逻辑或，故列出ROM 存储阵内的数据表如下： S= ∑)15,14,12,9,7,6,4,1(m CO=∑)15,14,,13,7,6,5,3(m 总结：对于组合电路的设计问题，一般为三类。一类是用与或非等简单电路搭接，只要逻辑抽象，化简正确，按表达式搭接即可；第二类是利用中小规模集成芯片。如1、2例所示，关键在于记住芯片功能，第三类就是ROM 数模电之TTL 电路求解和反馈组态的判断

北航数字电路201809-1

北京航空航天大学成人高等教育在线作业预览单项选择题 第1题与代数式A+AB相等的是： A、B+A B、A C、B D、B（A+B） 答案：B 第2题门电路输入输出高低电平赋值为（）为正逻辑。 A、0 B、11 C、1 D、10 答案：D 第3题数字电路是工作在数字信号下的电子电路，其数字信号特点是: A、时间和数量上都是离散的 B、时间离散，数量上连续 C、时间连续，数量上离散 D、时间和数量都是连续 答案：A 第4题在决定事物结果的诸条件中只要有任何一个满足，结果就会发生为： A、逻辑乘 B、逻辑加 C、逻辑反 D、以上说法都不对 答案：B 第5题用卡诺图化简时,若对每个方格群尽可能选大，则在最简表达式中： A、与项的个数少 B、每个与项含的变量个数少 C、化简结果具有唯一性 D、结果不唯一 答案：B 第6题下列代数是不属于与逻辑运算的是： A、Y＝A ·B B、Y＝B·B C、Y＝A+B D、Y＝A·BA 答案：C

第7题基本逻辑电路，不包括： A、“与”门 B、“或”门 C、“非”门 D、“与或”门 答案：D 第8题十进制数为16，转换为二进制代码为( )。 A、11110 B、10001 C、11000 D、10000 答案：D 第9题实现非逻辑运算的单元电路为： A、转换器 B、比较器 C、发生器 D、反相器 答案：D 第10题TTL集成门电路传输延迟时间是的输出波形比输入： A、超前 B、滞后 C、无影响 D、不能确定 答案：B 多项选择题 第11题下列选项中属于TTL反向器的动态特性传输延迟时间原因的是： A、管电阻 B、连线的寄生电容 C、响应时间 D、以上说法都对 答案：A|B 第12题在以下选项中选出逻辑表达式的组成部分： A、逻辑变量 B、逻辑常数0与1 C、逻辑运算符 D、括号 答案：A|B|C|D 第13题在以下选项中选出为数字电路的：

北航数字电路在线作业一

北航数字电路在线作业一-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

北航《数字电路》在线作业一 北航《数字电路》在线作业一 单选题判断题 一、单选题（共 15 道试题，共 60 分。） 1. 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中 A. 1 B. 2 C. 4 D. 8 -----------------选择：D 2. TTL集成电路采用的是( ）控制，其功率损耗比较大 A. 电压 B. 电流 C. 灌电流 D. 拉电流 -----------------选择：B 3. 不属于矩形脉冲信号的参数有( ）. A. 周期 B. 占空比 C. 脉宽 D. 扫描期 -----------------选择：D 4. 在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。 A. 集电极开路 B. 三态门 C. 灌电流 D. 拉电流 -----------------选择：B 5. 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路 A. 奇偶校验器 B. 数据选择器 C. 数值比较器 D. 七段显示译码器 -----------------选择：B 6. MOS集成电路采用的是（）控制，其功率损耗比较小

B. 电流 C. 灌电流 D. 拉电流 -----------------选择：A 7. 一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（） A. 4KΩ B. 5KΩ C. 10KΩ D. 20KΩ -----------------选择：B 8. 常用的BCD码有( ）. A. 奇偶校验码 B. 格雷码 C. 8421码 D. 汉明码 -----------------选择：C 9. 多谐振荡器可产生（） A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 -----------------选择：B 10. 与十进制数（53.5 ）10等值的数或代码为( ）. A. (0101 0011.0101 ）8421BCD B. (36.8 ）16 C. (100101.1 ）2 D. (65.7 ）8 -----------------选择：A 11. 组合逻辑电路消除竞争冒险的方法有（） A. 修改逻辑设计 B. 在输出端接入缓冲电路 C. 后级加缓冲电路 D. 屏蔽输入信号的尖峰干扰 -----------------选择：A 12. 一个无符号10位数字输入的DAC，其输出电平的级数为（） A. 4 B. 10 C. 1024 D. 1023 -----------------选择：C 13. A+BC= ( ）. A. A+B