主板上各种信号说明及中断
主板上各种信号说明及中断
一、CPU接口信号说明
1. A[31:3]# I/O Address（地址总线）
这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这
个交易的信息类型。
2. A20M# I Adress-20 Mask（地址位20屏蔽）
此信号由ICH（南桥）输出至CPU的信号。它是让CPU在Real Mode（真实模式）时仿真8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。
3. ADS# I/O Address Strobe（地址选通）
当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效，一但ADS#有效，它们将会作一些相应的动作，如：
奇偶检查、协义检查、地址译码等操作。
4. ADSTB[1:0]# I/O Address Strobes
这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应
的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。
5. AP[1:0]# I/O Address Parity（地址奇偶校验）
这两个信号主要用对地址总线的数据进行奇偶校验。
6. BCLK[1:0] I Bus Clock（总线时钟）
这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。
7. BNR# I/O Block Next Request（下一块请求）
这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前
总线的拥有者不能做任何一个新的交易。
8. BPRI# I Bus Priority Request（总线优先权请求）
这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当Pin 。当BPRI#有效时，所有其它的设备都要停止发出新的请求，除非这个请求正在被锁定。
总线所有者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。
9. BSEL[1:0] I/O Bus Select（总线选择）
这两组信号主要用于选择CPU所需的频率，下表定义了所选的频率：
10. D[63:0]# I/O Data（数据总线）
这些信号线是数据总线主要负责传输数据。它们提供了CPU与NB（北桥）之间64 Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据。
11. DBI[3:0]# I/O Data Bus Inversion（数据总线倒置）
这些信号主要用于指示数据总线的极性，当数据总在线的数据反向时，这些信号
应为Low。这四个信号每个各负责16个数据总线，见下表：
12. DBSY# I/O Data Bus Busy（数据总线忙）
当总线拥有者在使用总线时，会驱动DBSY#为Low表示总线在忙。当DBSY#为High
时，数据总线被释放。
13. DP[3:0]# I/O Data Parity（数据奇偶校验）
这四个信号主要用于对数据总在线的数据进行奇偶校验。
14. DRDY# I/O Data Ready（数据准备）
当DRDY#为Low时，指示当前数据总在线的数据是有效的，若为High时，则总在
线的数据为无效。
15. DSTBN[3:0]# I/O Data Strobe
Data strobe used to latch in D[63:0]# :
16. DSTBP[3:0]# I/O Data Strobe
Data strobe used to latch in D[63:0]# :
17. FERR# O Floating Point Error（浮点错误）
这个信号为一CPU输出至ICH（南桥）的信号。当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被CPU驱动为Low。
18. GTLREF I GTL Reference（GTL参考电压）
这个信号用于设定GTL Bus的参考电压，这个信号一般被设为Vcc电压的三分之
二。
19. IGNNE# I Ignore Numeric Error（忽略数值错误）
这个信号为一ICH输出至CPU的信号。当CPU出现浮点运算错误时需要此信号响应CPU。IGNNE#为Low时，CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为High时，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时，CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而
等待外部中断来处理这个错误。
20. INIT# I Initialization（初始化）
这个信号为一由ICH输出至CPU的信号，与Reset功能上非常类似，但与Reset 不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化。但TLB（地址转换参考缓存器）与BTB（分歧地址缓存器）内数据则被无效化了。INIT＃另一点与Reset不同的是CPU 必须等到在指令与指令之间的空档才会被确认，而使CPU进入启始状态。
21. INTR I Processor Interrupt（可遮蔽式中断）
这个信号为一由ICH输出对CPU提出中断要求的信号，外围设备需要处理数据时，对中断控制器提出中断要求，当CPU侦测到INTR为High时，CPU先完成正在执行的总线周
期，然后才开始处理INTR中断要求。
22. PROCHOT# I/O Processor Hot（CPU过温指示）
当CPU的温度传感器侦测到CPU的温度超过它设定的最高度温度时，这个信号将
会变Low，相应的CPU的温度控制电路就会动作。
23. PWRGOOD I Power Good（电源OK）
这个信号通常由ICH（南桥）发给CPU，来告诉CPU电源已OK，若这个信号没有
供到CPU，CPU将不能动作。
24. REQ[4:0]# I/O Command Request（命令请求）
这些信号由CPU接到NB（北桥），当总线拥有者开始一个新的交易时，由它来定
义交易的命令。
25. RESET# I Reset（重置信号）
当Reset为High时CPU内部被重置到一个已知的状态并且开始从地址0FFFFFFF0H 读取重置后的第一个指令。CPU内部的TLB（地址转换参考缓存器）、BTB（分歧地址缓存器）以及SDC（区段地址转换高速缓存）当重置发生时内部数据全部都变成无效。
26. RS[2:0]# I Response Status（响应状态）
这些信号由响应方来驱动，具体含义请看下表：
27. STKOCC# O Socket Occupied（CPU插入）
这个信号一般由CPU拉到地，在主机板上的作用主要是来告诉主机板CPU是不是
第一次插入。若是第一次插入它会让你进CMOS对CPU进行重新设定。
28. SMI＃ I System Management Interrupt（系统管理中断）
此信号为一由ICH输出至CPU的信号，当CPU侦测到SMI#为Low时，即进入SMM 模式（系统管理模式）并到SMRAM（System Management RAM）中读取SMI＃处理程序，当CPU在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉，必需等到CPU执行RSM（Resume）指令后SMI#、NMI及INTR中断信号才会被CPU认可。
29. STPCLK# I Stop Clock（停止时钟）
当CPU进入省电模式时，ICH（南桥）将发出这个信号给CPU，让它把它的Clock
停止。
28. TRDY# I/O Target Ready（目标准备）
当TRDY#为Low时，表示目标已经准备好，可以接收数据。当为High时，Target
没有准备好。
29. VID[4:0] O Voltage ID（电压识别）
这些讯号主要用于设定CPU的工作电压，在主机板中这些信号必须被提升到最高
3V。
二、VGA接口信号说明
1. HSYNC O CRT Horizontal Synchronization（水平同步信号）
这个信号主要提供CRT水平扫描的信号。
2. VSYNC O CRT Vertical Synchronization（垂直同步信号）
这个信号主要提供CRT垂直扫描的信号。
3. RED O RED analog video output（红色模拟信号输出）
这个信号主要为CRT提供红基色模拟视频信号。
4. GREEN O Green analog video output（绿色模拟信号输出）
这个信号主要为CRT提供绿基色模拟视频信号。
5. BLUE O Blue analog video output（蓝色模拟信号输出）
这个信号主要为CRT提供蓝基色模拟视频信号。
6. REFSET I Resistor Set（电阻设置）
这个信号将会连接一颗电阻到地，主要用于内部颜色调色板DAC。这颗电阻的阻
值一般为169奥姆，精度为1％。
7. DDCA_CLK I/O Analog DDC Clock
这个信号连接NB（北桥）与显示器，这个Clock属于I2C接口，它与DDCA_DATA
组合使用，用于读取显示器的数据。
8. DDCA_DATA I/O Analog DDC Clock
这个信号连接NB（北桥）与显示器，这个Data与Clock 一样也属于I2C接口，它与DDCA_CLK组合使用，用于读取显示器的数据。
三、AGP接口信号说明
1. GPIPE# I/O Pipelined Read（流水线读）
这个信号由当前的Master来执行，它可以使用在AGP 2.0模式，但不能在AGP 3.0的规范使用。在AGP 3.0的规范中这个信号由DBI_HI（Dynamic Bus Inversion HI）代替。
2. GSBA[7:0] I Sideband Address（边带地址）
这组信号提供了一个附加的总线去传输地址和命令从AGP Master（显示卡）到
GMCH（北桥）。
3. GRBF# I Read Buffer Full（读缓存区满）
这个信号说明Master是否可以接受先前以低优先权请求的要读取的数据。当RBF#为Low时，中裁器将停止以低优先权去读取数据到Master。
4. GWBF# I Write Buffer Full（写缓存区满）
这个信号说明Master是否可以准备接受从核心控制器的快写数据。当WBF#为Low
时，中裁器将停止这个快写数据的交易。
5. ST[2:0] O Status Bus（总线状态）
这组信号有三BIT，可以组成八组，每组分别表示当前总线的状态。
6. ADSTB0 I/O AD Bus Strobe 0（地址数据总线选通）
这个信号可以提供2X的时序为AGP，它负责总线AD[15:0]。
7. ADSTB0# I/O AD Bus Strobe 0（地址数据总线选通）
这个信号可以提供4X的时序为AGP，它负责总线AD[15:0]。
8. ADSTB1 I/O AD Bus Strobe 1（地址数据总线选通）
这个信号可以提供2X的时序为AGP，它负责总线AD[31:16]。
9. ADSTB1# I/O AD Bus Strobe 1（地址数据总线选通）
这个信号可以提供4X的时序为AGP，它负责线总AD[31:16]。
10. SB_STB I SideBand Strobe（SideBand选通）
这个信号主要为SBA[7:0]提供时序，它总是由AGP Master驱动。
11. SB_STB# I SideBand Strobe（SideBand选通）
这个信号为SBA[7: 0]提供时序只在AGP 4X 模式，它总是由AGP Master驱
动。
12. CLK O CLOCK（频率）
为AGP和PCI控制信号提供参考时序。
13. PME# Power Management Event（电源管理事件）
这个信号在AGP 协议中不使用，但是它用在PCI协议中由操作系统来管理。关于
PME#的详细定义请参加PCI协议规范。
14. TYPEDET# Type Detect（类型检查）
从AGP发展来看，有1X、2X、4X和8X四种模式，每种模式所使用的电压也不尽相同，那AGP控制器怎么知到你插的是什么样的显卡呢？就是通过这个信号来告诉AGP Control的。用这个信号来设定当前显卡所需的电压。
15. FRAME# I/O Frame（周期框架）
在AGP管道传输时这个信号不使用，这个信号只用在AGP的快写方式。
16. IRDY# I/O Initiator Ready（起始者备妥）
这个信号说明AGP Master已经准备好当前交易所需的数据，它只用在写操作，AGP
Master不允许插入等待状态。
17. TRDY# I/O Target Ready（目标备妥）
这个信号说明AGP Target已经准备好整个交易所需要读的数据，这个Target可
以插入等待状态。
18. STOP# I/O Stop（停止）
这个信号在AGP交易时不使用。对于快写方式，当STOP#为Low时，停止当前交
易。
19. DEVSEL# I/O Device Select（设备选择）
在AGP交易时不使用。在快写方式，当在一个交易不能完成时，它就会被使用。
20. REQ# I Request（请求）
这个信号用于向中裁器请求当前总线使用权为开始一个PCI or AGP交易。
21. GNT# O Grant（保证）
当中裁器收到Initiator发出请求后，若当前总线为空闲，中裁器就会通过GNT#
把总线控制权交给Initiator。
22. AD[31:0] I/O Address Data Bus（数据地址总线）
这些信号用来传输地址和数据。
23. C/BE[3:0]# I/O Command/Byte Enable（命令／位致能）
当一个交易开始时，提供命令信息。在AGP Master做写交易时，提供有效的位信
息。
四、Memory 接口信号说明
1. SCMDCLK[5:0] O Differential DDR Clock(时钟输出）
SCMDCLK与SCMDCLK#是差分时钟输出对，地址和控制信号都在这个两个Clock正
负边沿的交叉点采样。每个DIMM共有三对。
2. SCMDCLK[5:0]# O Differential DDR Clock(时钟输出）
这个Clock信号的意义同上。
3. SCS[3:0]# O Chip Select（芯片选择）
当这些信号有效时，表示一个Chip已被选择了，每个信号对应于SDRAM的一行。
4. SMA[12:0] O Memory Address（内存地址）
这些信号主要用于提供多元的行列地址给内存。
5. SBA[1:0] O Bank Address（Bank选择）
这个些信号定义了在每个内存行中哪个Bank被选择。Bank选择信号和内存地址
信号联合使用可寻址到内存的任何单元。
6. SRAS# O Row Address（行地址）
行地址，它和SCAS#、SWE#一起使用，用来定义内存的命令。
7. SCAS# O Column Address（列地址）
列地址，它和SRAS#、SWE#一起使用，用来定义内存的命令。
8. SWE# O Write Enable（写允许）
写允许信号，它与SRAS#、SCAS#一起使用，用来定义内存的命令。
9. SDQ[63:0] I/O Data Lines（数据线）
这些信号线用于传输数据。
10. SDM[7:0] O Data Mask（数据屏蔽）
当在写周期有效时，在内存中传输的数据被屏蔽。在这八个信号中每个信号负责八
根数据线。
11. SDQS[7:0] I/O Data Strobe（数据选通）
这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。
12. SCKE[3:0] O Clock Enable（时钟允许）
这个信号在上电时对内存进行初始化，它们也可以用于关闭不使用的内存数据
行。
五、HUB 接口信号说明
1. HL[10:0] I/O Packet Data（数据包）
这些信号主要用于Hub Interface读写操作时传输数据。
2. HISTRS I/O Packet Strobe（数据选通）
3. HISTRF I/O Packet Strobe Complement
这个信号与HISTRS一起在HUB inteface上传输与接收数据。
六、LAN LINK接口信号说明
1. LAN_CLK I Lan I/F Clock（网络时钟）
这个信号由Lan Chipset驱动输出，它的频率范围在5~50Mhz。
2. LAN_RXD[2:0] I Received Data（接收数据）
这些信号是由Lan Chipset驱动输出到南桥。
3. LAN_TXD[2:0] O Transmit Data（传输数据）
这些信号是南桥驱动输出到Lan Chipset。
4. LAN_RSTSYNC O Lan Reset（Lan Chip 复位信号）
七、EEPROM 接口信号说明
1. EE_SHCLK O EEPROM Shift Clock（EEPROM时钟）
这个信号由南桥驱动输出到EEPROM。
2. EE_DIN I EEPROM Data In（EEPROM数据输入）
这个信号是由EEPROM传数据到南桥。
3. EE_DOUT O EEPROM Data Out（EEPROM数据输出）
这个信号是由南桥传数据到EEPROM。
4. EE_CS O EEPROM Chip Select（片选信号）
当这个信号有效时EEPROM被选择。
八、PCI接口信号说明
1. AD[31:0] I/O Address Data Bus（地址数据总线）
是用来传送起始地址。在内存或组态的交易期间，此地址的分辨率是一个双字组(Double Word)(即地址可被四整除)，在读取或写入的交易期间，它是一个字节特定地址。
2. PAR I/O Parity Signal（同位信号）
在地址阶段完成后一个频率，或是所有写入交易的数据阶段期间，在IDRY#被驱动到僭态后一个频率，由Initiator驱动。所有读取交易的数据阶段期间，在TRDY#被驱动到僭态后一个频率，它也会被目前所寻址的Target驱动。在地址阶段完成后的一个频率，Initiator将PAR驱动到高或低态，以保证地址总线AD[0:31]与四条指令/位组致能线
C/BE#[0:3]是偶同位（Even Parity）。
3. C/BE[3:0]# I/O Command/Byte Enable（指令或字节致能）
由Initiator驱动，在AD Bus上传输地址时，用来表示当前要动作的指令。在AD Bus上传输数据时，用来表示在目前被寻址之Dword 内将要被传输的字节，以及用来传
输数据的数据路径。
4. RST# O PCI Reset（复位信号）
当重置信号被驱动成低态时，它会强迫所有PCI组态缓存器 Master及Target状态机器与输出驱动器回到初始化状态。RST#可在不同步于PCI CLK边缘的状况下，被驱动或反驱动。RST#的设定也将其它的装置特定功能初始化，但是这主题超出PCI规格的笵围。所
有PCI输出信号必须被驱动成最初的状态。通常，这表示它们必须是三态的。
5. FRAME# I/O Cycle Frame（周期框架）
是由目前的Initiator驱动，它表示交易的开始（当它开始被驱动到低态时）与期间（在它被驱动支低态期间）。为了碓定是否已经取得总线拥有权，Master必须在同一个PCI CLK信号的上边缘，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。交易可以是由在目前的Initiator与目前所寻址的Target间一到多次数据传输组成。
当Initiator准备完成最后一次数据阶段时，FRAME#就会被反驱动到高态。
6. IRDY# I/O Initiator Ready（备妥）
Initiator 备妥被目前的Bus Master（交易的Initiator）驱动。在写入期间，IRDY#被驱动表示Initiator准备接收从目前所寻址的Target传来的资料。为了确定Master 已经取得总线拥有权，它必须在同一个PCI CLK信号的上升边缘，取样到FRAME#与IRDY#
都被反驱动到高态，且GNT#被驱动到低态。
7. TRDY# I/O Target Ready（目标备妥）
Target备妥被目前所寻址的Target驱动。当Target准备完成目前的数据阶段(数据传输)时，它就会被驱动到低态。如果在同一个PCI CLK信号的上升边缘，Target 驱动TRDY#到低态且Initiator驱动IDRY#到低态的话，则此数据阶段便告完成。在读取期间，TRDY#被驱动表示Target正在驱动有效的数据到数据总线上。在写入期间，TRDY#被驱动表示Target准备接收来自Master的资料。等待状态会被插入到目前的资料阶段里，直到取样
到TRDY#与IRDY#都被驱动到低态为止。
8. STOP# I/O Stop（停止）
Target驱动STOP#到低态，表示希望Initiator停止目前正在进行的交易。
9. DEVSEL# I/O Device Select（设备选择信号）
该信号有效时，表示驱动它的设备已成为当前防问的目标设备。换言之，该信号的有效说明总在线某处的某一设备已被选中。如果一个主设备启动一个交易并且在6个CLK 周期内设有检测到DEVSEL#有效，它必须假定目标设备没能反应或者地址不存在，从而实
施主设备缺省。
10. IDSEL I Initialization Device Select（初始化设备选择） IDSEL是PCI装置的一个输入端，并且在存取某个装置的组态缓存器期间，它用来
选择芯片。
11. LOCK# I/O Lock（锁定）
这是在一个单元（Atomic）交易序列期间（列如：在读取/修改/写入操作期间），Initiator用来锁定（Lock）目前所寻址的Target的。
12. REQ# I Request（请求）
表示管理者要求使用总线，此为一对一之信号，每一管理者都有与其相对应之
REQ#信号。
13. GNT# O Grant（保证）
表示管理者对总线使用之要求已被同意，此为一对一之信号，每一管理者都有与
其相对应之GNT#信号。
九、Serial ATA接口信号说明
1. SATA0TXP O Serial ATA 0 Transmit（串行ATA0 传送）
2. SATA0TXN O Serial ATA 0 Transmit（串行ATA0 传送）
这个信号与SATA0TXP组成差分信号对，用于传输数据。
3. SATA0RXP I Serial ATA 0 Receive（串行ATA0 接收）
4. SATA0RXN I Serial ATA 0 Receive（串行ATA0 接收）
这个信号与SATA0RXP组成差分信号对，用于接收数据。
5. SATARBIAS I Serial ATA Resistor Bias（串行ATA电阻偏置）
6. SATARBIAS# I Serial ATA Resistor Bias（串行ATA电阻偏置）
这个信号与SATARBIAS一样外接一颗与GND相接的电阻，为SATA提供一个电压偏
置。
7. SATALED# OD SATA Drive Activity Indicator（SATA 读写指示）
当这个信号为Low时，表示当前的SATA硬盘正在读写数据。
十、IDE 接口信号说明
1. DCS1# O Device Chip Select（设备芯片选择）
这个信号为设备选择信号For Rang 100 。
2. DCS3# O Device Chip Select（设备芯片选择）
这个信号为设备选择信号 For Rang 300。
3. DA[2:0] O Device Address（设备地址）
这些信号用于传输地址信号。
4. DD[15:0] I/O Device Data（设备数据）
这些信号用于传输数据信号。
5. DREQ I Device Request（设备请求）
当IDE Device要做一个DMA读写动作时，就会驱动这个信号向南桥发DM A请求。
6. DACK# O Device DMA Acknowledge（设备DMA确认）
当IDE Device已做了一个DMA请求后，若当前总线空闲，南桥就会驱动个信号，
把控制权受权给IDE Device。
7. DIOR# O Disk I/O Read（磁盘I/O读）
这个信号由南桥来驱动，当它有效时，表示要对磁盘进行一个读操作。
8. DIOW# O Disk I/O Write（磁盘I/O写）
这个信号由南桥来驱动，当它有效时，表示要对磁盘进行一个写操作。
9. IORDY I I/O Channel Ready（I/O通道备妥）
这个信号由IDE Device来驱动，当它有效时，表示IDE Device已经准备OK。
十一、LPC接口信号说明
1. LAD[3:0] I/O LPC Command、Address、Data
这四信号线用来传输LPC Bus的命令、地址和数据。
2. LFRAME# I/O LPC Frame（LPC框架）
当这个信号有效时，指示开始或结束一个LPC周期。
3. LDRQ# I DMA Request（DMA请求）
当Super I/O上的Device需要用DMA Channel时，就会驱动这个信号向南桥发出
请求。
十二、USB 接口信号说明
1. USBP+ I/O USB Signal（USB 信号）
2. USBP- I/O USB Signal（USB 信号）
这个信号与USBP+组成差分信号对，组成一个USB Port，用来传输地址、数据和
命令。
3. OC# I Over Current（过电流保护）
当有USB Device过电流时，这个信号会拉Low，告知南桥有过电流发生。
十三、SMBus接口信号说明
1. SMBDATA I/O SMBus Data（数据线）
2. SMBCLK I/O SMBus Clock（时钟线）
上面两个信号线为系统管理总线，以南桥为控制中心，对主机板的一些Device 进行读写操作，如倍频IC、SPD等等。这两个信号在外部必须通过电阻进行Pull High。
十四、AC-Link接口信号说明
1. RST# O Reset（复位信号）
这个讯信号由南桥驱动，对Audio Chip进行初始化。
2. SYNC O Sync（同步信号）
3. BIT_CLK I Bit Clock（时钟输入）
这是一个由Codec产生一个12.288Mhz串行数据时钟给南桥。
4. SDOUT O Serial Data Out（串行数据输出）
由南桥发出数据到Codec。
5. SDIN I Serial Data In（串行数据输入）
由Codec发出数据到南桥。
十五、FDC接口信号说明
1. DRVDEN0 OD Drive Density Select Bit（驱动器密度选择位）
驱动器密度选择信号。
2. INDEX# I INDEX（索引）
此Pin为施密特触发器输入，当这个为Low（有效时），通过索引孔把磁头定位
起始磁道。
3. MOA# OD Motor A On（马达A打开）
当此信号为Low时，马达A起动。
4. DSA# OD Drive Select A（驱动A选择）
当此信号为Low时，驱动器A被选择。
5. DIR# OD DIR（列目录）
磁头步进马达移动方向，为High时，向外移动，为Low时向内移动。
6. STEP# OD Step（步进）
步进输出脉冲，当此信号为Low时，将产生一个脉冲移动磁头到另一个磁道。
7. WD# OD Write Data（写数据）
写数据，当此信号为Low时，写数据到被选择的驱动器。
8. WE# OD Write Enable（写允许）
写允许，当为Low表示允许写入盘片。
9. TRACK0# I Track 0（0磁道）
0磁道，当此信号为Low时，磁头将被定位到最外的一个磁道（0磁道）。
10. WP# I Write Protected（写保护）
写保护，当此信号为Low时，磁盘片被写保护，只能读出数据不能写入。
11. RDATA# I Read Data（读数据）
当为Low时从软盘读数据。
12. HEAD# OD Head（磁头）
磁头选择，当为High时选择0面的磁头，当为Low时选择1面的磁头。
13. DSKCHG# I Diskette Change（更换磁盘）
盘片更换，当此信号为Low时，在上电状态可随时取出盘片。
十六、Parallel Port 接口信号说明
1. SLCT I Printer Select Status（打印机状态选择）
这个Pin主要用于选择打印机模式，为High时，表示打印机被选择。打印有两种
模式可以被设定ECP和EEP。
2. PE I Page End（页面结束）
当这个信号为High时，表示打印机已检测到页面结束。
3. BUSY I Busy（打印机忙）
当这个信号为High时，表示打印机很忙没有准备去接收数据。
4. ACK# I Acknowledge（确认）
当这个信号为Low时，表示打印机已接收数据，并准备接受更多的数据。
5. ERR# I Error（错误）
当这个信号为Low时，表示打印机在打印时出错。
6. SLIN# O Printer Select（打印机选择）
这个信号为打印机输出线检查。
7. INIT# O Initialization（初始化）
当这个信号为Low时，表示对打印机进行初始化。
8. AFD# O Auto Line Feed（自动走线）
当打印机打印针出问题时，这个信号会被拉Low，打印机会自动再打一遍。
9. STB# O Strobe（锁定）
当这个信号为Low时，表示要把并行数据锁定到打印机里。
10. PD[7:0] I/O Printer Data（打印机数据）
这些信号用于传输打印机数据。
十七、Serial Port 接口数据说明
1. CTS# I Clear To Send（清楚发送）
这个信号用于Modem控制输入，这个功能可以通过读握手状态寄存器Bit 4来测
试。
2. DSR# I Data Set Ready（数据准备）
这个信号为Low时，表示Modem或数据放置已准备可以传输数据。
3. RTS# I/O Request To Send（请求发送）
这个信号为Low时，表示Modem或调制解调器可准备去发送数据。
4. DTR# I/O Data Terminal Ready（数据终端准备）
这个信号为Low时，表示数据终端已准备可以进行通信。
5. SIN I Serial Data In（串行数据输入）
这个信号用于去接收数据。
6. SOUT O Serial Data Out（串行数据输出）
这个信号用于去发送数据。
中断
IRQ0：系统计时器，负责提供CPU和总线所需要的时钟脉冲
IRQ1：键盘使用
IRQ2：可编程的中断控制器
IRQ3：com2, 一般用来连接MODEM（调制解调器）
IRQ4：com1, 一般用来连接鼠标MOUSE
IRQ5：目前为声卡使用（Soundking KCE815）
IRQ6：标准软盘控制器，是1.44MB，3.5英寸软驱使用
IRQ7：打印机断口 (LPT)
IRQ8：系统实时时钟，控制目前电脑的时间
IRQ9：电脑目前将它分配(Soundking KCE MPU-40)兼容设备用
IRQ10：目前没有连接任何设备
IRQ11：目前由PCI和AGP显卡共用
IRQ12：目前没有连接任何设备
IRQ13：由负责浮点运算器的协处理器使用
IRQ14：由Primary IDE控制器和SIS 5513 Dual PCI IDE 控制器使用IRQ15：由Secondary IDE控制器和SIS 5513 Dual PCI IDE 控制器使用
电脑主板工作信号名词解释集合
电脑主板工作信号名词解释之RSMRST# (1) 电脑主板工作信号名词解释之PWRBTN#及IO_PWRBTN# (2) 电脑主板工作信号名词解释之SLP_S3# SLP_S5#及SUSB# SUSC# (3) 电脑主板工作信号名词解释之PSON# (4) 电脑主板工作信号名词解释之VCORE_EN VTT_PWRGD (4) 电脑主板工作信号名词解释之PWROK SB_PWROK NB_PWROK (5) 电脑主板工作信号名词解释之RSMRST# RSMRST# IO芯片的准备好信号，就是IO的供电3VSB,BATT正常后IO就会送出该信号 RSMRST#正常后IO芯片才会正常工作，所以在修不触发的板子时，这是一个关键测试点 该信号在电脑接通电源后就应该一直保持在3V左右的高电平 该信号一般是3VSB经过一个K级以上电阻提供上拉，常见的4.7K，8.2K等 如果该信号没有或偏低，需检查其上拉电阻，有时主板该信号会连着网卡芯片，所以此信号不正常时需拆掉网卡芯片看是否是网卡芯片把它拉低了，然后就是更换IO芯片，然后就是南桥了，有部分主板（SIS芯片组的最常见）RSMRST#信号同时也会送给北桥，如华硕的P5SD2-A P5SD2-VM等 电脑主板工作信号名词解释之RTCRST# BATOK# SYSRST# RTCRST# BATOK# SYSRST# 这几个信号其实就是同一个信号，只是在不同的芯片组中表示的不一样 RTCRST#一般在INTEL芯片组及NVIDIA芯片组的电路图中标识（有些地方标识的RTC_RST#） BATOK#一般在SIS芯片组的电路图中标识 SYSRST#一般在AMD芯片组的电路图中标识 这些信号一般可以理解为CMOS跳线电压准备好，如BATOK#就很好理解，BAT代表CMOS电池电压，OK那就是准备好了的意思，连起来就是CMOS电池电压准备好 这些信号大部分是从CMOS跳线的中间一针直接连着南桥给南桥提供最基本的供电，使南桥的32.768晶振起振，不过也有少数主板会经过一些电阻再接到南桥 我们都知道32.768晶振不起振电脑就不能开机（部分主板可以开机），所以这个RTCRST# BATOK# SYSR
主板各种跳线接法
电脑组装图解教程之接口线缆安装细节 以Intel平台为例，借助两块不同品牌的主板，对各种接口及其连接方法进行一下详细的介绍。 一、认识主板供电接口图解安装详细过程 在主板上，我们可以看到一个长方形的插槽，这个插槽就是电源为主板提供供电的插槽（如下图）。目前主板供电的接口主要有24针与 20针两种，在中高端的主板上，一般都采用24PIN的主板供电接口设计，低端的产品一般为20PIN。不论采用24PIN和20PIN，其插法都是一样的。 主板上24PIN的供电接口
主板上20PIN的供电接口 电源上为主板供电的24PIN接口
为主板供电的接口采用了防呆式的设计，只有按正确的方法才能够插入。通过仔细观察也会发现在主板供电的接口上的一面有一个凸起的槽，而在电源的供电接口上的一面也采用了卡扣式的设计，这样设计的好处一是为防止用户反插，另一方面也可以使两个接口更加牢固的安装在一起。 二、认识CPU供电接口图解安装详细过程 为了给CPU提供更强更稳定的电压，目前主板上均提供一个给CPU单独供电的接口（有4针、6针和8针三种），如下图：
主板上提供给CPU单独供电的12V四针供电接口
电源上提供给CPU供电的4针、6针与8针的接口 安装的方法也相当的简单，接口与给主板供电的插槽相同，同样使用了防呆式的设计，让我们安装起来得心应手。 三、认识SATA串口图解SATA设备的安装
SATA串口由于具备更高的传输速度渐渐替代PATA并口成为当前的主流，目前大部分的硬盘都采用了串口设计，由于SATA的数据线设计更加合理，给我们的安装提供了更多的方便。接下来认识一下主板上的SATA接口。
主板检测卡各指示灯说明
一、主板检测卡各指示灯说明 BIOS灯:为BIOS运行灯、正常工作时应不停闪动 CLK灯：为时钟灯、正常为常亮 OSC灯：为基准时钟灯、正常为常亮 RESET灯：为复位灯、正常为开机瞬间闪一下，然后熄灭 RUN灯：为运行灯、工作时应不停闪动 +12V、-12V、+5V、+3.3V灯正常为常亮 二、常见代码检修 1、00、CO、CF、FF或D1 测BIOS芯片CS有无片选： （1）、有片选：换BIOS、测BIOS的OE是否有效、测PCI的AD线、测CPU复位有无1.5V--0V跳变 （2）、无片选：测PCI的FRAME、测CPU的DBSY ADS#，如不正常则北桥坏、若帧周期信号不正常则南桥坏 2、C0 CPU插槽脏、针脚坏、接触不好 换电源、换CPU、换转接卡有时可解决问题 刷BIOS、检查BIOS座 I/O坏、北桥虚焊、南弱桥坏 PCB断线、板上粘有导电物 3、C1、C3、C6、A7或E1 内存接触不良（用镊子划内存槽） 测内存工作电压SDRAM （3.3V），DDR（2.5和1.25V） 测时钟（CLK0~CLK3） CPU旁排阻是否损坏 测CPU地址线和数据线 测DDR的负载排阻和数据排阻 北桥坏 4、C1~05循环跳变 测32.768MHZ是否正常 BIOS损坏 I/O或南桥损坏 5、C1、C3、C6 刷BIOS、检查BIOS座 换电源、换CPU，换转接卡有时可解决问题 PCB断线、板上粘有导电物 换内存条，PC100、PC133，或速度更快更稳定的内存 换内存插槽，有些主板的内存条插槽要先插最靠里面或最靠外面的槽才可工作 目测内存槽是否有短路等机械类损坏现象 没内存的CLK0、CLK1、CLK2、CLK3、CLK4，内存主供电 打阻值检查是否有断路现象 换I/O芯片、北桥虚焊或北桥坏 6、循环显示C1-C3或C1-C5 刷BIOS
电脑各种主板USB接线方法图解
电脑各种主板USB接线方法图解 主板USB管脚接口大全 一、概述 因为每个USB接口能够向外设提供＋5V500MA的电流，当我们在连接板载USB接口时，一定要严格按照主板的使用说明书进行安装。绝对不能出错，否则将烧毁主板或者外设。相信有不少朋友在连接前置USB插线时也发生过类似的“冒烟事见“。这就需要我们能够准确判别前置USB线的排列顺序如果我们晓得USB接口的基本布线结构，那问题不是就迎刃而解了吗。 二、USB接口实物图 主机端： 接线图： VCC Data－ Data＋ GND 实物图： 设备端： 接线图： VCC GND Data－ Data＋三、市面上常见的USB接口的布线结构 这两年市面上销售的主板，板载的前置USB接口，使用的都是标准的九针USB接口，第九针是空的，比较容易判断。但是多数品牌电脑使用的都是厂家定制的主板，我们维修的时候根本没有使用说明书；还有像以前的815主板，440BX，440VX主板等，前置USB的接法非常混乱，没有一个统一的标准。当我们维修此类机器时，如何判断其接法呢？ 现在，把市面上的比较常见的主板前置USB接法进行汇总，供大家参考。(说明：■代表有插针，□代表有针位但无插针。) 1、六针双排 这种接口不常用，这种类型的USB插针排列方式见于精英P6STP－FL(REV：1.1)主板，用于海尔小超人766主机。其电源正和电源负为两个前置USB接口共用，因此前置的两个USB 接口需要6根线与主板连接，布线如下表所示。 ■DATA1+ ■DAT A1- ■VCC
■DATA2+ ■GND 2、八针双排 这种接口最常见，实际上占用了十针的位置，只不过有两个针的位置是空着的，如精英的P4VXMS(REV：1.0)主板等。该主板还提供了标准的九针接法，这种作是为了方便DIY在组装电脑时连接容易。 ■VCC ■DATA－ ■DATA＋ □NUL ■GND ■GND □NUL ■DATA＋ ■DATA－ ■VCC 微星MS-5156主板采用的前置USB接口是八针互反接法。虽然该主板使用的是Intel 430TX芯片组，但首先提供了当时并不多见的USB1.0标准接口两个，只不过需要使用单独的引线外接。由于该主板的USB供电采用了限流保护技术，所以即使我们把USB的供电线接反，也不会导致主板无法启或烧毁USB 设备的情况产生。 ■VCC ■DATA－ ■DATA＋ ■GND ■GND ■DATA＋ ■DATA- ■VCC 以下这种接口比较常见，多使用于815，或440BX较早的主板上。 ■VCC ■DATA＋ ■DATA－ ■GND ■VCC
NB各种信号说明
主板上各种信号说明 一、CPU接口信号说明 1. A[31:3]# I/O Address(地址总线) ν这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型. 2. A20M# I Adress-20 Mask(地址位20屏蔽) ν此信号由ICH(南桥)输出至CPU的信号.它是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间,当超过1 Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上. 3.ADS#（ADS# 是RESET CPU後的第一個系統訊號去和北橋溝通） I/O Address Strobe(地址选通) ν当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作. 4. ADSTB[1:0]# I/O Address Strobes ν这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿.相应的ADSTB0#负责REQ[4:0]#和A[16:3]#,ADSTB1#负责A[31:17]#. 5. AP[1:0]# I/O Address Parity(地址奇偶校验) ν这两个信号主要用对地址总线的数据进行奇偶校验. 6.BCLK[1:0] I Bus Clock(总线时钟) 这两个Clock主要用于供应在Host Bus上进行交易所需的Clock.ν 7. BNR# I/O Block Next Request(下一块请求) ν这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易. 8. BPRI# I Bus Priority Request(总线优先权请求) ν这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin .当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权. 9. BSEL[1:0] I/O Bus Select(总线选择) ν这两组信号主要用于选择CPU所需的频率,下表定义了所选的频率: 10. D[63:0]# I/O Data(数据总线) ν这些信号线是数据总线主要负责传输数据.它们提供了CPU与NB(北桥)之间64 Bit的通道.只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据. 11. DBI[3:0]# I/O Data Bus Inversion(数据总线倒置) ν这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low.这四个信号每个各负责16个数据总线,见下表: 12. DBSY# I/O Data Bus Busy(数据总线忙) ν当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙.当DBSY#为High时,数据总线被释放. 13. DP[3:0]# I/O Data Parity(数据奇偶校验) ν这四个信号主要用于对数据总在线的数据进行奇偶校验. 14. DRDY# I/O Data Ready(数据准备) ν当DRDY#为Low时,指示当前数据总在线的数据是有效的,若为High时,则总在线的数据为无效. 15. DSTBN[3:0]# I/O Data Strobe Data strobe used to latch in D[63:0]#ν : 16. DSTBP[3:0]# I/O Data Strobe Data strobe used to latch inν D[63:0]# : 17. FERR# O Floating Point Error(浮点错误) ν这个信号为一CPU输出至ICH(南桥)的信号.当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时,FERR#被
电脑组装之接口线(主板电源线)图解
DIY攒机的详细步骤过程，在《菜鸟晋级必修功课!图解Ｉｎtel电脑组装全过程》这篇文章中我们已经为大家做了详细的介绍。通过查看网友的留言，小编感觉到很多朋友对各种接口和线缆的连接方法还不是很清楚，那么这里同样以Intｅl平台为例,借助两块不同品牌的主板，对各种接口及其连接方法进行一下详细的介绍。 一、认识主板供电接口图解安装详细过程 在主板上,我们可以看到一个长方形的插槽，这个插槽就是电源为主板提供供电的插槽(如下图)。目前主板供电的接口主要有24针与2０针两种，在中高端的主板上，一般都采用24PＩN的主板供电接口设计,低端的产品一般为20PIN。不论采用24PIN和20PＩＮ，其插法都是一样的。 主板上2４ＰIN的供电接口 ? 主板上２０ＰIN的供电接口 ? 电源上为主板供电的24ＰIN接口
为主板供电的接口采用了防呆式的设计，只有按正确的方法才能够插入。通过仔细观察也会发现在主板供电的接口上的一面有一个凸起的槽,而在电源的供电接口上的一面也采用了卡扣式的设计，这样设计的好处一是为防止用户反插,另一方面也可以使两个接口更加牢固的安装在一起. 二、认识CＰU供电接口图解安装详细过程 为了给ＣPU提供更强更稳定的电压，目前主板上均提供一个给CPU单独供电的接口(有４针、6针和8针三种),如
图:? 主板上提供给CPＵ单独供电的1２Ｖ四针供电接口 电源上提供给CＰU供电的４针、6针与８针的接口
? 安装的方法也相当的简单,接口与给主板供电的插槽相同,同样使用了防呆式的设计,让我们安装起来得心应手。 ? 三、认识ＳATA串口图解ＳATＡ设备的安装 SAＴA串口由于具备更高的传输速度渐渐替代PATA并口成为当前的主流，目前大部分的硬盘都采用了串口设计,由于SＡTA的数据线设计更加合理,给我们的安装提供了更多的方便。接下来认识一下主板上的ＳＡＴA接口。 这张图片跟下面这张图片便是主板上提供的ＳATＡ接口，也许有些朋友会问,两块主板上的
飞思卡尔MC9S12XS128单片机中断优先级设置简易教程
本教程试图用最少的时间教你飞思卡尔XS128单片机的中断优先级设置方法和中断嵌套的使用，如果是新手请先学习中断的基本使用方法。 先来看看XS128 DataSheet 中介绍的相关知识，只翻译有用的： 七个中断优先级 每一个中断源都有一个可以设置的级别 高优先级中断的可以嵌套低优先级中断 复位后可屏蔽中断默认优先级为1 同一优先级的中断同时触发时，高地址（中断号较小）的中断先响应 注意：高地址中断只能优先响应，但不能嵌套同一优先级低地址的中断 下面直接进入正题，看看怎么设置中断优先级: XS128中包括预留的中断一共有128个中断位，如果为每个中断都分配一个优先级寄存器的话会非常浪费资源，因此飞思卡尔公司想出了这样一种办法：把128个中断分为16个组，每组8个中断。每次设置中断时，先把需要的组别告诉某个寄存器，再设置8个中断优先寄存器的某一个，这样只需9个寄存器即可完成中断的设置。 分组的规则是这样的：中断地址位7到位4相同的中断为一组,比如MC9SX128.h中 这些中断的位7到位3都为D，他们就被分成了一组。0~F正好16个组。
INT_CFADDR就是上面说到的用来设置组别的寄存器: 我们需要设置某个组别的中断时，只要写入最后8位地址就行了，比如设置SCI0的中断优先级，就写入0xD0。 设置好组别之后，我们就要该组中相应的中断进行设置,设置中断的寄存器为 这其实是一组寄存器，一共有8个，每个都代表中断组中的一个中断。对应规则是这样的：中断地址的低四位除以2 比如还是SCI0，低四位是6，除以二就是3，那么我们就需要设置INT_CFDATA3 往INT_CFDATAx中写入0~7就能设置相应的中断优先级了 拿我本次比赛的程序来举个例子：我们的程序中需要3个中断：PIT0,PORTH,SCI0。PIT0定时检测传感器数值，PORTH连接干簧管进行起跑线检测，SCI0接收上位机指令实现急停等功能。因此中断优先级要SCI0>PORTH>PIT0。 我们先要从头文件中找出相应中断的地址: PIT0【7:4】位为7，选择中断组： INT_CFADDR=0x70;
信号说明
F信号说明 F001。7：MA控制装置进入可运转状态 F000。6：SA伺服处于正常运转状态。 F001。0：AL CNC处于报警状态 F001。2：BAL 电池电压低于2。6v F001。1：RST 复位中信号 F000。0：RWD 利用输入信号RRW，NC进行倒回时 F102：MV1-8 对应的轴在移动中 F106：MVD1-8 轴方向移动信号，‘0’：正方向‘1’：负方向 F104：INP1-8 到位信号（误差小于定幅宽度） F004。6；MREF 回参考点方式确认 F003。4；MRMT 远程方式确认信号 F094：ZP1-8 完成回参考时，对应的轴输出为‘1’ F120；ZRF1-8 在绝对编码器（APC）的机床上，当建立参考点时为‘1’ F004。2；MABSM 手动绝对确认信号 F096 ZP21-8 回第2参考点完成信号（用G30功能完成） F098 ZP31-8 回第3参考点完成信号 F100 ZP41-8 回第4参考点完成信号 F116 FRP1-8 回浮动参考点信号（在自动中用G30。1指令） F000。5：STL 自动运转中信号/启动指示灯 F000。4：SPL 自动运转暂停中/停机指示灯 F000。7：OP自动运转中信号 F004。1：MMLK 机床锁住确认信号 F004。7：MDRN 空运转确认信号 F004。3：MSBK 单程序段确认信号 F004，F005 MBDT1-9 程序段选跳确认信号 F108 MMI1-8 镜象确认信号 F002。6：CUT 切削中信号 F002。3：THRD 锣纹切削中信号 F002。1：RPDO 快速移动中信号 F002。0：INCH 英制输入信号（G20指令时） F002。4：SRNMV 程序再启动信号 F007。0：MF M码读取信号（输出M码过程中） F010，F011，F012，F013 M00-M31 M码信号（M后面的数值变成二进制） F001。3 DEN 分配完成信号（用做轴移动结束后，机床侧执行M/S/T/B功能的条件）F008。0：EF （M系）外部动作信号（在G81指令定位结束时为‘1’） F009：DM00 DM01 DM02 DM30 M译码信号（PMC无须译码） F004。4：MAFL 辅助功能锁住确认信号 F014 F015 M200-M215：第2M码信号（输出） F016 F017 M300-M315：第3M码信号（输出） F008。4：MF2 第2M功能选通信号
主板跳线说明
主板跳线说明 跳线的设置操作(图3-5) 可以通过改变跳线的不同设置来调整主板的操作。跳线将两个管脚之间短路来改变接口的功能。一般在多于2个管脚的跳线处，印刷电路板上都会丝印一个“1”字或丝印一个圆点(或三角形)以标示管脚1的位置。 一、主板跳线功能一览
二、跳线设置 jp2: jp2跳线帽短接管脚1-2时，是选择使用板载网卡；当跳线帽从管脚1-2移到管脚2-3时，表示选择不使用板载网卡。 jp3: jp3跳线帽短接管脚1-2时，是选择使用板载显卡；当跳线帽从管脚1-2移到管脚2-3时，表示选择不使用板载显卡。 jp4: chec ksum bad”按“f2”，在系统完成post后关机，将跳线帽取下，恢复到正常位置(2-3管脚短接)，cmos清除完成。 jp5: jp5跳线帽短接管脚1-2时，是选择使用板载scsi控制器，当跳线帽从管脚1-2移到管脚2-3时，表示选择不使用板载scsi控制器。
jp6: jp6跳线帽短接管脚1-2时，是设定pci-x 总线1数据传输速率为100mhz；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线1数据传输速率为133mhz。 ATTENTION：只有通过jp5跳线将板载scsi控制器禁用时jp6跳线的设置才有效。 jp7: jp7跳线帽短接管脚1-2时，是设定pci-x 总线2数据传输速率为100mhz；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线2数据传输速率为133mhz。 jp8: jp8跳线帽短接管脚1-2时，是设定pci-x 总线1数据传输为传统pci模式；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线1数据传输为pci-x 模式。 jp9: jp9跳线帽短接管脚1-2时，是设定pci-x 总线2数据传输为传统pci模式；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线2数据传输为pci-x 模式。
飞思卡尔单片机复习题
复习题： 1．根据总线时钟频率会计算TCNT计数时钟周期的最大值？最小值？溢出周期最大值？ 如:fbus=2.4576MHz，值分别为多少？若fbus=8MHz呢？ 2．熟悉LED共阴极共阳字型码的计算。 3．熟悉A W60各输入输出端口功能。 4. 不带缓冲和带缓冲的PWM有什么差异性？ 5.为什么要将某些寄存器名和寄存器位在头文件中进行宏定义？ 6．简述中断的作用与处理过程。 7．AW60 MCU都有哪些中断源？ 8.为了实现对键盘的编程，如何区分按键是否真正地被按下，还是抖动？如何处理重键问题？ 9.为了实现对键盘的编程，如何识别键盘上的按键？ 10．实现计数与定时的基本方法有哪些？比较它们的优缺点。 11．比较AW60定时器模块实现输出比较功能与PWM功能的异同点。 12．为什么要对采集的数据进行滤波，有哪些滤波方法？ 13．什么是输出比较？主要用途是什么？ 14．什么是中断？什么是中断向量？什么是中断向量地址？GP32一共有多少个中断源？ 15．什么是LED静态扫描、LED动态扫描？ 16.请描述键盘逐行逐列扫描法原理。判断是否有键按下通常有哪两种方法？各有何优缺点？17．键盘设计思路中是如何获取按键的行列位置信息的？以3*3键盘为例。 18．LED和LCD各有何特点？ 19．什么是脉宽调制波？脉宽调制输出功能主要用途是什么？ 20．微控制器的片外晶体振荡器的频率是不是越高越好？为什么？ 21．简述定时接口的基本原理。 22.如果系统中需要9个按键，那么矩阵式键盘接口方案应如何设计？并编写键盘初始化子程序及读取键值子程序，键值存入A中，若无键按下，为$FF。 23．设计并编程：仿照本章给出的定时器1通道0输入捕捉中断里程，捕捉两路输入信号，分别用相应的指示灯指示。 24．使用中断方式，对通道0输入的模拟信号连续采样8次，送入缓冲区。 25．用AW60不带缓冲的输出比较功能产生周期约为1S的方波。设内部总线时钟频率为32.768KHz。26．根据P178页码图9-3硬件连接图，编写程序完成在四个8段数码管上显示8字循环的程序。27．根据P178页码图9-3硬件连接图，编写程序完成在四个8段数码管上的4个8段abcdefgh 轮流点亮。 28．编写一个子程序对T1CH0初始化，使T1CH0产生20ms定时中断，并编写T1CH0中断服务程序使PTC0输出周期为1S的方波。设fbus=8MHz。 29．复习所有的实验。 30．复习所有的例题、作业题。 题型：选择题（30分）、问答题（40分）、编程题（30分） 1
主板接线说明
做了几年淘宝,发现很多客户返回来的问题件都没有问题，都是好的,所以在这里说明一下,本店发出的每一个配件都是经过严格测试的,包括各接口!如果买家收到货无法正常使用,请不要急于提出退货的要求,我们有足够的时间让您测试,找出问题的原因. 测试主板时的常见问题及解决方法：（非主板质量问题） 一、不开机（不通电） ⒈线路。看插座是否接触不良，电源是否有电 ⒉电源。换电源试 ⒊CMOS跳线跳反，或者跳线帽丢失 ⒋主板电池没电，替换一下（电池电压3V以上为正常） ⒌主板上的电源接口接触不良。用刷子加洗板水清洗一下（无洗板水就刷下算了） ⒍主板I/O芯片上有赃物，或者虚焊。轻压一下I/O 芯片上排的针脚。 ⒎主板上面有螺丝等杂务造成短路。清除后，断开电源10秒后开机 ⒏开机跳线选择错误。请仔细观察，多次测试，点错了不会烧东西 ⒐其他配件有问题引起。不插任何配件开机测试
⒑有些Intel原装主板不插CPU不开机，硕太克以及类似主板不插显卡不开机 二、能开机（通电）但是插检测卡代码无显示，或者显示FF/00并且不跑动 ⒈P4电源接口（4针）没有插 ⒉CMOS没有放电。恢复出厂设置 ⒊外频跳线错误或跳线冒丢失或者接触不良。 ⒋CPU与主板的CPU座接触不良，取下来重新插一下 ⒌检测卡与主板接触不良或者检测卡兼容性不好，造成是其他问题（比如内存）而无法判断 ⒍主板与CPU不兼容。换CPU试 ⒎其他配件故障引起。只插CPU测试，其他配件先不插 ⒏电源不行 三、检测卡显示C0、C1、C3、d3、d4、d5等等（代码只跑2-3下就停） ⒈内存未插好，或者金手指氧化。用橡皮擦擦下内存金手指然后再重新插入 ⒉内存槽灰尘多或者氧化。用刷子加洗板水清洗一下（无洗板水就刷下算了） ⒊内存不行或者不兼容，换内存试。内存挑板为常见
飞思卡尔技术报告
K60模块分配 K60的简介，我们本次使用了以下模块。 1. FTM模块：K60中集成3个FTM模块，而今年我们选用两个B车进行追踪循迹。B车模使用单电机、单舵机，另外需要一个编码器。所以对3个FTM模块进行如下配置：FTM0用以产生300Hz PWM信号控制舵机，FMT1用以产生18.5KHz PWM信号控制电机，FTM2用以采集编码器数据。 2. 定时器模块：K60中有多个定时器模块，我们使用了其中2个。其一用以产生5ms 中断，处理相关控制程序。另一个用以超声波模块的计时。 3. SPI模块：我们使用了K60的一个SPI模块，用以和无线射频模块NRF24L01P通信。 4.外部中断：我们使用了三个外部中断。第一个是PORTA的下降沿中断，用以响应干簧管检测到磁铁。第二个是PORTD的跳变沿中断，用以响应超声波模块的输出信号。最后一个是PORTE的下降沿中断，用以响应NRF24L01P模块的相关操作。 数据采集算法 传感器是智能车的眼睛，它们给智能车循迹和追踪提供了必不可少的信息。因此，在智能车软件设计中必须保证数据采集算法的稳定性，同时兼顾其快速性。本车比赛，我们的智能车主要采集以下传感器的数据：电感传感器电路板、编码器、超声波、干簧管。下面主要详述超声波模块、电感传感器电路板的数据采集。 1 .超声波模块数据采集 我们使用的超声波模块的DO引脚输出50Hz的矩形波信号，通过高电平的时间向单片机传递数据。本超声波传感器的高电平时间为声波单程传输的时间，通过这个时间可计算出两车之间的距离。 我们使用外部中断和计时器结合的方式测量高电平时间。首先配置PORTD11为跳变沿中断。中断被触发时，如果PORTD11为高电平则开始计时，如果PORTD11为低电平则停止计时并记录时间间隔。 2. 电感传感器电路板的数据采集 电感传感器电路板通过输出电压的大小反应响应位置和方向的磁场强度。本次比赛中，我们使用了10个电感分布在6个不同位置，因此每个周期都要采集10路ADC数据，每路ADC数据采集32次进行平均滤波。K60芯片中有两路ADC模块，为了最大程度的减少采集数据的时间，我们采用两个ADC模块并行采集的方法。 首先，将10路ADC分为两组，第一组6个使用ADC0模块采集，第二组4个使用ADC1模块采集，两个ADC模块同时采集数据。以第一组为例，依次采集6路ADC 数据，循环32次。当两个ADC模块都完成任务时，ADC转换结束。最后进行平均滤波。 控制算法 1.定位算法 A．两个电感定位算法 在电磁组算法设计中，“差比和”（即用连个电感数据的差除以它们的和）是一个简单易用的定位算法，但是我们测量发现“差比和”算法得出的偏差距离用着较大非线性。如下图所示，其横轴为实际偏差（单位mm），其纵轴为“差比和”得出的偏差。可以发现，在实际偏差较小时，“差比和”算出的偏差变化较快，实际偏差较大时“差比和”算出的偏差变化较缓。
主板供电电路图解说明
主板供电电路图解说明 主板的CPU供电电路最主要是为CPU提供电能，保证CPU在高频、大电流工作状态下稳定地运行，同时也是主板上信号强度最大的地方，处理得不好会产生串扰 cross talk 效应，而影响到较弱信号的数字电路部分，因此供电部分的电路设计制造要求通常都比较高。简单地说，供电部分的最终目的就是在CPU 电源输入端达到CPU对电压和电流的要求，满足正常工作的需要。但是这样的设计是一个复杂的工程，需要考虑到元件特性、PCB板特性、铜箔厚度、CPU插座的触点材料、散热、稳定性、干扰等等多方面的问题，它基本上可以体现一个主板厂商的综合研发实力和经验。 主板上的供电电路原理 图1 图1是主板上CPU核心供电电路的简单示意图，其实就是一个简单的开关电源，主板上的供电电路原理核心即是如此。+12V是来自A TX电源的输入，通过一个由电感线圈和电容组成的滤波电路，然后进入两个晶体管（开关管）组成的电路，此电路受到PMW Control（可以控制开关管导通的顺序和频率，从而可以在输出端达到电压要求）部分的控制输出所要求的电压和电流，图中箭头处的波形图可以看出输出随着时间变化的情况。再经过L2和C2组成的滤波电路后，基本上可以得到平滑稳定的电压曲线（Vcore，现在的P4处理器Vcore=1.525V），这个稳定的电压就可以供CPU“享用”啦，这就是大家常说的“多相”供电中的“一相”。 单相供电一般可以提供最大25A的电流，而现今常用的处理器早已超过了这个数字，P4处理器功率可以达到70~80W，工作电流甚至达到50A，单相供电无法提供足够可靠的动力，所以现在主板的供电电路设计都采用了两相甚至多相的设计。图2就是一个两相供电的示意图，很容易看懂，其实就是两个单相电路的并联，因此它可以提供双倍的电流，理论上可以绰绰有余地满足目前处理器的需要了。 图2
各种主板跳线说明
各种主板跳线说明 作者：遐想网络文章来源：遐想网络点击数：39243 更新时间：2006-1-5 【前置USB与音频的说明】 机箱前置USB/音频线如何与主板进行连接，对于一些新手有一定难度，要知道一旦接线出错，轻则无法使用USB和音频设备，重则烧毁USB设备或主板。 §机箱前置USB接线的定义 首先还是了解一下机箱上前置USB各个接线的定义。通常情况下，红线：电源正极（接线上的标识为：+5V或VCC）、白线：负电压数据线（标识为：Data-或USB Port -）、绿线：正电压数据线（标识为：Data+或USB Port +）、黑线：接地（标识为：GROUND或GND）。某些机箱厂商基于其本身的工艺设计要求，信号线的颜色会与上面介绍的不尽相同，而且考虑到与主板接线的方便性、准确性、通用性，有的机箱厂商将USB线做到一个模块上（诸如银河5GNO1、5GNO2、B01机箱，Lite-OnG525E机箱，嘉田5208机箱等），有的机箱厂商考虑到USB线与主板连接时的通用性，则将信号线进行分散并对每一根信号线作以标识（诸如爱特立机箱、富士康机箱、永阳YY5601机箱等），这样为了适应很多类型的USB接口（以下介绍）。但无论机箱的USB线如何定义，只要明白主板上前置USB接口的每一根针是如何定义的，就不会将USB 线接错！ §主板USB针脚的定义 下面再来看一下主板上的USB针脚定义，虽然目前各品牌主板上扩展的USB针脚定义各不相同，但不外乎以下几大类型与接线方法： 第一类：8针型 该类型的针脚是1999年以前生产的主板所用，不过目前少数P4级（低档）主板也有采用这种类型的针脚。通常接线方法：将红线插入USB针脚1与针脚2，余下接线按Data-、Data +、GROUND顺序分别插入余下USB针脚（见图一），第二种接线方式是与第一组接线正好相反（见图二）。
飞思卡尔S12系列寄存器和中断讲解
S12的输入/输入端口（I/O口） I/O端口功能 可设置为通用I/O口、驱动、内部上拉/下拉、中断输入等功能。 设置I/O口工作方式的寄存器有： DDR、IO、RDR、PE、IE和PS。 DDR：设定I/O口的数据方向。 IO ：设定输出电平的高低。 RDR：选择I/O口的驱动能力。 PE：选择上拉/下拉。 IE：允许或禁止端口中断。 PS：1、中断允许位置位时，选择上升沿/下降沿触发中断；2、中断禁止时且PE有效时，用于选择上拉还是下拉。 I/O端口设置 1、A口、B口、E口寄存器 （1）数据方向寄存器DDRA、DDRB、DDRE DDRA、DDRB、DDRE均为8位寄存器，复位后其值均为0。 当DDRA=0、DDRB=0、DDRE=0 时A口、B口和E口均为输入口。 否则，A口、B口、E口为输出口。当DDRA、DDRB、DDRE的任何一 位置1时，则该位对应的引脚被设置为输出。 例如，将A口设置为输出口，则其C语言程序的语句为：DDRA=0xff；（2）A口、B口、E口上拉控制寄存器PUCR PUCR为8位寄存器，复位后的值为0。当PUPAE、PUPBE、PUPEE被设置为1时，A口、B口、E口具有内部上拉功能；为0时，上拉无效。当A口、B口、E口为地址/数据总线时，PUPAE和PUPBE无效。 （3）A口、B口、E口降功率驱动控制寄存器RDRIV RDRIV为8位寄存器，复位后的值为0，此时，A口、B口、E口驱动保持全功率；当RDPA、RDPB、RDPE为1时，A口、B口、E口输出引脚的驱动功率下降 （4）数据寄存器PORTA、PORTB、PORTE PORTA、PORTB、PORTE均为8位寄存器，复位后的值为0，端口引脚输出低电平；要使引脚输出高电平，相应端口对应位应该置1。 由于PE0是/XIRQ、PE1是IRQ，因此，PE0和PE1只能设置为输入。
主板跳线接法图解详解
主板跳线接法图解详解 作为一名新手，要真正从头组装好自己的电脑并不容易，也许你知道CPU应该插哪儿，内存应该插哪儿，但遇到一排排复杂跳线的时候，很多新手都不知道如何下手。 钥匙开机其实并不神秘 还记不记得你第一次见到装电脑的时候，JS将CPU、内存、显卡等插在主板上，然后从兜里掏出自己的钥匙（或者是随便找颗螺丝）在主板边上轻轻一碰，电脑就运转起来了的情景吗？是不是感到很惊讶（笔者第一次见到的时候反正很惊讶）！面对一个全新的主板，JS总是不用看任何说明书，就能在1、2分钟之内将主板上密密麻麻的跳线连接好，是不是觉得他是高手？呵呵，看完今天的文章，你将会觉得这并不值得一提，并且只要你稍微记一下，就能完全记住，达到不看说明书搞定主板所有跳线的秘密。 这个叫做真正的跳线 首先我们来更正一个概念性的问题，实际上主板上那一排排需要连线的插针并不叫做“跳线”，因为它们根本达不”到跳线的功能。真正的跳线是两根/三根插针，上面有一个小小的“跳线冒”那种才应该叫做“跳线”，它能起到硬件改变设置、频率等的作用；而与机箱连线的那些插针根本起不到这个作用，所以真正意义上它们应该叫做面板连接插针，不过由于和“跳线”从外观上区别不大，所以我们也就经常管它们叫做“跳线”。 看完本文，连接这一大把的线都会变得非常轻松
至于到底是谁第一次管面板连接插针叫做“跳线”的人，相信谁也确定不了。不过既然都这么叫了，大家也都习惯了，我们也就不追究这些，所以在本文里，我们姑且管面板连接插针叫做跳线吧。 为了更加方便理解，我们先从机箱里的连接线说起。一般来说，机箱里的连接线上都采用了文字来对每组连接线的定义进行了标注，但是怎么识别这些标注，这是我们要解决的第一个问题。实际上，这些线上的标注都是相关英文的缩写，并不难记。下面我们来一个一个的认识（每张图片下方是相关介绍）！ 电源开关：POWERSW 英文全称：PowerSwicth 可能用名：POWER、POWERSWITCH、ON/OFF、POWERSETUP、PWR等 功能定义：机箱前面的开机按钮 复位/重启开关：RESETSW 英文全称：ResetSwicth 可能用名：RESET、ResetSwicth、ResetSetup、RST等 功能定义：机箱前面的复位按钮
飞思卡尔单片机知识点
1、单片机组成：1> CPU 2> 存储器3>I/O ; 2、存储器包括2大类：ROM , RAM 3、标准ASCII码使用（1）个字节表示字符； 4、BCD码是用(）进制表示的（）的数据； 5、HCS08QG8的最小系统包括（电源电路，复位电路，下载口，（内部时钟））； 6、QG8管脚数量（16）、只能输入的是（PTA5）、只能输出的是（PTA4）、程序下载的是、接外部时钟的是； 7、QG8的管脚可以作为数字输入输出、也可以作为模拟输入，可以作为模拟输入的有（）； 8、QG8管脚复用优先级最低的功能是（I/O）； 9、QG8存储器配置中，不同资源的分界线……； 10、CPU寄存器有（A, HX, PC, CCR, SP）； 11、可以执行位操作的地址范围（0X0000~0X005F）； 12、有地址的寄存器分成了（3）块(0页，高页，非易失)； 13、如何在C语言中定义常数（数据类型变量名；），如何指定变量的地址（数据类型变量名@ 地址；）； 14、堆栈的管理者是寄存器（SP）； 15、SP的复位缺省值是（0X00FF）； 16、堆栈对数据的操作特点是（向上生长型：先压后涨、先减后弹）； 17、堆栈一般在RAM的高地址区域还是低地址区域？高地址区 18、内部时钟源包括哪4大部分？ 19、外部时钟分哪2大类；振荡器，整形外部时钟 20、内部时钟中FLL固定倍频（512倍频）； 21、ICS的7种工作模式（FEI, FEE, FBI, FBILP, FBE, FBELP, stop）； 22、ICS的内部参考时钟是可以校准、微调的，调整的寄存器名（ICSTRM）；该寄存器的数值越大，输出时钟频率越（低）； 23、FLASH是按页管理的，页大小（512）字节，每页分（8）行； 24、高页寄存器位于FLASH的最后一页的（第六行/0xFFB0~0xFFBF）位置； 25、FLASH的最后一页最后一行是（中断向量）； 26、FLASH块保护寄存器（FPROT）；块加密寄存器（FOPT）；对应的非易失寄存器分别是（NVOPT, NVPROT）； 27、FLASH操作的一般过程是（）； 28、FLASH操作的有效命令有（空检查，字节编程，突发模式编程，页擦除，全部ROM 擦除）； 29、记录程序运行状态的CPU寄存器是（CCR）； 30、指令系统包括6大类指令，分别是（算术运算指令、数据传送指令、数据和位操作、逻辑运算、程序控制、堆栈处理）； 31、寻址方式是指（CPU访问操作数和数据的方法）； 32、寻址方式包括7大类16种，分别是： INH IMM DTR EXT IX,IX1,IX2,SP1,SP2,IX+,IX1+ REL IMD, DD,IX+D,DIX+ 33、8指令模板和6指令模板分别是（）； 34、QG8是高电平复位还是低电平复位？低电平 35、QG8数据存储器RAM的大小为（512）字节； 36、上电复位期间将管脚（A4）设置为（低）电平可以进入调试模式 37、QG8的存储器结构为冯·诺伊曼还是哈佛结构？冯诺依曼
主板跳线图解
这个叫做真正的跳线 首先我们来更正一个概念性的问题，实际上主板上那一排排需要连线的插针并不叫做“跳线”，因为它们根本达不”到跳线的功能。真正的跳线是两根/三根插针，上面有一个小小的“跳线冒”那种才应该叫做“跳线”，它能起到硬件改变设置、频率等的作用；而与机箱连线的那些插针根本起不到这个作用，所以真正意义上它们应该叫做面板连接插针，不过由于和“跳线”从外观上区别不大，所以我们也就经常管它们叫做“跳线”。https://www.sodocs.net/doc/e110701062.html, 看完本文，连接这一大把的线都会变得非常轻松 至于到底是谁第一次管面板连接插针叫做“跳线”的人，相信谁也确定不了。不过既然都这么叫了，大家也都习惯了，我们也就不追究这些，所以在本文里，我们姑且管面板连接插针叫做跳线吧。 为了更加方便理解，我们先从机箱里的连接线说起。一般来说，机箱里的连接线上都采用了文字来对每组连接线的定义进行了标注，但是怎么识别这些标注，这是我们要解决的第一个问题。实际上，这些线上的标注都是相关英文的缩写，并不难记。下面我们来一个一个的认识（每张图片下方是相关介绍）！
电源开关：POWER SW 英文全称：Power Swicth 可能用名：POWER、POWER SWITCH、ON/OFF、POWER SETUP、PWR等功能定义：机箱前面的开机按钮
复位/重启开关：RESET SW 英文全称：Reset Swicth 可能用名：RESET、Reset Swicth、Reset Setup、RST等功能定义：机箱前面的复位按钮{https://www.sodocs.net/doc/e110701062.html,} 电源指示灯：+/- 可能用名：POWER LED、PLED、PWR LED、SYS LED等
主板各种接口图解
主板各种接口图解（插槽跳线） 一、主板供电接口图解 在主板上，我们可以看到一个长方形的白色插槽，这个白色插槽就是电源为主板提供供电的插槽（如下图）。目前主板供电的接口主要有24Pin与20Pin两种，在中高端的主板上，一般都采用24 Pin，低端的产品一般为20 Pin。 主板上24Pin的供电插槽
主板上20Pin的供电插槽 电源上为主板供电的24Pin接口 为主板供电的插槽采用了防呆式的设计，只有按正确的方法才能够插入。这样设计的好处一是为防止用户反插，另一方面也可以使两个接口更加牢固的安装在一起。
二、CPU供电接口图解 为了给CPU提供更强更稳定的电压，目前主板上均提供一个给CPU单独供电的插座（有4Pin、6Pin和8Pin三种），如下图：
主板上提供给CPU单独供电的12V四pin供电插座 电源上提供给CPU供电的4Pin、6Pin与8Pin的接口 与给主板供电的插槽相同，同样采用了防呆式的设计，让我们安装起来得心应手。
三、SATA串口设备的安装图解 SATA串口由于具备更高的传输速度渐渐替代PATA并口成为当前的主流，目前大部分的硬盘都采用了串口设计。主板上的SATA接口如下图： 以上两幅图片都是主板上提供的SATA接口，但是“模样”不太相同。下面的那张图中的SATA接口四周设计了一圈保护层，这样对接口起到了很好的保护作用，现在一些大品牌的主
板上一般会采用这样的设计。 SATA接口的安装也相当的简单，接口采用防呆式的设计，方向反了根本无法插入。如下图： 另外需要说明的是，SATA硬盘的供电接口也与普通的四针梯形供电接口有所不同，下图分别是SATA供电接口与普通四针梯形供电接口对比。 SATA硬盘供电接口