cadence入门一

一、如何进入Cadence

1、进入UNIX系统后，点击右键，在弹出菜单中点选tools--terminal,在terminal提示符后键入icfb,启动Cadence.如果在icfb后加＆则那个terminal窗口还能干别的，要是不加就什么都不能干了，而且关掉terminal Cadence也会关闭

2、在主窗口CIW里，点file--new--libarary,新建一个库，然后可以在库里新建cellview.view name有schematic(原理图)layout(版图)symbol(符号)等，根据需要选择

3、如果要画版图，一定要选compile a new tech file 或attach to an existing tech file,如果选第一项，则在弹出窗口里输入要compile的tf文件的路径，如果选第二项，则选择一个已经存在的库，你新建的库就会attach到那个库，就是说两个库用一个工艺文件

4、将一个已有的库包含进来用libarary path manager,在tools菜单里，启动后，左边输入库名，右边输入库路径，再点file--save,就可以了，库路径信息保存在cds.lib文件中

二、绘制原理图

1、建好库后，新建cellview时选schematic,进入原理图编辑窗口，然后就可以画电路图了，和其它画电路图的软件如protel大体上都是差不多的，都是加入原件后扯线就行了

2、发几个常用快捷键，用Cadence时，一定要熟练使用快捷键，可以给你的工作提供很大便利

i——添加元件；（我一般都用sample库的mos管，二极管等，basic库的VDD，GND）

p--加输入输出引脚

[——缩小两倍；

]——扩大两倍；

w——连线（细线）；

f——全图显示；

q——查看元件属性。

u--撤消上一次操作

U--重做上一次操作

c--复制

m--移动

（在选复制移动后，点F3键，可出现设置对话框，可以设置复制几行几列，ratote(旋转)sideway(左右镜像翻转)updown(上下镜像翻转)）

X--检查并存盘

S--存盘

3、可以把画好的电路图封装成symbol,以后就可以调用自已的原件了。方法是点design--creat cellview--from cellview,再点OK就好了

三、绘制版图

1、在一个包含工艺文件的库里新建cell, cellview选layout

2、常用快捷键

r:画矩形(retangel)

k:创建尺子

shift+k:清除所有尺子

m:移动(move)

c:复制(copy)

s:伸拉(strech)

shift+m:两图形融合(merge)

shift+c:切图形（chop）

u:取消上一次操作（undo）

shift+u:重复上一次操作(redo)

q:属性

l:标签（label）

另：键入上述命令后按F3，可以出现高级选项对话框

3、了解了快捷键，现在开始画版图，首先，在左边的LSW窗口点击你所需要的层次，比如先选oxide（或active）,再按r，拖动鼠标，画出一个矩形，再按k，标定好尺寸，再按s，拖动矩形边调整到合适大小，这样有源区就画好了，同样方法再选poly层画栅，metal1画金属线，cont层画接触孔，一个最简单的mos管就画成了

4、关于版图的层次

（1）版图的层次由工艺文件定义，也可以自已添加或删除，在CIW窗口中，点technology file--edit layers,出现对话框，有add,edit,delete等选项，点add新加层次时，要注意display resourse一定要和其它层选的不一样，否则这两个层显示的条纹色彩就一模一样。还有stream data type number,stream

layer number等，与将来导出GDS文件有关，具体什么含义我也没弄太清楚。修改结束后会提醒你工艺文件已修改，是否保存

（2）关于各层显示：各个层次的显示由.drf文件定义,可以在LSW窗口中，点file--display resourse进行修改，边框，条纹，颜色等等都可以修改，一切按自已习惯来，也可以在出现的对话框中，可以点file--load来载入已经存在的.drf文件。修改后的显示信息也可以保存，以便下次直接调用

5、关于LSW

middle:使某一层不可见，要注意这层不能是选定用来绘图的那一层

shift+middle:只有点的那一层可见，其余不可见，相当于NV

right:使某层不可选，某层处于不可选状态时，颜色会变淡些，在版图上你就无法选定由这层画出的图形

shift+right:只有点的那一层可选，其余不可选，相当于NS

要解除不可见或不可选的状态，再点一下middle或right就可以了

四、hspice仿真

1、将电路导成网表：将画好的电路图check and save后，在CIW窗口里，点file--stream out--CDL,在弹出窗口里点browser,选定要导出的电路图，设置好路径（路径如果不填就在启动Cadencer的目录下）和导出文件名（默认为netlist），点OK

2、找到你刚刚生成的网表，对其进行编辑，我一般是先把GLOBAL VDD GND 那一行前面的星号去掉，因为星号是代表注释掉某一行语句，而我们需要VDD GND做为全局变量。然后再把最下面main circuit那一块里的subckt前加上星号，subckt意思是定义子电路，在main circuit里无需定义子电路。

3、去掉最后的end cellname,加激励：下面是我经常用的最简单的激励

v0 VDD GND 6 *定义电源和地之间的电压6V*

v1 IN1 0 pulse(0 5 5u 1n 1n 5u 10u) *输入信号1 脉冲低电平0V 高电平5V 延迟5u 上升时间1n 下降时间1n 正半周时间5u 周期10u*

.op*分析静态工作点 *

.option list post nomode *控制输出的语句，一般不需管*

.print*输出说明，还可写成print v(节点名称) i(r1) p(r1) 分别代表输出电压电流和功率*

.inc '/home/user1/n95.inc'*要用到的工艺制程*

.tran 1u 300u *每1u分析一点，总共分析300u*

.end

4、在保存网表的路径下，打开终端，键入hspice netlist(或你的网表名)，程序开始运行，等运行结后，键入awaves netlist.tr0,就可以看波形，想看哪个波形，在result browser里一双击就可以

5、改变横坐标：在result browser窗口里，选中你想要作为横坐标的变量，再点Apply就可以了

6、如果电路是层次化的，想看某一模块里某一cell的电压或电流，在网表里写blockname.cellname就可以，比如看一个管的漏电流：print dc i(XI.mp24)。再在results browser窗口hierarchy栏双击top,点选某一模块，就可以在types和curves里点击相应的项目查看波形

7、有时会提示“input file has no data”怎么办？明明网表在，激励在，怎么no data呢？其实也很简单，就是修改网表的时候，删最后那一行的“ends cellna me”时，千万不要把那一行全部选删掉，就选那几个字删就好，否则就

会no data（切记切记!!!）

五、DRC验证

1.将版图导成GDS文件:在CIW窗口中点file--stream out，在弹出的对话框中点browser选定你要导的版图，设置好输出文件名(一般为cellname.gds)，路径等等点OK

2、对DRC文件进行修改:在INDISK后，写入你的GDS文件路径及文件名，OUTDISK 后设置你的输出文件名，PRIMARY后写你的cellname, workdir后写你的DRACUAL程序路径，改好后保存

3、将改好的DRC文件和GDS文件放在同一目录下，并在此终端下键入PDRACULA,在提示符后输入":/g cellname.gds"，程序开始运行，生成https://www.sodocs.net/doc/ee1068926.html,等可执行文件，程序运行完后输入“:/f”推出程序

4、输入https://www.sodocs.net/doc/ee1068926.html,,系统开始进行DRC验证，生成一堆文件

5、点file—Dracula interactive，菜单栏里出现新的菜单项，点击DRC—setup，写入程序运行路径，点OK，可以图形的方式查看错误（详见VLSI设计概论DRACULA一章）

六、LVS验证

1、将版图转换成GDS文件：和前面讲DRC时一样，就是在CIW里点

file--export--stream out,设置好文件名和路径，点OK

2、将电路图转换成网表：CIW里，file--export--CDL,设置文件名和路径，点OK

3、将GDS文件，网表和LVS文件都拷在同一个目录下

4、修改LVS文件：INDISK后写你的GDS文件路径

OUTDISK后写输出文件名

PRIMARY后写你的top cellname

program dir后写DRACULA程序的路径

5、将netlist转换成LVSLOGIC.DAT:在验证目录路径下，键入大写LOGLVS，然后在冒号后输入“cir 网表名”编译网表，“con 要转换的电路原理图的top cell名”将top cell转换成XTR文件，“:SUMMARY”看电路图情况，包括各种器件个数，’:x’退出

6、在同一路径下，键入PDRACULA，在提示符后输入“/g lvs文件名”，“/f”退出，生成https://www.sodocs.net/doc/ee1068926.html,

7、输入https://www.sodocs.net/doc/ee1068926.html,则开始执行LVS检验，若输入https://www.sodocs.net/doc/ee1068926.html,>cellname.log，则检验在后台执行并将结果输出到cellname.log文件里

8、程序结束后，生成很多文件，可通过.lvs文件来查看错误，也可通过DRC

介绍的方式以图形化方法查看

9、LVS注意事项

（1）、确保所有的LABEL均被识别出来，尤其是VDD和GND的。LABEL用哪一层金属都可以，只要将其原点包含到你要标识的那个金属条里就行

（2）、特别要注意PAD之间不能短接。我这次做LVS最开始只认出了四个输入，四个输出及电源和地都没有被认出来，我百思不得其解，后来上网请教，得知要查查PAD是否有相同的器件连接。我一查，果然，由于我粗心，metal3有部分重叠，几个PAD连成一片，能认出来才怪。断开重叠的metal3，又发现多打了几个via,把电源和地打通了，除掉那几个害人的via，又发现两个输出的功率管的漏极接到一起了，就相当于一个管子接了两个PAD，肯定会出错

（3）、报告结果的.lvs文件中，差异报告部分左边是原理图的器件，右边是

版图的器件，我一般都是从不匹配的节点开始找。在LVS－－setup后，将不匹配的netname写入LVS view窗口的第二栏里，再点fit ,不匹配的net就会高亮显示，再在原理图窗口用edit--search,找到相应的net,就可以比较两者，看哪儿出错了

第一章启动IC50

IC50是Cadence全定制IC设计工具包，其中包括原理图设计工具Composer，版图设计工具Virtuso，版图验证工具Diva、Dracula等。这些工具集成在一个统一的设计环境中，称为Design Frame II。Cadence IC50是一种通用的设计工具，其使用方法很灵活，许多操作取决于用户的设置，这些设置文件存放在用户的工

作目录下，在启动时，系统自动寻找这些文件，因此在不同的目录下启动IC50时，操作方法可能有很大区别。

在ASIC EDA课程中，我们主要使用由美国北卡罗来纳大学（NCSU）编写的操作环境，使用该环境时，你需要在/etc/bashrc中设置环境变量CDS_SITE=/tools/cds5/。本机安装时，该环境变量已设置，在不使用NCSU环境时，应在该句前面加#使其不起作用，但不要删掉，这样在需要使用该环境变量时，只要去掉#，重新启动即可。

本机的Cadence工具软件使用Linux Redhat7.2操作系统，所有Linux Redhat7.2操作系统都安装在虚拟机下，首次使用Linux Redhat7.2下的工具软件时需阅读本章的第1、2节。

1、启动虚拟机

（1）双击桌面上Vmware Workstation图标。

（2）点击窗口中的“Start this virtual machine”

（3）在弹出的对话框中，点“OK”。

（4）这时将出现Linux RedHat7.2的启动画面，用鼠标在Linux画面范围内点击一下，则鼠标可控制Linux，然后敲回车键启动Linux。

（5）当Linux窗口内的信息不再变化时，敲回车键，应出现登陆信息（如敲回车键无效，先用鼠标在Linux窗口内点一下，进入控制虚拟机状

态）。

（6）在login：后面键入root，然后回车

（7）在Password：后输入123456回车

（8）在出现[root xxn root]# 后输入startx 回车

（9）这时将启动Linux的图形操作界面。

（10）同时按“Ctrl”和“Alt”键，将鼠标退出Linux（箭头变成白色），点击“Full Screen”，Linux操作画面变为全屏，以下进入正常的Linux

操作方式。

（11）全屏后，同时按“Ctrl”和“Alt”键也可以回到Windows。

（12）推出Linux

点击图1-1中左下角的“脚形”图标，在点“log out”，然后选择“shut

down”即可正常退出。

2、L inux基本操作

2．1 操作界面

正常启动Linux后，将出现图1-1所示的操作界面：

图1-1中左下脚的“脚形”图标是用来选择系统中的应用程序的，退出Linux 系统时也需要先点击该图标。

黑色的“电视”状图标是Linux 的控制台，用来输入命令，Linux 下的大多数程序需要用命令启动。

最右边的图标是一个“照相机”，可以将当前屏幕画面拷贝到一个.png 文件中，传到Windows XP 系统中，可用附件中的画图工具打开。

“照相机”左边的图标是一个文本编辑器，可以用来观察和编辑任何可读的文件。

Linux 操作系统的基本思想是一切计算机资源，包括硬盘、光驱、显示器等硬件设备都理解为文件。在Linux 下没有C 盘、D 盘的概念，所有文件都是按目录管理的。最高层的目录称为根目录，用“/”表示，其它任何软件或硬件都是在根目录下的某个子目录中。为便于管理，我们规定使用者必须将工作目录建在/usr/下，并以自己名字的缩写命名，如/usr/xxn ，任何自己编写的或机器生成的文件都应该存放在该目录下。 2．2 建立工作目录

首先，需要找到/usr 目录，在按本章第1节的方法进入Linux 时，用户当前目录是/root ，可以双击屏幕左上方的“root ’home

”图标，再点击工具栏

中的“up”，即可进入根目录，这时屏幕应如图1-2所示，可窗口中找到“usr”图标，双击该图标即可进入“/usr”下。

在图形操作界面下，建立子目录（文件夹）的方法与在Windows下的操作类似，使用菜单操作的次序是File→New Folder。在Linux的图形界面下对文件夹的拷贝、移动删除等操作也与Windows下的操作相似。

2．3 Linux基本操作命令

Linux中的程序通常需要使用命令来启动和控制，这是在操作上与Windows系统区别最大的地方。在Linux系统中，所有的操作都可以用命令来实现，而用鼠标只能完成部分操作。命令可以直接在控制台中输入，也可以写在文件中，在使用“source”命令来执行。Linux系统是对字母的大、小写敏感的系统，你必须保证其正确性。

以下几个命令是必须掌握的：

●cd 命令

这个命令用来进入某个特定目录，常用使用方法如下：

cd /tools/cds5 这种方式用来进入一个绝对路径表示的目录。

cd ..用来进入当前目录的上一级目录。

cd work 用来进入当前目录下的work子目录（假设其存在）。

●pwd命令

这个命令用来显示当前所处的目录。当你不知道自己目前在哪个目

录下时，输入该命令后，系统会告诉你所在的位置。

●ls命令

这个命令用来列出当前目录下的内容。

●cp命令

拷贝命令，虽然大多数情况下，文件的拷贝操作可以通过图形界面

通过鼠标操作完成，但在特殊情况下，仍然需要使用命令操作。

输入命令时，需要首先点击屏幕左下脚的黑色“电视”状图标，点击后将弹出一个窗口（如图），在程序运行时，该窗口可以最小化，但不能关闭，关闭则意味着退出。

2．3 Linux与Windows的文件共享

本实验中的机器在安装虚拟机时，已设置了文件共享。在F盘中需要有一个名为share1的文件夹（如果没有，可以新建一个），如果需要将Windows下的文件拷贝到Linux下，需要先将文件存放在该文件夹下，在Linux下，需要到/mnt/hgfs/shareF去查看从Windows传过来的文件，再将其拷贝到工作目录下。

当需要从Linux向Windows传递时，需要使用命令方式将文件拷贝到/mnt/hgfs/shareF下，例如，如果需要将/usr/xxn/x1.c拷贝到Windows下，需要使用以下命令：

cp /usr/xxn/x1.c /mnt/hgfs/shareF 回车

注意，这里不能使用图形方式下的鼠标操作。当需要传递的文件较多时，你可以先将要传递的文件统一存放在一个中间目录中，如/usr/temp中，然后使用cp –r /usr/temp /mnt/hgfs/shareF 回车

回到Windows下，可以在F:/share1下看到所传递的文件。

3、启动Cadence IC50

由于Cadence软件在启动时将自动寻找工作目录下的初始化文件，因此在不同的目录下启动Cadence的效果不同。如果是首次使用该软件，你必须先建立一个自己的工作目录。为保持一致，你的工作目录需要建立在/usr/下，以你的姓名的缩写命名，建立工作目录的方法如下：

（1）用鼠标双击屏幕上的“root home”图标

（2）点击菜单中的“up”进入上一级目录

（3）找到“usr”文件夹，双击。

（4）菜单操作“File New Folder，将出现一个名为“untitled folder”的新文件夹，单击文件夹名字（或先点鼠标右键，在选“Rename”）。将文

件夹以你的名字按上述方式命名。

（5）如果使用NCSU（本课程开始阶段均使用该环境）环境，需要将/usr/xxn 下的local目录整体拷贝到你的文件夹（工作目录）下。

（6）点击命令输入窗口（屏幕下方黑色电视状图标）

（7）输入命令cd /usr/yourname/local 回车（这里yourname是你所建立的工作目录名）

（8）输入命令icfb 回车

（9）这时将出现Cadence的图标（需要等待1分钟左右）

（10）这时最前面的窗口是“Library Manager”窗口，你应该至少看到以下几个库名“NCSU_Analog_Parts”，“NCSU_Techlib_Ami16”，“basic”

和“CdsDefTechLib”。

（11）库管理器很重要，以后大部分操作需要通过它进行，例如，想打开一个已经存在的库，你可以直接点击该库名，再双击想编辑的Cell View。

启动Cadence后，还会看到其它两个窗口，一个是命令解释器（CIW），在该窗口中，你可以看到软件的执行情况，在很多情况下，需要观察一个命

令是否正常执行或出现何种错误。使用Cadence 软件工作期间，CIW 不能关闭，关闭CIW 意味着退出Cadence 。

启动Cadence 后的出现的另一个窗口是对软件版本的说明，可以关闭。

4、 新建一个库

Cadence 下的基本工作单元是“库”，你所建立的原理图、版图和符号等都称为“Cell View ”（单元视图）都应该存放在库中。

新建一个库时，通常利用图1-4所示的库管理器来进行（也可以利用CIW 的菜单操作），过程如下：File →New →Library ，然后你将看到一个弹出的窗口，在输入库的名字之前，你需要在“No tech Library needed ”、“Attach to existing tech library ”和“Compile tech library ”之间做一个选择，在使用NCSU 环境时，需要选择“Attach to existing tech library ”（点击前面的按钮），点击该按钮后，又会出现一个“工艺选择按纽”，开始时只有一种工艺，即“AMI 1.6u ABN (2P,NPN)”,点击一下，会出现更多的工艺，如AMI 0.6 C5N(3M,2P,high-res),HP 0.6等。选择你需要的工艺，然后填写库名和路径名，这里路径名统一规定为以你的名字命名的文件夹的路径，如/usr/yourname 。

你也可以直接在CIW 窗口中，利用File →New →Library 操作生成库，操作方法与前面所讲的基本相同。如果是第一次使用本系统，你需要首先用AMI0.6u

或

NCSU支持的任何一种其它的工艺，生成一个名为test的库，目的是利用该库检查一下你的系统是否设置正常。成功地建立一个库后，应能在库管理器中看到你新建的库名。

5、新建一个原理图Cellview

上节所介绍的“库”实际上是一个目录，库中可能包含一个或多个“cell”（还没有找到一个贴切中文译名），一个库中的cell具有某些共同的属性，如使用同样的工艺、层定义、设计规则等。

一个cell是一个子目录，其中又包含一个或多个“视图”（cellview），如原理图视图、版图视图和符号视图等。cellview是最基本的文件。

在库管理器中，使用菜单操作File→New→Cellview可以建立一个cellview。在出现图1-7所示的窗口后，你必须首先选择库的名字，否则可能会将cellview 建到了其它库中。其次，你需要利用工具按纽选择cellview的类型，当建立原理图时，应该选择“Composer-Schematic”，而在画版图时，则应选择“Virtuso”。Cell的名字需要自己输入，视图（view）名字是自动变化的。

t1的cell的原理图视图，目的是检验系统安装是否正确。点击“OK”后，将出现一个如图1-8所示的原理图编辑窗口。注意，在该窗口的下方有当前状态下鼠标左、中（滚轮）和右键的功能提示。

6、放置元件

境设置

是否“Add Instance ”的窗口。

要的元件，如NMOS 电容、信号源等“题。

级的元件，如种符号。当选定一个元件时，会出现如图1-10所示的

窗口，但这个窗口通常是隐藏在原理图编辑窗口后面，

你需要暂时最小化才能看到。

如果在添加器件时，没有能够填写正确的参数，你还可以在元件放在原理图后再修改，方法是选中需要修改参数元件，再点击图1-8左边的“属性”工具（上数第9个），这时会弹出图1-12所示的窗口。

6、建立一个版图视图

正式画版图也是本教程后几节的内容，本节建立版图视图仍然是检验环境设置和库的建立过程是否正确。用类似建立原理图视图的方法，可以在库管理器或CIW中，用File→New→Cellview操作建立test库的Cell t1的版图视图，只是在出现图1-7所示的对话框时，工具应选“Virturo”（Cell名不变）。如果图1-13中的LSW窗口中各绘图层显示正常，则说明环境设置和库的建立是正确的。开始时，版图设计窗口和LSW窗口位置可能不正确，版图设计窗口需要按住“Alt”键来拖动。

第二章原理图输入和仿真分析

从本章起，我们将以一个CMOS反相器（非门）的设计为例，介绍基于Cadence全定制环境IC50的设计流程。在本教程中，我们使用北卡罗来纳大学编写的设计环境，我们选用AMI0.6u工艺来实现该设计。

1、建立设计库

（1）启动虚拟机

参见第一章的相关内容

（2）进入/usr/yourname/local目录

该目录是在上一章的练习中建立的，其中包含NCSU环境的初始化文

件。这里yourname是每个人名字的英文缩写，local中的内容是从

/usr/xxn下拷贝过来的。

命令：cd /usr/yourname/local 回车

（3） 启动IC50

命令：icfb 回车 （4） 等待初始化结束 （5） 新建一个名为tutx 的库

用库管理器窗口的菜单进行如下操作File →New →Library

在弹出的窗口中，首先选择“Attach to existing tech library ”，然后选择AMI0.6u C5N （3M 2P high-res ）工艺。

设置库名字为tutx ，这里x 是一个数字,统一规定如下：按Windows 桌面上本机使用者登记的次序编号，路径为/usr/yourname ，点击“OK ”。在库管理器中应能看到

2、 新建Cellview

在库管理器窗口中进行如下操作File →New →Cell View ，这是应出现一个窗口。首先确保库的名字为tutx （如果库名字不对，可按其右侧的按纽选择，如找不到，说明库的建立过程有问题），选择Tool 为Composer Schematic ，Cell Type 应为Schematic ，Cell Name 为inv 。设置好后，点击“OK ”应出现图1-的原理图编辑窗口。 3、 输入原理图

本章所设计的CMOS 反相器是AMI06工艺中最小尺寸的反相器，其中NMOS 管和PMOS 管的宽度W 都是1.5um ，沟道长度为0.6um 。具体操作方法为：使用Add →Instance （也可以使用图中的工具）来放置元件，这些元件可以用NCSU_Analog_Parts 库中的N_TransistorP_Transistor 下的nmos4和pmos4，电

源和接地的符号应在“Supply Nets ”中选择，使用其中的“vdd ”和“gnd ”。使用Add →wire 画连线，使用Add →pin 放置输入输出引脚，这时会弹出一个如图2-1所示的窗口，我们定义输入pin 的名字为A ，输出pin 的名字为Y 。在添加“Y

”

时一定要将方向改为“output”。

使用Cadence软件进行绘图操作时，应注意掌握其软件设计思想。无论在原理图设计、符号设计还是版图设计，都有一个“操作模式”的概念。例如当使用Add→Instance操作并选定一个元件后，软件就进入到了放置该元件的“操作模式”，这时，每用鼠标在图纸上点击一下，就会放置一个元件。类似地，当用Add→wire选择画线模式后，这时鼠标左键的功能就变成了画线。也就是说，Cadence软件适合“批量式”操作，例如，当绘制原理图时，最好首先连续放置元件，所有元件放置好后，再连续地进行“move”操作将其摆放好，最后再进入画线模式连续地将元件连接起来。切换操作的方法有两种，一是“Esc”键退回到默认的模式。也可以直接去菜单中选择另一个操作模式。

最后的原理图应如图2-2所示。

4、生成符号视图

在原理图上直接添加信号源，然后进行仿真分析是可以的，但更好的做法是先生成一个Cell的符号，并利用该符号，另建一个原理图视图，在这个新建的视图中进行仿真分析。其好处有以下两点：

（1）在设计流程的后续阶段，需要将原理图与版图对比（LVS），如果直接在原理图中增加了信号源，在做LVS阶段还需要去掉。

（2）生成符号后，该原理图成为一个元件，可在其它的原理图中多次调用。

生成符号视图的方法如下：

cadence入门教程_修改版

Introduction to Cadence Customer IC Design Environment 熊三星徐太龙编写 安徽大学电子信息工程学院微电子学系

目录 1. Linux 常用命令 (3) 2. 软件的启动 (5) 3. 建立工程 (7) 4. 画原理图 (9) 5. 原理图仿真 (17) 6. 生成symbol (25) 7. 版图 (30) 8. DRC检查 (50) 9. LVS检查 (54) 10. PEX参数提取 (58) 11. 后仿真 (61)

1.Linux 常用命令 目前，电子设计自动化（Electronic Design Automation, EDA）工具多数都基于Linux操作系统，因此在学习使用EDA之前，有必要掌握一些Linux操作系统的基本命令。 1.mkdir mkdir命令让用户在有写权限的文件夹（目录）下建立一个或多个文件夹（目录）。其基本格式如下： mkdir dirname1 dirname2 ... （dirname 为文件夹或者目录的名字） 2.cd cd命令让用户进入一个有权限的文件夹（目录）。其基本格式如下： cd Filename （Filename为文件夹或者目录的名字） cd .. （.. 表示上一层文件夹或者目录） 3.ls ls命令用以显示一个文件夹（目录）中包含的文件夹（目录）或者文件。其基本格式如下： ls Filename （Filename为文件夹或者目录的名字） 如果ls命令后没有跟文件夹（目录）名字，显示当前文件夹（目录）的内容。 ls 命令可以带一些参数，给予用户更多相关的信息： -a : 在UNIX/Linux中若一个文件夹（目录）或文件名字的第一个字元为"." ，该文件为隐藏文件，使用ls 将不会显示出这个文件夹（目录）或文件的名字。如cshell 的初始化文件.cshrc，如果我们要察看这类文件，则必须加上参数-a。格式如下：ls –a Filename -l : 这个参数代表使用ls 的长(long)格式，可以显示更多的信息，如文件存取权，文件拥有者(owner)，文件大小，文件更新日期，或者文件链接到的文件、文件夹。 4.cp cp命令用于文件夹（目录）或文件的复制。其基本格式如下： cp source target 将名为source的文件复制一份为名为target的文件。如果target 文件不存在，则产生文件名为target 的文件，如果target 文件存在，缺省时自动覆盖该文件。 cp file1 file2…dir 将文件file1 file2 ... 都以相同的文件名复制一份放到目录dir 里面。

Allegro中文教程

Allegro培训教材 目录 第一章 焊盘制作-------------------------------------------------------2 1.1 用Pad Designer 制作焊盘---------------------------------------2 1.2 制作圆形热风焊盘----------------------------------------------7 第二章 建立封装------------------------------------------------------10 2.1 新建封装文件-------------------------------------------------10 2.2 设置库路径---------------------------------------------------11 2.3 画元件封装---------------------------------------------------12 第三章 元器件布局----------------------------------------------------22 3.1 建立电路板(PCB)----------------------------------------------22 3.2 导入网络表---------------------------------------------------23 3.3 摆放元器件---------------------------------------------------26 第四章 PCB布线------------------------------------------------------31 4.1 PCB 层叠结构-------------------------------------------------31 4.2 布线规则设置-------------------------------------------------34 4.2.1 对象(object)--------------------------------------------35 4.2.2 建立差分对----------------------------------------------37 4.2.3 差分对规则设置------------------------------------------38 4.2.4 CPU与DDR内存芯片走线约束规则--------------------------40 4.2.5 设置物理线宽和过孔--------------------------------------46 4.2.6 设置间距约束规则----------------------------------------52 4.2.7 设置相同网络间距规则------------------------------------56 4.3 Allegro PCB布线----------------------------------------------56 4.3.1 手工拉线------------------------------------------------56 4.3.2 应用区域规则--------------------------------------------60 4.3.3 扇出布线------------------------------------------------61 4.3.4 差分布线------------------------------------------------63 4.3.5 等长绕线------------------------------------------------65 4.3.6 分割平面------------------------------------------------66 第五章 光绘文件输出--------------------------------------------------69 5.1 Artwork 参数设置---------------------------------------------69 5.2 生成钻孔文件-------------------------------------------------75 5.3 输出底片文件-------------------------------------------------79

Cadence_SPB16.3入门教程——元器件布局 .doc

Cadence_SPB16.3入门教程——元器件布局 2012-03-07 13:50:28| 分类：cadence | 标签： |字号大中小订阅 在摆放元件的时候可以与OrCAD Capture交互来完成。在OrCAD Capture中打开原理图，选择菜单 Options->Perferences，如图3.11所示。 图3.11 OrCAD Capture交互 弹出Preferences对话框，如图3.12所示。 图3.12 Preferences 对话框 点击Miscellaneous标签，将Enable Intertool Communication复选框选中。点击确定关闭对话框。 之后在allegro中打开Placement 对话框的状态下，首先在原理图中点击需要放置的元件使之处于选中状态下，然后切换到allegro中，把鼠标移到作图区域内，就会发现该元件跟随着鼠标一起移动了，在想要放置的位置单击鼠标左键即可将该元件放置在PCB中，cadence的这个交互功能非常的好用，不仅在布局的时候可以这样，在布线仿真的时候都能使用该功能来提高效率。 PCB布局是一个很重要很细心的工作，直接影响到电路信号的质量。布局也是一个反复调整的过 程。一般高速PCB布局可以考虑以下几点： ·CPU或者关键的IC应尽量放在PCB的中间，以便有足够的空间从CPU引线出来。

·CPU与内存之间的走线一般都要做等长匹配，所以内存芯片的放置要考虑走线长度也要考虑间隔是 否够绕线。 ·CPU的时钟芯片应尽量靠近CPU，并且要远离其它敏感的信号。 ·CPU的复位电路应尽量远离时钟信号以及其它的高速信号。 ·去耦电容应尽量靠近CPU电源的引脚，并且放置在CPU芯片的反面。 ·电源部分应放在板子的四周，并且要远离一些高速敏感的信号。 ·接插件应放置在板子的边上，发热大的元器件应放在置在通风条件好的位置，如机箱风扇的方向。 ·一些测试点以及用来选择的元件应放在顶层，方便调试。 ·同一功能模块的元件应尽量放在同一区域内。 在布局的过程中，如果某一元件的位置暂时固定了，可以将其锁住，防止不小心移动以提高效率。Allegro提供了这个功能。点击工具栏的图标按钮，然后点击一下元件，右键选择Done，然后该元件就 再也无法选中了，如果要对已经锁定的元件解锁，可以点击工具栏的图标按钮，然后点击右键Done。 也可以点击该按钮后在PCB画图区域点击右键，选择Unfix All选项来解锁所有的元件。 摆放元件的时候，如果需要将元件放置在对面那一层，可以选中元件后单击右键选择菜单Mirror这时 候该元件就被放置到相反的那一层。 在完成元件的布局后，还要重新画板框以及禁止布线层与禁止摆放层。可以参考上面的画板框方法来 完成这些工作，这里就不重复了。

orCAD使用心得

* * copyright (c) 2005 华北电力大学(北京)自动化系现场总线实验室 * All rights reserved * *文件名： ORCAD使用心得.DOC *文件标识： *摘要：本文写了写我自己的ORCAD使用心得。文中每一条每*一段都记录了这一段时间以来焚膏继晷、暑寒相接、痛苦并快乐的探索历程。今天用了一整天时间把此草稿写完，也算是对自*己有个交待，且对后来人有所启示。不幸的是，这些天茶余饭*后总为发表有ISBN标记的论文而发愁，没有太多心思弄别的．*就写这么多吧。学术腐败，郁闷!! 中国人的悲哀，诺贝尔的遗憾。 *当前版本：１．０．０ *作者：秦宇飞 *完成日期：２００５年10月28日 * */ ORCAD使用心得 我自2005年8月25号起，到2005年10月22日止，用CAPTURE和ALLEGR画板，增删数次，校审N回，终成两块电路板。郁闷与欢喜之余，深感ORCAD功能强大，熟练使用真是享受呀。现将我的使用心得写出来，供大家参考。因网上已有许多介绍CAPTURE和ALLEGR操作的文章，这里就不详述具体的操作步骤。 零、ORCAD的安装注意事项 ORCAD的安装涉及CADENCE LICENSE MANAGER安装的问题。选择ALLEGRO程序里的CADENCE LICENSE MANAGER，如果选择CAPTURE里的CADENCE LICENSE MANAGER，会提示IKERNEL错误，这样CADENCE LICENSE MANAGER总也装不上去，程序也无法使用。我也弄不明白为什么CAPTURE 和ALLEGRO里同样的CADENCE LICENSE MANAGER安装程序会有不同的结果。至于其它步骤请看程序中的破解文档吧。 一、 CAPTURE 1、 CAPTURE版本选择 CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版本对ALLEGRO的支持更好。 CAPTURE10.0以上版本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的，“超级郁闷”(童同学语)。 操作：在原理图编辑窗口点右键，PLACE DATABASE PART再点ICA，然后搜索零件就行了。可以直接放到原理图。 2、命名 （1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。 （2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。

cadence入门教程

本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。 打开终端，进入文件夹目录，输入icfb&启动软件，主要中间有个空格。 启动后出现下图： 点击Tools的Library Manager，出现如下： 上面显示的是文件管理窗口，可以看到文件存放的结构，其中Library就是文件夹，Cell就是一个单元，View就是Cell的不同表现形式，比如一个mos管是一个Cell，但是mos管有原理图模型，有版图模型，有hspice参数模型，有spectre参数模型等，这就列举了Cell的4个View。他们之间是树状的关系，即，Library里面有多个Cell，一个Cell里面有多个View。应该保持一个好习惯就是每个工程都应该建立一个Library，Cell和View之间的管理将在后面介绍。

现在建立工程，新建一个Library，如下左图，出现的对话框如下有图： 在上右图中选择合适的目录，并敲入名字，这里取的是inv，这就是新建的文件夹的名字，以后的各种文件都在这个文件夹下。OK后出现下面对话框 这个对话框是选择是否链接techfile，如果只是原理图仿真而不用画版图，就选择Dont need a techfile，这里我们要画版图，而且有工艺库，选择Attach to an existing techfile，OK 后出现下面对话框：

在technology Library选择tsmc18rf，我们使用的是这个工艺库。Inv的文件夹就建好了，在Library Manager就有它了，如下图： 文件夹建好了后，我们要建立原理图，在inv的Library里面新建Cell如下：

cadence基础学习

教程实例： DSP最小系统 教程内容： 1、利用Capture CIS[原理图设计]进行原理图设计 2、利用Cadence PCB Editor[PCB编辑器]布局布线 3、光绘文件（Artwork）制作，生成Gerber 文件 1mil=0.0254mm

一原理图 放大I 缩小O 图纸右下角标注：Design Template[设计模板] 1、创建新工程文件库文件 2、参考datasheet在库文件中添加新元件： Place pin（画管脚编辑属性，power型visible）、Place pin array（管脚阵列）全部元件在Spreadsheet表中编辑（全选右键单击edit properties）可以在新建元件时选New Part Creation Spreadsheet 通过表格创建多引脚元件 常用选项：Option-part properties / package properties[属性] 画不规则元件：Preference[优先权]中取消Pointer snap to Grid[指针对齐网格]，随意划线，画完再改回去

3、分裂原件：homogeneous（完全相同）、heterogeneous（多个功能模块不同）以NE5532 为例 Tools-Annotate：给元件编号原理图中多个heterogeneous分裂原件的分组问题：库文件中选中分裂原件，在part properties 中新建new property（name如package不可为group，value为组号123等），分裂原件的多个部分都要执行上一操作；打开原理图，双击分裂原件在property editor 中将package属性设置为相同则为同一组分裂原件；要给之编号还需在annotate[注释]菜单physical packaging栏中将最后一项改为上文中name名 大型元件的分割：参考《cadence电路设计案例精析》P18 4、在工程中添加元件库（自建库、系统库）电容电阻电感变压在discrete库中不知道元件在哪个库可以搜索 “放置元件”的意思是：place part 5、元件的连接：直接连、用网络别名

Cadence的使用

Cadence软件visor功能的使用说明，远程连接软件为Exceed 设置连接的IP地址就可连接 使用方法如下 1.在桌面找到exceed图标，双击打开-这时弹出登陆界面-输入用户名.密码.就可 登陆系统 2.在登陆到的系统桌面上右击鼠标，可以看到弹出一各菜单，这时可依次选择 TOOLS在弹出的下级菜单中选则terminal , 这时弹出一个像DOS对话框的 窗口出来如图 3.我们要进入project文件夹，因为我们所有的文件都存放于此，进入文件夹的 方法如下： 在当前命令行中继续输入命令：cd project按回车确定执行命令，可以看到目录的路径变成了user/user1/project/这时侯输入命令ls再按回车确定执行命令，就可以看到显示出该目录下的所有文件和子目录 4.例如我们要进入one这个目录就可输入命令（在当前的命令行上输入）cd one 按回车确定执行命令，可以看到目录的路径变成了user/user1/project/one/查看目录下的文件就可输入命令ls 5.在one目录下会有两个子目录，gds和lay说明一下gds 文件夹是用来存 放.gds文件的目录，一般都存放于此。Lay文件夹是用来存放Cadence 导入后的应用文件的目录， 6.下面我们要进入Cadence 导入后的应用文件的目录也就是lay 目录，方法是 继续在当前目录上输入命令cd lay按回车确定执行命令，可以看到目录的路径变成了user/user1/project/lay/ 在该目录下运行Cadence软件：注linux与windows不同，在这个目录下运行该软件该软件就只能查看和修改该目录下的文件。 7.在当前命令行目录下继续输入Cadence软件的执行命令icfb &再按回车确定 执行命令，就可以看到软件正在打开，等到软件完全打开了，我们可以看到在

60分钟学会OrCAD中文教程(SIG007版)

于博士信号完整性研究网 https://www.sodocs.net/doc/ee1068926.html, 60分钟学会OrCAD Capture CIS 作者：于争 博士 2009年4月28日

目录 1 建立工程及设置......................................................................................................................- 1 - 2 工程管理器..............................................................................................................................- 4 - 3 原理图页相关操作..................................................................................................................- 5 - 4 创建元件库..............................................................................................................................- 6 - 5 元件库编辑一些知识技巧......................................................................................................- 9 - 6 如何创建不规则图形元件....................................................................................................- 10 - 7 分裂元件................................................................................................................................- 15 - 8 把一个元件分多个部分画出来............................................................................................- 16 - 8.1 Homogeneous类型元件画法......................................................................................- 16 - 8.2 Heterogeneous类型元件画法..................................................................................- 17 - 8.3 分裂元件使用方法.....................................................................................................- 19 - 9 加入元件库放置元件............................................................................................................- 21 - 9.1普通元件放置方法......................................................................................................- 21 - 9.2 电源和地的放置方法.................................................................................................- 23 - 10 同一个页面内建立互连......................................................................................................- 24 - 11 不同页面间建立互联的方法..............................................................................................- 26 - 12 使用总线..............................................................................................................................- 27 - 12.1 如何创建总线...........................................................................................................- 27 - 12.2 放置非90度转角总线.............................................................................................- 28 - 12.3 总线命名...................................................................................................................- 28 - 12.4 总线与信号线连接...................................................................................................- 28 - 13 浏览工程及使用技巧..........................................................................................................- 29 - 13.1 浏览parts................................................................................................................- 30 - 13.2 浏览nets..................................................................................................................- 31 - 14 原理图中搜索......................................................................................................................- 32 - 14.1 搜索元件...................................................................................................................- 33 - 14.2 查找网络 flat nets...............................................................................................- 34 - 15 元件替换与更新..................................................................................................................- 35 - 15.1 批量替换 replace cache.......................................................................................- 35 - 15.2 批量更新 update cache.........................................................................................- 36 - 15.3 两个命令的区别.......................................................................................................- 36 - 16 一些基本操作......................................................................................................................- 36 - 16.1选择元件....................................................................................................................- 36 - 16.2 移动元件...................................................................................................................- 37 - 16.3 元件的旋转...............................................................................................................- 37 - 16.4 元件的镜像翻转.......................................................................................................- 37 - 16.5 修改元件属性放置文本...........................................................................................- 37 - 17 添加footprint属性..............................................................................................................- 38 - 17.1 单个元件添加Footprint属性...............................................................................- 38 - 17.2 批量添加Footprint属性.......................................................................................- 41 - 18 生成Netlist..........................................................................................................................- 44 - 19 生成元件清单......................................................................................................................- 47 - 20 打印原理图..........................................................................................................................- 51 -

(完整版)cadence PCB 画图(傻瓜教程快速入门)

cadence 画 PCB 板傻瓜教程（转帖） 复制于某网站,谢谢。拿出来分享吧,希望对初学者能有帮助,可以很快了解 Cadence 的使用，谢谢共享者。 一．原理图 1.建立工程 与其他绘图软件一样，OrCAD 以Project 来管理各种设计文件。点击开始菜单，然后依次是所有程序—打开 cadence 软件—》一般选用 Design Entry CIS，点 击Ok 进入Capture CIS。接下来是 File--New--Project，在弹出的对话框中填入工程名、路径等等，点击 Ok 进入设计界面。 2.绘制原理图 新建工程后打开的是默认的原理图文件 SCHEMATIC1 PAGE1，右侧有工具栏，用 于放置元件、画线和添加网络等等，用法和 Protel 类似。点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管 理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库 等等。 1）修改原理图纸张大小： 双击 SCHEMATIC1 文件夹，右键点击 PAGE1，选择 Schematic1 Page Properties，在 Page Size 中可以选择单位、大小等； 2） 添加原理图库： File--New--Library，可以看到在 Library 文件夹中多了一个 library1.olb 的原理图库文件，右键单击该文件，选择 Save，改名存盘；（注意：在自己话原 理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过， 没法对齐，连不上线！） 3）添加新元件： 常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或 者用别人做好的元件。右键单击刚才新建的 olb 库文件，选 New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片 Datasheet 中的引脚描述表格中直接拷贝、粘贴即可（pdf 格式的 Datasheet 按住Alt 键可以按列选择），可以批量添加管脚，方便快捷。 4）生成网络表（Net List）： 在画板 PCB 的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下 的工作就是查缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn 文件，然后选 To ol s--A n n o t a te，在弹出的对话框中选定一些编号规则，根据需求进行修改 或用默认设置即可。进行 DRC 检测也是在生成网络表之前的一项重

教学EN_cadence+spectre+使用手册

CS/EE 5720/6720 – Analog IC Design Tutorial for Schematic Design and Analysis using Spectre Introduction to Cadence EDA: The Cadence toolset is a complete microchip EDA (Electronic Design Automation) system, which is intended to develop professional, full-scale, mixed-signal microchips. The modules included in the toolset are for schematic entry, design simulation, data analysis, physical layout, and final verification. The Cadence tools at our university are the same as those at most every professional mixed-signal microelectronics company in the United States. The strength of the Cadence tools is in its analog design/simulation/layout and mixed-signal verification and is often used in tandem with other tools for digital design/simulation/layout, where complete top-level verification is done in the Cadence tools. An important concept is that the Cadence tools only provide a framework for doing design. Without a foundry-provided design kit, no design can be done. The design rules used by Cadence set up in this class is based for AMI’s C5N process (0.5 micron 3 metal 2 poly process). So, how is Cadence set up? Broadly, there are three sets of files that need to be in place in order to use Cadence. 1)The Cadence tools These are the design tools provided by the Cadence company. These tools are located in the /home/cadence directory. They are capable of VLSI integration, project management, circuit simulation, design rule verification, and many other things (most of which we won't use). 2)The foundry-based design kit As mentioned before, the Cadence tools have to be supported by a foundry-based design kit. In this class, we use Cadence design kit developed by the North Carolina State University (NCSU CDK). NCSU CDK provides an environment that has been customized with several technology files and a fair amount of custom SKILL code. These files contain information useful for analog/full- custom digital CMOS IC design via the MOSIS IC fabrication service (https://www.sodocs.net/doc/ee1068926.html,). This information includes layer definitions (e.g. colors, patterns, etc.), parasitic capacitances, layout cells, SPICE simulation parameters, Diva rules for Design Rule Check (DRC), extraction, and Layout Versus Schematic (LVS) verification, with various GUI enhancements. For more information on the capability of the NCSU CDK, go to https://www.sodocs.net/doc/ee1068926.html,/CDKoverview.html

分钟学会OrCAD中文教程

60 分钟学会OrCAD Capture CIS 于博士信号完整性研究网 分钟学会OrCAD Capture CIS 作者：于争博士 2009 年 4 月 28 日 文章来源：于博士信号完整性研究网分钟学会OrCAD Capture CIS 目录 1 建立工程及设置......................................................................................................................- 1 - 2 工程管理器..............................................................................................................................- 4 - 3 原理图页相关操作..................................................................................................................- 5 - 4 创建元件库..............................................................................................................................- 6 - 5 元件库编辑一些知识技巧......................................................................................................- 9 - 6 如何创建不规则图形元件....................................................................................................- 10 - 7 分裂元件................................................................................................................................- 15 - 8 把一个元件分多个部分画出来............................................................................................- 16 - Homogeneous 类型元件画法......................................................................................- 16 - Heterogeneous 类型元件画法..................................................................................- 17 - 分裂元件使用方法.....................................................................................................- 19 - 9 加入元件库放置元件............................................................................................................- 21 - 普通元件放置方法......................................................................................................- 21 - 电源和地的放置方法.................................................................................................- 23 - 10 同一个页面内建立互连......................................................................................................- 24 - 11 不同页面间建立互联的方法..............................................................................................- 26 - 12 使用总线..............................................................................................................................- 27 - 如何创建总线...........................................................................................................- 27 - 放置非90 度转角总线.............................................................................................- 28 -