上海大学计算机学院计算机组成原理实验报告6p

上海大学 计算机学院

《计算机组成原理实验》报告十

实验名称：中断机制和应用（综合实验）

一、 实验目的

1. 学习实验箱感知中断的硬件结构和工作原理。

2. 学习使用中断系统。

3. 学习使用扩展外设。 二、实验原理

1. 程序中断：因“随机性”原因，使一个程序暂停执行，转而执行另一个程序，以处理随机事件，然后再返回原程序继续执行的过程成为“中断”。

中断发生的时间是随机的（不可预知，但发生后应该如何处理是安排好的），中断发生的“随机性”决定了“必须用硬件感知中断请求”、“不仅要保存断点，还必须保存现场”。

2. 实验箱的中断感知硬件：当执行取指微指令时，IREN ＝0，于是②号或门输出0，这时①号“或门”对IREQ 的Q 端开放，若有中断请求就会在这时被CPU 感知。所以无论中断请求在何时提出，都只能在取指阶段被感知！当 ①号“或门”输出0时中断被感知，同时这个低电平使IACK 的SD 有效，迫使其Q 端输出1，ACK 灯亮，并使②号“或门”对IREN 关闭并输出1；这个1又使①号“或门”对中断请求关闭并输出1，这个1又返回IACK 的SD 端，使IACK 保持Q ＝1的状态。所以系统进入中断服务子 程序后，ACK 灯保持亮，且不响应新的中断请求（仅一级中断）。

3.

ICOE 向下经“与门”控制PC ＋1信号，ICOE 的另一个作用是通过③号“或门”控制EM 中指令的输出，保证在输出中断指令B8H 时，EM 不输出。 4.

5.试验箱外扩系统

6.74LS08结构俯视图

三、实验内容

1. 用74LS 08芯片搭建当电键K1和K2都为1时不产生中断请求信号的外部电路。

2. 编制中断服务子程序使OUT 交替显示AA 、BB 三次后返回源程序。源程序为实验七完成的交替显示11和55的程序。

(1). 运行上述程序，在完成AA 、BB 交替显示三次之前恢复K1K2都为1的状态。记录OUT 显示的现象、REQ 灯和ACK 灯的情况以及ST 寄存器的值及改变情况。

(2). 运行上述程序，在完成AA 、BB 交替显示时不恢复K1K2都为1的状态。记录OUT 显示的现象、REQ 灯和ACK 灯的情况以及ST 寄存器的值及改变情况。R2记录主程序延迟时间，R1与主程序显示同步。分析上述二种显示现象的原因。

四、实验步骤

上海大学计算机学院

计算机组成原理实验报告 【最新资料，WORD 文档，可编辑修改】

1.用74LS 08芯片搭建当电键K1和K2都为1时不产生中断请求信号的外部电路。

打开电源，进入手动模式。将试验箱的外扩箱的1和K1相连，2和K2相连，7接地，40接电源vcc。开关都为1时不产生中断请求信号。

按一下l 就会产生中断。

2.①启动桌面上COMPUTE.EXE软件。

②连接通信口：COM1/COM2

③点击源程序编写程序：

sta:

mov a,#11h

mov r1,a

out

mov a,#10h

loop1:

sub a,#1h

mov r2,a

jz loop2

jmp loop1

loop2:

mov a,#55h

mov r1,a

out

mov a,#10h

loop3:

sub a,#1h

mov r2,a

jz sta

jmp loop3

org 50h

mov r0,#04h

loop4:

mov a,r0

sub a,#1h

mov r0,a

jz exit

mov r0,a

mov a,#aah

out

mov a,#5h

loop5:

sub a,#1h

jz loop6

jmp loop5

loop6:

mov a,#bbh

out

mov a,#5h

loop7:

sub a,#1h

jz loop4

jmp loop7

exit:

mov a,r1

out

mov a,r2

add a,#0h

reti

end

④保存，文件名后需加.asm后缀。

⑤打开试验箱，编译下载。

⑥全速运行

按下中断键，在aa与bb交替显示3次之前松开中断键，记录OUT显示，REQ灯ACK灯的情况，及ST寄存器的值及改变情况。

运行上述程序，在完成aa与bb交替显示时不松开中断键，记录OUT显示，REQ灯ACK灯的情况，及ST寄存器的值及改变情况。

五、实验现象

刚开始运行11与55交替出现，R1与OUT显示同步，R2记录的是主程序的延迟时间，执行中断前，ACK和REQ灯均不亮，ST寄存器为00，OUT显示11和55，按一下中断键松开后，就会产生中断，调用中断程序，aa与bb交替出现，ACK和REQ灯均亮，R0记录aa与bb交替出现的次数，由3依次减1，依次出现3、2、1，然后R2保持中断时的主程序的延迟时间，R1保持中断时OUT显示的值，然后中断结束后，ACK和REQ灯又不亮，从R2记录的延迟时间开始，OUT显示R1记录的主程序的值，依次交替出现11和55.

刚开始运行11与55交替出现，R1与OUT显示同步，R2记录的是主程序的延迟时间，执行中断前，ACK和REQ灯均不亮，ST寄存器为00，OUT显示11和55。按下中断键后不放开，执行中断时，ACK和REQ 亮起，OUT交替显示aa和bb，直到中断程序依次交替显示3次aa与bb后，再放开，那么OUT会一直交替显示aa与bb，ACK和REQ灯暗掉后又马上亮，寄存器R1显示11，寄存器R2显示06.

六、实验结论

在完成aa与bb交替显示3次之前，松开中断键，这样产生中断后，中断返回，进行原来的程序执行。

在完成aa，bb交替显示3次时，不松开中断键，这样就一直进行中断，无法返回原来的程序执行。

七、建议

八、体会

通过这次试验，我了解了中断机制，知道了中断的原理，知道了如何进行程序中断和中断程序的返回和如何对断点进行保存，知道了中断机制的重要性。

在实验过程中，编写那个延迟和中断子程序的时候，出现了很多波折，R2记录主程序的延迟时间，这个老是显示不对，然后中断返回时不是从中断断点开始接着执行的，后来老师提示了一下，修改了一下程序，终于成功了。另外呢，在做实验的时候，一定要有耐心，要有做对的信心，和失败的不灰心，才

有可能最终得到你想要的结果。

九、思考题

实验箱的中断服务程序中可以嵌套一般的子程序吗？

答：不能，因为实验箱的ST寄存器只能存放8位二进制，仅能实现一级中断，所以不能嵌套一般的子程序。

上海大学计算机学院计算机组成原理实验报告修订版

上海大学计算机学院计算机组成原理实验报告 修订版 IBMT standardization office【IBMT5AB-IBMT08-IBMT2C-ZZT18】

上海大学计算机学院 计算机组成原理实验报告 【最新资料，WORD文档，可编辑修改】 上海大学计算机学院 《计算机组成原理实验》报告十 实验名称：中断机制和应用（综合实验） 一、实验目的 1. 学习实验箱感知中断的硬件结构和工作原理。 2. 学习使用中断系统。 3. 学习使用扩展外设。 二、实验原理 1. 程序中断：因“随机性”原因，使一个程序暂停执行，转而执行另一个程序，以处理随机事件，然后再返回原程序继续执行的过程成为“中断”。 中断发生的时间是随机的（不可预知，但发生后应该如何处理是安排好的），中断发生的“随机性”决定了“必须用硬件感知中断请求”、“不仅要保存断点，还必须保存现场”。

2. 实验箱的中断感知硬件：当执行取指微指令时，IREN＝0，于是②号或门输出0，这时 ①号“或门”对IREQ的Q端开放，若有中断请求就会在这时被CPU感知。所以无论中断请求在何时提出，都只能在取指阶段被感知！当①号“或门”输出0时中断被感知，同时这个低电平使IACK的SD有效，迫使其Q端输出1，ACK灯亮，并使②号“或门”对IREN关闭并输出1；这个1又使①号“或门”对中断请求关闭并输出1，这个1又返回IACK的SD端，使IACK保持Q＝1的状态。所以系统进入中断服务子 程序后，ACK灯保持亮，且不响应新的中断请求（仅一级中断）。 3. ICOE向下经“与门”控制PC＋1信号，ICOE的另一个作用是通过③号“或门”控制EM中指令的输出，保证在输出中断指令B8H时，EM不输出。 4. 5.试验箱外扩系统 6.74LS08结构俯视图 三、实验内容 1. 用74LS 08芯片搭建当电键K1和K2都为1时不产生中断请求信号的外部电路。 2. 编制中断服务子程序使OUT交替显示AA、BB三次后返回源程序。源程序为实验七完成的交替显示11和55的程序。 (1). 运行上述程序，在完成AA、BB交替显示三次之前恢复K1K2都为1的状态。记录OUT显示的现象、REQ灯和ACK灯的情况以及ST寄存器的值及改变情况。

上海大学计算机系统结构复习题

计算机系统结构复习题 一、单项选择题 1、直接执行微指令的是( C ) A．汇编程序B．编译程序 C．硬件D．微指令程序 2、对系统程序员不透明的应当是( D )。 A．Cache存贮器B．系列机各档不同的数据通路宽度C．指令缓冲寄存器D．虚拟存贮器 3、对机器语言程序员透明的是( B )。 A．中断字B．主存地址寄存器 C．通用寄存器D．条件码 4、计算机系统结构不包括( A )。 A．主存速度B．机器工作状态 C．信息保护D．数据 5、从计算机系统结构上讲，机器语言程序员所看到的机器属性是( C )。 A．计算机软件所要完成的功能B．计算机硬件的全部组成 C．编程要用到的硬件组织D．计算机各部件的硬件实现 6、计算机组成设计不考虑( B )。 A．专用部件设置B．功能部件的集成度 C．控制机构的组成D．缓冲技术 7、以下说法中，不正确的是( B )。 软硬件功能是等效的，提高硬件功能的比例会： A．提高解题速度B．提高硬件利用率 C．提高硬件成本D．减少所需要的存贮器用量 8、在系统结构设计中，提高软件功能实现的比例会( C )。 A．提高解题速度B．减少需要的存贮容量 C．提高系统的灵活性D．提高系统的性能价格比 9、下列说法中不正确的是( D )。 A．软件设计费用比软件重复生产费用高 B．硬件功能只需实现一次，而软件功能可能要多次重复实现 C．硬件的生产费用比软件的生产费用高 D．硬件的设计费用比软件的设计费用低 10、在计算机系统设计中，比较好的方法是( D )。 A．从上向下设计B．从下向上设计 C．从两头向中间设计D．从中间开始向上、向下设计11、"从中间开始"设计的"中间"目前多数是在( A )。 A．传统机器语言级与操作系统机器级之间 B．传统机器语言级与微程序机器级之间 C．微程序机器级与汇编语言机器级之间 D．操作系统机器级与汇编语言机器级之间 12、系列机软件应做到( B )。 A．向前兼容，并向上兼容 B．向后兼容，力争向上兼容

上海大学计算机学院计算机组成原理实验报告6p

上海大学 计算机学院 《计算机组成原理实验》报告十 实验名称：中断机制和应用（综合实验） 一、 实验目的 1. 学习实验箱感知中断的硬件结构和工作原理。 2. 学习使用中断系统。 3. 学习使用扩展外设。 二、实验原理 1. 程序中断：因“随机性”原因，使一个程序暂停执行，转而执行另一个程序，以处理随机事件，然后再返回原程序继续执行的过程成为“中断”。 中断发生的时间是随机的（不可预知，但发生后应该如何处理是安排好的），中断发生的“随机性”决定了“必须用硬件感知中断请求”、“不仅要保存断点，还必须保存现场”。 2. 实验箱的中断感知硬件：当执行取指微指令时，IREN ＝0，于是②号或门输出0，这时①号“或门”对IREQ 的Q 端开放，若有中断请求就会在这时被CPU 感知。所以无论中断请求在何时提出，都只能在取指阶段被感知！当 ①号“或门”输出0时中断被感知，同时这个低电平使IACK 的SD 有效，迫使其Q 端输出1，ACK 灯亮，并使②号“或门”对IREN 关闭并输出1；这个1又使①号“或门”对中断请求关闭并输出1，这个1又返回IACK 的SD 端，使IACK 保持Q ＝1的状态。所以系统进入中断服务子 程序后，ACK 灯保持亮，且不响应新的中断请求（仅一级中断）。 3. ICOE 向下经“与门”控制PC ＋1信号，ICOE 的另一个作用是通过③号“或门”控制EM 中指令的输出，保证在输出中断指令B8H 时，EM 不输出。 4. 5.试验箱外扩系统 6.74LS08结构俯视图 三、实验内容 1. 用74LS 08芯片搭建当电键K1和K2都为1时不产生中断请求信号的外部电路。 2. 编制中断服务子程序使OUT 交替显示AA 、BB 三次后返回源程序。源程序为实验七完成的交替显示11和55的程序。 (1). 运行上述程序，在完成AA 、BB 交替显示三次之前恢复K1K2都为1的状态。记录OUT 显示的现象、REQ 灯和ACK 灯的情况以及ST 寄存器的值及改变情况。 (2). 运行上述程序，在完成AA 、BB 交替显示时不恢复K1K2都为1的状态。记录OUT 显示的现象、REQ 灯和ACK 灯的情况以及ST 寄存器的值及改变情况。R2记录主程序延迟时间，R1与主程序显示同步。分析上述二种显示现象的原因。 四、实验步骤 上海大学计算机学院 计算机组成原理实验报告 【最新资料，WORD 文档，可编辑修改】

计算机组成原理实验

计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。

计算机组成原理实验

实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

上海大学计算机网络复习整理4.0版

1．计算机网络向用户提供的最重要的功能：连通性，共享。 2．网络=结点（计算机、集线器、交换机或路由器）+链路 3．因特网三个阶段： （1）从单个网络ARPANET向互联网发展的过程 TCP/IP协议成为ARPANET上的标准协议，是Intent的前身 （2）建成了三级结构的因特网 （3）逐渐形成了多层次ISP结构的因特网 4．网络边缘端系统之间的通信方式：客户-服务器方式（C/S），对等方式（P2P） 5．电路交换：建立连接——通话——释放连接 6．存储转发：分组交换、报文交换 7．总时延=发送时延+传播时延+处理时延+排队时延 8．协议三要素：语法、语义、同步 实体表示任何可发送或接收信息的硬件或软件进程 协议是控制两个对等实体（或多个实体）进行通信的规则的集合（水平的） 服务是由下层向上层通过层间接口提供的（垂直的） 9．计算机网络的各层以及协议的集合，称为网络的体系结构 OSI七层协议：物理层，数据链路层，网络层，运输层，会话层，表示层，应用层 TCP/IP四层协议：网络接口层，网际层，运输层，应用层 五层协议：物理层，数据链路层，网络层，运输层，应用层 10．网络的分类 按作用的范围：广域网（WAN），城域网（MAN），局域网（LAN），个人局域网（PAN） 按使用者：公用网，专用网 用来把用户接入到因特网的网络：接入网AN 第二章 1．物理层四大特性：机械特性（接线器形状尺寸），电气特性（电压范围） 功能特性（电压表示的意义），过程特性（事件出现顺序） 2．信道表示向某一方向发送消息的媒体 3．香农公式的意义：只要信息传输速率低于信道的极限信息传输速率，就一定可以找到某种方法来实现无差错的传输。 4．导引型传输媒体：双绞线（电话系统ADSL） 同轴电缆（有线电视网） 光纤（单模光纤，多模光纤） 5．卫星通信 人造同步地球卫星作为中继器的一种微波接力通信 特点：通信距离远，且通信费用与通信距离无关，洗好所受到的干扰比较小，通信稳定，具有较大的传播延时，保密性较差。 6．编码（看作业） 7．奈奎斯特准则，香农公式（看作业） 8．信道复用，码分多址（看作业）

计算机组成原理实验完整版

河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

计算机组成原理实验五

上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。

(完整版)上海大学计算机学院计算机组成原理实验报告p

上海大学 计算机学院 《计算机组成原理实验》报告十 实验名称：中断机制和应用（综合实验） 一、 实验目的 1. 学习实验箱感知中断的硬件结构和工作原理。 2. 学习使用中断系统。 3. 学习使用扩展外设。 二、实验原理 1. 程序中断：因“随机性”原因，使一个程序暂停执行，转而执行另一个程序，以处理随机事件，然后再返回原程序继续执行的过程成为“中断”。 中断发生的时间是随机的（不可预知，但发生后应该如何处理是安排好的），中断发生的“随机性”决定了“必须用硬件感知中断请求”、“不仅要保存断点，还必须保存现场”。 2. 实验箱的中断感知硬件：当执行取指微指令时，IREN ＝0，于是②号或门输出0，这时①号“或门”对IREQ 的Q 端开放，若有中断请求就会在这时被CPU 感知。所以无论中断请求在何时提出，都只能在取指阶段被感知！当 ①号“或门”输出0时中断被感知，同时这个低电平使IACK 的SD 有效，迫使其Q 端输出1，ACK 灯亮，并使②号“或门”对IREN 关闭并输出1；这个1又使①号“或门”对中断请求关闭并输出1，这个1又返回IACK 的SD 端，使IACK 保持Q ＝1的状态。所以系统进入中断服务子 程序后，ACK 灯保持亮，且不响应新的中断请求（仅一级中断）。 3. ICOE 向下经“与门”控制PC ＋1信号，ICOE 的另一个作用是通过③号“或门”控制EM 中指令的输出，保证在输出中断指令B8H 时，EM 不输出。 4. 5.试验箱外扩系统 6.74LS08结构俯视图 三、实验内容 1. 用74LS 08芯片搭建当电键K1和K2都为1时不产生中断请求信号的外部电路。 上海大学计算机学院 计算机组成原理实验报告 【最新资料，WORD 文档，可编辑修改】

计算机组成原理实验报告

实验报告书 实验名称：计算机组成原理实验 专业班级：113030701 学号：113030701 姓名： 联系电话： 指导老师：张光建 实验时间：2015.4.30-2015.6.25

实验二基本运算器实验 一、实验内容 1、根据原理图连接实验电路

3、比较实验结果与手工运算结果，如有错误，分析原因。 二、实验原理 运算器可以完成算术，逻辑，移位运算，数据来自暂存器A和B，运算方式由S3-S0以及CN来控制。运算器由一片CPLD来实现。ALU的输入和输出通过三态门74LS245连接到CPU内总线上。另外还有指示灯进位标志位FC和零标志位FZ。 运算器原理图： 运算器原理图 暂存器A和暂存器B的数据能在LED灯上实时显示。进位进位标志FC、零标志FZ 和数据总线D7…D0 的显示原理也是如此。 ALU和外围电路连接原理图：

ALU和外围电路连接原理图运算器逻辑功能表：

三、实验步骤 1、按照下图的接线图，连接电路。 2、将时序与操作台单元的开关KK2 置为‘单拍’档,开关KK1、KK3 置为‘运行’档。 3、打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动CON 单元的CLR 按钮，将运算器的A、B 和FC、FZ 清零。 4、用输入开关向暂存器A 置数。 ①拨动CON 单元的SD27…SD20 数据开关，形成二进制数01100101 （或其它数值），数据显示亮为‘1’，灭为‘0’。 ②置LDA=1，LDB=0，连续按动时序单元的ST 按钮，产生一个T4 上沿，则将二进制数01100101 置入暂存器A 中，暂存器A 的值通过ALU 单元的 A7…A0 八位LED 灯显示。 5、用输入开关向暂存器B 置数。 ①拨动CON 单元的SD27…SD20 数据开关，形成二进制数10100111 （或其它数值）。 ②置LDA=0，LDB=1，连续按动时序单元的ST 按钮，产生一个T4 上沿，则将二进制数10100111 置入暂存器B 中，暂存器B 的值通过ALU 单元的 B7…B0 八位LED 灯显示。 6、改变运算器的功能设置，观察运算器的输出。置ALU_B=0 、LDA=0、LDB=0，然后按表2-2-1 置S3、S2、S1、S0 和Cn的数值，并观察数据总线LED 显示灯显示的结果。如置S3、S2、S1、S0 为0010 ，运算器作逻辑与运算，置S3、S2、

计算机组成实验报告doc

计算机组成实验报告 1 .实验目的： 1)．学习和了解 TEC-XX 十六位机监控命令的用法； 2)．学习和了解 TEC-XX 十六位机的指令系统； 3)．学习简单的 TEC-XX 十六位机汇编程序设计； 2.实验内容： 1)．使用监控程序的 R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容； 2)．使用 A 命令写一小段汇编程序，U 命令反汇编刚输入的程序，用 G 命令连续运行该程序， 用 T、P 命令单步运行并观察程序单步执行情况； 3、实验步骤 1)．关闭电源，将大板上的 COM1 口与 PC 机的串口相连； 2)．接通电源，在 PC 机上运行文件，设置所用PC 机的串口为“1”或“2”, 其它的设置一般不用改动,直接回车即可； 3)．置控制开关为 00101，开关拨向上方表示“1”，拨向下方表示“0”，“X”表示任意。其它实验相同； 4)．按一下“RESET”按键,再按一下“START”按键，主机上显示：TEC-XX CRT MONITOR Version April XX Computer Architectur Lab.， Tsinghua University Programmed by He Jia >

5)．用 R 命令查看寄存器内容或修改寄存器的内容 a.在命令行提示符状态下输入：R↙；显示寄存器的内容图片已关闭显示，点此查看 图片已关闭显示，点此查看 b.在命令行提示符状态下输入：R R0↙；修改寄存器 R0 的内容，被修改的寄存器与所赋值之间可以无空格,也可有一个或数个空格主机显示:寄存器原值:_在该提示符下输入新的值,再用 R 命令显示寄存器内容，则 R0 的内容变为0036。 图片已关闭显示，点此查看 6)．用 D 命令显示存储器内容 在命令行提示符状态下输入：D XX↙会显示从 XXH 地址开始的连续 128 个字的内容；连续使用不带参数的 D 命令，起始地址会自动加 128。 图片已关闭显示，点此查看 7)．用 E 命令修改存储器内容在命令行提示符状态下输入：E XX↙屏幕显示:XX地址单元的原有内容:光标闪烁等待输入输入 0000依次改变地址单元 XX~XX 的内容为:1111 2222 3333 4444 5555 图片已关闭显示，点此查看 用 D 命令显示这几个单元的内容D XX↙ ,可以看到这六个地址单元的内容变为 0000 1111 2222 3333 4444 5555。

计算机组成原理实验五存储器读写实验

实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表

2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0

團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2

上海大学计算机网络复习整理4.0版

第一章1．计算机网络向用户提供的最重要的功能：连通性，共享。2．网络=结点（计算机、集线器、交换机或路由器）+链路 3．因特网三个阶段： （1）从单个网络ARPANET向互联网发展的过程 TCP/IP协议成为ARPANET上的标准协议，是Intent的前身 （2）建成了三级结构的因特网 （3）逐渐形成了多层次ISP结构的因特网 4 ?网络边缘端系统之间的通信方式：客户-服务器方式（C/S）,对等方式（P2P） 5．电路交换：建立连接——通话——释放连接 6.存储转发：分组交换、报文交换 7?总时延=发送时延+传播时延+ 处理时延+排队时延 &协议三要素：语法、语义、同步实体表示任何可发送或接收信息的硬件或软件进程协议是控制两个对等实体（或多个实体）进行通信的规则的集合（水平的）服务是由下层向上层通过层间接口提供的（垂直的） 9 ?计算机网络的各层以及协议的集合，称为网络的体系结构 OSI 七层协议：物理层，数据链路层，网络层，运输层，会话层，表示层，应用层 TCP/IP四层协议：网络接口层，网际层，运输层，应用层五层协议：物理层，数据链路层，网络层，运输层，应用层10.网络的分类 按作用的范围：广域网（WAN）,城域网（MAN）,局域网（LAN）,个人局域网（PAN）按使用者：公用网，专用网用来把用户接入到因特网的网络：接入网AN 第二章 1?物理层四大特性：机械特性（接线器形状尺寸），电气特性（电压范围） 功能特性（电压表示的意义），过程特性（事件出现顺序） 2.信道表示向某一方向发送消息的媒体 3?香农公式的意义：只要信息传输速率低于信道的极限信息传输速率，就一定可以找到某种方法来实现无差错的传输。 4?导引型传输媒体：双绞线（电话系统ADSL） 同轴电缆（有线电视网）光纤（单模光纤，多模光纤） 5.卫星通信 人造同步地球卫星作为中继器的一种微波接力通信 特点：通信距离远，且通信费用与通信距离无关，洗好所受到的干扰比较小，通信稳定，具有较大的传播延时，保密性较差。 6.编码（看作业） 7.奈奎斯特准则，香农公式（看作业） 8.信道复用，码分多址（看作业） 第三章 1.CRC海明码 2.PPP字节填充，零比特填充 3.CSMA/CD 最小帧长计算以太网提供的服务是尽最大努力的交付，即不可靠的交付 使用CSMA/CD协议的以太网不可能进行全双工通信，只能进行双向交替通信端到端的往返时间称为争用期，用称为碰撞窗口。以太网使用截断二进制指数退避算法来确定碰撞后重传的时机。4.Mac 帧的格式P92 以太网上传送数据是以帧为单位传送，各帧之间必须有一定的间隙以太网不

计算机组成原理实验实验报告

计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日

SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。

计算机组成原理实验报告

计算机组成原理实验报告-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

计算机组成原理实验报告 ——微程序控制器实验一．实验目的： 1.能看懂教学计算机（TH-union）已经设计好并正常运行的数条基本指令的功能、格式及 执行流程。并可以自己设计几条指令，并理解其功能，格式及执行流程，在教学计算机上实现。 2.深入理解计算机微程序控制器的功能与组成原理 3.深入学习计算机各类典型指令的执行流程 4.对指令格式、寻址方式、指令系统、指令分类等建立具体的总体概念 5.学习微程序控制器的设计过程和相关技术 二．实验原理： 微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。 其工作原理分为： 1、将程序和数据通过输入设备送入存储器； 2、启动运行后从存储器中取出程序指令送到控制器去识别，分析该指令要求什么事； 3、控制器根据指令的含义发出相应的命令（如加法、减法），将存储单元中存放的操作数据取出送往运算器进行运算，再把运算结果送回存储器指定的单元中； 4、运算任务完成后，就可以根据指令将结果通过输出设备输出 三．微指令格式： 微指令由下地址字段及控制字段组成.TH—UNION教学机的微指令格式如下: 其中高八位为下地址字段.其余各位为控制字段. 1）微地址形成逻辑 TH—UNION 教学机利用器件形成下一条微指令在控制器存储器的地址. 下地址的形成由下地址字段及控制字段中的CI3—SCC控制.当为顺序执行时,下地址字段不起作用.下地址为当前微指令地址加1;当为转移指令(CI3— 0=0011)时,由控制信号SCC提供转移条件,由下地址字段提供转移地址. 2）控制字段

计算机组成原理实验报告5- PC实验

2.5 PC实验 姓名：孙坚学号：134173733 班级：13计算机日期：2015.5.15 一．实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，实现程序计数器PC的写入及加1 功能。 二．实验目的：1、了解模型机中程序计数器PC的工作原理及其控制方法。2、了解程序执行过程中顺序和跳转指令的实现方法。 三．实验电路：PC 是由两片74HC161构成的八位带预置记数器，预置数据来自数据总线。记数器的输出通过74HC245（PCOE）送到地址总线。PC 值还可以通过74HC245（PCOE_D）送回数据总线。 PC 原理图 在CPTH 中，PC+1 由PCOE 取反产生。 当RST = 0 时，PC 记数器被清0 当LDPC = 0 时，在CK的上升沿，预置数据被打入PC记数器 当PC+1 = 1 时，在CK的上升沿，PC记数器加一 当PCOE = 0 时，PC值送地址总线

PC打入控制原理图 PC 打入控制电路由一片74HC151 八选一构成(isp1016实现)。 当ELP=1 时，LDPC=1，不允许PC被预置 当ELP=0 时，LDPC 由IR3，IR2，Cy，Z确定 当IR3 IR2 = 1 X 时，LDPC=0，PC 被预置 当IR3 IR2 = 0 0 时，LDPC=非Cy，当Cy=1时，PC 被预置 当IR3 IR2 = 0 1 时，LDPC=非Z，当Z=1 时，PC 被预置 连接线表 四．实验数据及步骤： 实验1：PC 加一实验

置控制信号为： 按一次STEP脉冲键，CK产生一个上升沿，数据PC 被加一。 实验2：PC 打入实验 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据12H 置控制信号为： 每置控制信号后，按一下STEP键，观察PC的变化。 五．心得体会： 经过上一个实验的练习，在做这个实验的时候更加得心应手，了解了模型机中程序计数器PC的工作原理及其控制方法，还有了解了程序执行过程中顺序和跳转指令的实现方法。

上海大学_计算机组成原理实验报告8 2011级

上海大学计算机学院 《计算机组成原理二实验》报告8 姓名：学号：教师：xxx 时间：xxx 地点：xxx 机位：xxx 实验名称：程序转移机制（综合实验） 一、实验目的： 1.学习实现程序转移的硬件机制； 2.掌握堆栈寄存器的使用； 3.深入理解PC寄存器自动加1和打入初值功能对计算机程序的深远影响； 4.掌握代码的分段连续存放技术和实现 二、实验原理： 程序转移：分支和循环总是可以相互替代，所以也常说程序段内的执行流程有顺序和转移两种，而程序段之间的调用也只是把执行流程转移到了另外一个程序段上。所以，任何复杂的程序流程，在硬件实现机制上只有两种情况：顺序执行和转移。硬件实现这两种情况的技术很简单：PC寄存器的自动加1功能实现程序顺序执行，PC 寄存器的打入初值功能实现程序转移。 实验箱系统的程序转移硬件机制：当LDCP有效（0）时，PC被打入新值（赋初值），实现程序的转移。这一刻DBUS上的值就是转移的目标地址（被打入PC），这个地址同转移指令所在地址的关系决定了转移类型。 子程序调用和保护断点：子程序的调用和返回是两次转移，特殊点在于：返回时转移的目标一定是调用时转移的出发点。为实现这个特点，在调用转移时必须把出发地址（断点）保存起来。这个“保存”还必须有两个要求：1.不被一般用户所知或改变。2.返回转移时能方便地找到它。第一个要求决定了它不能被保存在数据存储区或程序存储区，第二个要求决定了返回指令的目标地址获得方法与其它转移指令完全不同，返回指令的目标地址一定从这个特殊的“保存区”得到，指令本身不需要再带目标地址，而其他转移指令必须自带目标地址。再考虑到子程序调用的“可嵌套性”，这个“保护区”里的数据应该有“先入后出”特点，这与“货栈”中堆放的货物相似，故称其为“堆栈”。 ST寄存器结构和子程序调用与返回控制信号：实验箱子程序调用和返回的结构由PC电路和ST电路组成。调用转移时，PC的当前值（断点)经下面的245送上DBUS，进入ST保存；然后给PC打入子程序入口地址（调用指令携带的目标地址）完成转子程序。返回转移时，返回指令开启ST的输出，并给出PC打入信号（无条件转移），

计算机组成原理实验6

第六节 CPU组成与机器指令执行实验 一、实验目的 （1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机； （2）用微程序控制器控制模型机数据通路； （3）通过CPU运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。 在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。 三、实验设备 （1）TEC-9计算机组成原理实验系统一台 （2）双踪示波器一台 （3）直流万用表一只 （4）逻辑测试笔一支 四、实验任务 （1）对机器指令系统组成的简单程序进行译码。 （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组RF，数据通路上的RS1、RS0、RD1、RD0应分别与IR3至IR0连接，WR1、WR0也应接到IR1、IR0上。 开关控制 控制台时序发生器 时序信号 开关控制指示灯信号控制信号时序信号 控制信号 微程序控制器数据通路 指令代码、条件信号

上海大学计算机组成原理实验报告材料(全)

《计算机组成原理实验》报告一 时间 2015.12.17 地点行健楼 609机房 一．数据传送实验 1.实验容及要求 在试验箱上完成以下容: 将58H写入A寄存器。 将6BH写入W寄存器。 将C3H写入R1寄存器。 2.实验环境 本实验箱用74HC574（8D型上升沿触发器）构成各种寄存器。 3.实施步骤或参数 ①注视仪器，打开电源，手不要远离电源开关，随时准备关闭电源，注意各数码管、发光管的稳定性，静待10秒，确信仪器稳定、无焦糊味。 ②设置实验箱进入手动模式。 ③ K2接AEN,K1和K2接EX0和EX1，设置K2K1K0＝010，设置K23～K16＝0101 1000。 ④注视A及DBUS的发光管，按下STEP键，应看到CK灯灭、A旁的灯亮。记住看到的

实际显示情况。 ⑤放开STEP键，应看到CK灯亮、A寄存器显示58。记住看到的实际情况。 ⑥重复上述实验步骤，在做6BH时，K2接WEN,K1和K2接EX2和EX3，设置K2K1K0＝010，设置K23～K16＝0110 1011；重复上述实验步骤，在做C3H时，K2接RWR,K1和K2接SB和SA，设置K2K1K0＝001，设置K23～K16＝1010 0011。 ⑦关闭实验箱电源。 4.测试或者模拟结果 A寄存器显示58，W寄存器显示6B，R1寄存器显示C3，完成实验目的。 5.体会 本次实验相对简单，只需要三根线便可以完成整个实验，但是，今天认识了实验箱，并且在老师的带领下较为完整的认识了整个试验箱，还是很开心的，今后实验箱将是我们学习计算机组成原理的重要工具，也是我们的好朋友。 《计算机组成原理实验》报告二 时间 2015.12.24 地点行健楼 609机房

计算机组成原理实验1.

计算机组成原理实验1 运算器（脱机）实验 通过开关、按键控制教学机的运算器执行指定的运算功能，并通过指示灯观察运算结果。实验原理： 为了控制Am2901运算器能够按照我们的意图完成预期的操作功能，就必须向其提供相应的控制信号和数据。 控制信号包括 1、选择送入ALU的两路操作数据R和S的组合关系（实际来源）。 2、选择ALU的八种运算功能中我们所要求的一种。这可通过提供三位功能选择码I5、 I4、I3实现。 3、选择运算结果或有关数据以什么方式送往何处的处理方案，这主要通过通用寄存器 组合和Q寄存器执不执行接收操作或位移操作，以及向芯片输出信息Y提供的是 什么内容。这是通过I8、I7、I6三位结果选择码来控制三组选择门电路实现的。 外部数据包括 1、通过D接收外部送来的数据 2、应正确给出芯片的最低位进位输入信号C n 3、关于左右移位操作过程中的RAM3、RAM0、Q3和Q0的处理。 4、当执行通用寄存器组的读操作时，由外部送入的A地址选中的通用寄存器的内容送 往A端口，由B地址选中的通用寄存器的内容送往B端口，B地址还用作通用寄 存器的写汝控制。 对于芯片的具体线路，需说明如下几点： 1、芯片结果输出信号的有无还受一个/OE（片选）信号的控制。 2、标志位F=0000为集电极开路输出，容易实现“线与”逻辑，此管脚需经过一个电阻 接到+5V。 3、RAM3、RAM0、Q3和Q0均为双向三态逻辑，一定要与外部电路正确连接。 4、通用寄存器组通过A端口、B端口读出内容的输出处均有锁存器线路支持。 5、该芯片还有两个用于芯片间完成高速进位的输出信号/G和/P。 6、Am2901芯片要用一个CLK（CP）时钟信号作为芯片内通用寄存器、锁存器和Q寄 存器的打入信号。 实验步骤如下： （1）选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；（2）需要时，通过数据开关向运算器提供原始数据； （3）通过24位的微型开关向运算器提供为完成指定运算功能所需要的控制信号； （4）通过查看指示灯或用电表量测，观察运算器的运行结果（包括计算结果和特征标志）。实验准备 12为微型开关的具体控制功能分配如下： A口和B口地址：送给Am2901器件用于选择源与目的操作数的寄存器编号； I8～I0：选择操作数来源、运算操作功能、选择操作数处理结果和运算器输出内容的3组3位控制码； Sci,SSH和SST：用于确定运算器最低位的进位输入、移位信号的入/出和怎样处理Am2901产生的状态标志位的结果。