逻辑板原理讲解-视显光电

目前电视已经从CRT过渡到液晶，我们在卖场也很难买到CRT电视了。所以液晶电视维修也是我们家电维修从业者必须要掌握的技能。而逻辑版（也称TCON板）也是液晶电视电路的核心，而提起逻辑版板，很多人不了解，到底什么是TCON板？今天特整理一下TCON板的原理知识讲解，以TCL液晶电视和目前国内主要的通用逻辑板商视显光电的逻辑板为例，希望给大家带来帮助。

一、什么是逻辑板（TCON）？

TCON板的英文是: timing controller的缩写

TCON板中文是：时序控制电路

逻辑板实物图

逻辑板又称：控制板，在液晶电视里的作用和CRT中的视放板相当，但有本质的区别，逻辑板不是一个纯粹的信号放大器，它输入是LVDS格式信号，而不是RGB。逻辑板的作用是把数字板送来的LVDS或TTL图像数据信号，时钟信号进行处理移位寄存器存储将图像数据信号，时钟信号转换成屏能够识别的控制信号行列信号RSDS控制屏内的MOSFET管工作而控制液晶分子的扭曲度。

。

二、传统逻辑板电路主要由哪几部分组成？

IC(必须的）

IC（必须的）

IC （必须的）

IC（OPTION)

SHIFT IC(GOA屏专用）

三、传统液晶屏TCON布局

1.逻辑板与SOURCE板分离

板与SOURCE板合并

四自制逻辑板的几种实现架构

1.主板+TCON板+SOURCE板

TCON板= TCON IC+PM IC+GAMMA IC

自制TCON板直接替换屏厂提供的TCON板

2.主板+SOURCE板---比成本低，但一屏一主板，主板组件多

主板=SOC+ TCON IC+PM IC+GAMMA IC或者

主板=SOC（内置TCON）+PM IC+GAMMA IC

3.主板+转接板+SOURCE板 ---主板组件减少，成本比低，比 NO2高主板=SOC （内置TCON）

转接板=PM IC+GAMMA IC

4.主板+SOURCE板---成本最低，主板组件多，需要和屏厂合作设计主板=SOC （内置TCON）或主板=SOC+TCON IC

SOURCE板=PM IC+GAMMA IC+bridge

五、逻辑板板各功能模块介绍

IC

内部框图

TCON IC作用：实现两个基本功能

TCON基本功能1：接收LVDS信号并把它转换为Mini-LVDS信号

mini-LVDS信号特点及规范

TCON IC和SOURCE DRIVER IC之间的接口

在Clock的上升沿和下降沿各传送1个Bit数据

其规格需满足Panel要求

阻抗匹配

传输线阻抗Zo:推荐范围25欧---75欧

通常Layout设计线对的差分阻抗Zdif=2Zo=100欧

Mini-Lvds接收端的端接电阻RT=Zdif=2Zo，

实际上Source Driver大多数情况下不止一个，所以端接电阻安放位置很重要，一般近端和远端各放一个，远端测量时幅度会变差，实际调整SWING时需留意

A:阻抗不匹配示例

FFC线阻抗50欧时Clock波形

B: 阻抗匹配示例

FFC线阻抗100欧时Clock波形

Mini-Lvds输出电压

备注：屏SPEC会给出 VID 规格， VOD =2* VID

数据结构（Data Mapping)

6bit 3pairs;6bit 4pairs;6bit 5pairs;6bit 6pairs

8bit 3pairs;8bit 4pairs;8bit 5pairs;8bit 6pairs

例如：8bit 6pairs Mode Data Mapping见下图

TCON基本功能2：产生PANEL扫描驱动电路和数据驱动电路所需的时序

控制信号

POL信号： polarity inversion signal for sorce driver

数据驱动IC控制数据输出信号的极性反转

如下图为单个TFT及像素的等效电路，反转电压是指施加在Clc两端电压

什么是极性反转？

施加在液晶分子上的电场是有方向性的，在不同时间以相反方向电场施加在液晶上，称为极性反转

液晶显示电极的像素电压高于Vcom电压称为正极性

反之，液晶显示电极的像素电压低于Vcom电压称为负极性

为什么可以极性反转？

液晶分子在电场中所受的力矩与电场的平方成正比而与电场的方向无关，所以可以用极性反转的方式驱动液晶而不改变其排列和穿透率。

错误认识：在极性反转时液晶分子转来转去

为什么必须极性反转？

A：取向膜的直流阻断效应

控制基板表面的液晶分子排列方向的具有沟槽的薄膜称为取向膜，电极上的电压透过取向膜施加到液晶分子上，取向膜的等效电容大，等效电阻大，当直流驱动液晶时，电阻分压使电压差大部分落在取向膜上，而无法改变液晶分子排列。

B：可移动离子和直流残留

液晶制程中不可避免残留可移动离子，如果采用直流驱动，离子会移动到取向膜形成内部电场，即使不加外部电场，液晶分子也会因内部电场而改变排列状态，称为直流残留，造成残影。

当采用极性反转方式驱动，外部电压平均值为0，可移动离子向两个电极的移动相互抵消，避免直流残留现象。

要点：正极性电压和负极性电压相等

各种极性反转方式

极性反转实现方法一

Common电极电压固定不变驱动方式

极性反转实现方法二

Common电极电压不停变动驱动方式

TP1信号： latch signal for source driver 数据驱动IC输出数据信号的使能控制信号

高电平：一行数据锁存到行存储器内

低电平：一行数据释放，对液晶电容充电

STV信号：scan driver start pulse

扫描驱动IC输出起始控制信号

CKV信号： scan driver clock

控制扫描行依次开启的时钟信号

OE信号： scan driver output enable

扫描行开启关闭的使能控制信号

高电平：扫描行开启

低电平：扫描行关闭

结合下图进一步说明

信号1=STV 信号2=CKV 信号3=TP1 信号4=OE

GATE DRIVER输入第一个STV信号准备开始第一场扫描，输入第一个CKV信号准备开启第一个扫描行，此时SOURCE DRIVER输入TP1信号释放第一行数据信号，OE信号到来后高电平开启低电平关闭扫描行，如此循环往复。

TCON IC附加的重要功能：OD功能

OD功能介绍

OD:OVER DRIVE 过驱动作用：提升液晶响应时间

液晶的响应时间

响应时间是指液晶分子改变排列角度，变换画面显示所需要的时间。

屏SPEC给出的响应时间等于黑到白，白到黑的上升时间和下降时间之总和，先声明这个时间OD功能是无法提升的。

为什么要提升液晶的响应时间？

看下面两幅图，左图响应时间慢，右图响应时间快

通过对比，可以发现：响应时间慢----图像模糊，拖尾

OVERDRIVE技术

电场加速效应：液晶分子在电场中所产生的力矩与电场的平方成正比，因此，增加电场可以大幅度增加对液晶分子施加的力矩，从而加速液晶分子的转动，这就是电场加速效应。

OVERDRIVE:利用电场加速效应，在两个帧之间插入另一个帧，施加较高补偿电压，强迫液晶分子在较短时间内改变排列，从低亮灰阶达到预定的高亮灰阶，从而提升液晶的响应时间，此种方法被称为高插驱动，也叫过驱动。

从概念可以看出，OVER

DRIVE只对GRAY TO GRAY

有效，对BLACK TO WHITE

无效

右图是没有做OVERDRIVE

时的驱动电压波形和液

晶的响应时间曲线

下图是有做OVERDRIVE

时的驱动电压波形和液

晶的响应时间曲线

对比结果：OVERDRIVE

可以大幅提升液晶的

响应时间

UNDERSHOOT技术

与高插驱动相对应的技术就是低插驱动（UNDERSHOOT)

通过在两帧之间插入另外一个帧，施加较低补偿电压来实现

与OVERDRIVE最大不同，UNDERSHOOT被动减小电场，靠液晶分子本身的弹性来改变排列，效果比OVERDRIVE差。

OVERDRIVE实现方式

A 流程图如下

B 最佳响应时间对照表

通过实验方式填表获得，对于8BIT灰阶，可以设计 256X256 TABLE ，但需要MEMORY SEZE大，简化的方式可以设计32X32 TABLE 或16X16TABLE，再用线性内插方式计算其他灰阶变化所需的补偿灰阶。

传统GAMMA IC：本身很简单，只起到BUFFER的作用如下图是传统的GAMMA IC应用图输入电压值Ai,Bi,Mi,Ni来自输入端电阻分压后产生的精确电压，经运放组成的缓冲器输出后提供给屏端，缓冲器的作用是增加带负载的能力

P-GAMMA IC：与传统GAMMA IC比本质相同，增加Programmable功能，实现I2C总线控制，电压存储，BANK选择等

PANEL对于GAMMA电压需求的实例

3 PM IC

Power Manage IC：产生Source Driver和Gate Driver所需要的多路电压（工作原理参看一般的DC-DC设计和LDO设计）

DVDD：数字逻辑电压，一般是，用于逻辑电路的供电

AVDD：主电压，主要用在Source Driver输出的像素电压和 Gamma校正的电压 VGH： Gate开启电压，用于TFT栅极打开的电压

VGL： Gate关断电压，用于TFT栅极关断的电压

Vcom：Vcom电压，Panel公共电极电压，有的集成在Gamma IC

下图为某Panel

SPEC给的规格

4 GPM IC : Gate Pulse Modulator

俗称削角电路

作用：减少扫描线和像素之间的电容耦合效应，改善馈通电压造成的画面闪烁

TFT等效电路如下图

因为电容耦合效应，在Gate电压由打开到关断，此时TFT处于截止状态，寄生电容Cgd会将Gate电压变动馈送到像素电压，产生电压变化量△V,称为馈通电压，馈通电压的存在使Clc和Cs上保存的像素电压偏离原来的设定值，造成画面闪烁。解决方法：一方面降低馈通电压，另一方面调整Vcom电压进行补偿

削角电路的作用就是通过降低Vp-p电压来减小馈通电压

削角IC应用原理图

5 Level Shifter IC :电位转移电路

为什么需要电位转移？

一般的TFT开启电压需要20V以上，关断电压需要-5V以下，而来自TCON时序控制电路的电压一般是 0V或这样的逻辑电压，因此需要Level Shifer实现电平的转换。

WOA设计

通常的PANEL，Gate Driver放在玻璃基板外部，通过阵列外布线进行设计（Wire On Array简称WOA),Level Shifer电路集成在Gate Driver上。

GOA设计

另外的PANEL（以三星为代表），Gate Driver放在玻璃基板内部，称为Gate On Array（GOA)设计，也有叫GIP（Gate In Panel），或者COG(Chip On Glass），为了简化Panel设计，Level Shifter电路放在TCON板上，制作成独立IC或集成在PM IC 上面。

FL2440核心板原理图_2013-1-16

12345678 D D C C B B A A Title Number Revision Size 1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768 69 70 71 72 737475767778798081 82 83 84 85 86878889909192939495 96 97 9899 100CON1 12345678910 1112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100CON2 GND ADDR0 ADDR1 ADDR2 ADDR3ADDR4ADDR5ADDR6ADDR7ADDR8ADDR9ADDR10ADDR11ADDR12 ADDR13ADDR14ADDR15ADDR16ADDR17ADDR18ADDR19ADDR20GND ADDR21ADDR22DATA0DATA1DATA2DATA3DATA4DATA5DATA6DATA7DATA8DATA9DATA10DATA11DATA12DATA13DATA14DATA15NGCS0NGCS1NGCS2NGCS3NGCS4NGCS5NWBE0NWBE1NWBE2NWBE3NOE NWE NWAIT NGCS7GND WP_SD EINT18/NCD_SD SDCLK SDCMD SDDATA0SDDATA1SDDATA2SDDATA3GND TXD0RXD0NCTS0NRTS0TXD1RXD1NRTS1/TXD2NCTS1/RXD2EINT17/GPG9EINT9/IRQ_LAN EINT0/GPF0EINT1/GPF1EINT2/GPF2EINT3/GPF3EINT4/GPF4EINT5/GPF5EINT6/GPF6EINT7/GPF7EINT8/GPG0EINT16/GPG8GND VDD5V VDD5V VDD5V VDD_RTC IICSCL GND IICSDA CAMDATA0 CAMDATA1CAMDATA2CAMDATA3CAMDATA4CAMDATA5CAMDATA6CAMDATA7CAMPCLK CAMVSYNC CAMHREF CAMCLKOUT CAMRESET VD0 VD1VD2VD3VD4VD5VD6VD7VD8VD9VD10VD11VD12VD13VD14VD15VD16VD17VD18VD19VD20VD21VD22VD23 GND GPC1/VCLK GPC2/VLINE GPC3/VFRAME GPC4/VM GPB1/TOUT1 GPG4/EINT12/LCD_PWREN GPC0/LEND GPC7/LCDVF2 GPC6/LCDVF1 GPC5/LCDVF0AIN0AIN1AIN2AIN3 AIN4/TSYM AIN5/TSYP AIN6/TSXM AIN7/TSXP GPB2/L3MODE GPB3/L3DATA GPB4/L3CLOCK I2SLRCK I2SSCLK CDCLK GND GND I2SSDI I2SSDO GPE11GPE12GPE13 GPG2/EINT10GPG3/EINT11GPG5/EINT13GPG6/EINT14GPG7/EINT15GPG11/EINT19GPG12/EINT20GPG13/EINT21GPG14/EINT22GPG15/EINT23 CLKOUT0CLKOUT1 GPB0/TOUT0GPB5GPB6GPB7GPB8GPB9GPB10TMS TDO TDI TCK NTRST NRSTOUT/GPA21NRESET GND GND D0_N D0_P D1_N D1_P

MOS管及简单CMOS逻辑门电路原理图

MOS管及简单CMOS逻辑门电路原理图 现代单片机主要是采用CMOS工艺制成的。 1、MOS管 MOS管又分为两种类型：N型和P型。如下图所示： 以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。 对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4 端与6端导通，栅极5要加低电平。 在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。 高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者～VDD）

低电平视作逻辑“0”，要求不超过VDD的35%或0～。 +～+应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为的CMOS器件已大量使用。在便携式应用中，VDD为，甚至的单片机也已经出现。将来电源电压还会继续下降，降到，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。 3、非门 非门（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V一致，输出高电平。 4、与非门

与门电路和与非门电路原理

什么就是与门电路及与非门电路原理？ 什么就是与门电路 从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么就是门电路 “门”顾名思义起开关作用。任何“门”的开放都就是有条件的。例如.一名学生去买书包,只买既好瞧又给买的,那么她的家门只对“好瞧”与“结实”这两个条件同时具备的书包才开放。 门电路就是起开关作用的集成电路。由于开放的条件不同,而分为与门、非门、与非门等等。 与门 我们先学习与门,在这之前请大家先瞧图15-16,懂得什么就是高电位,什么就是低电位。 图15-17甲就是我们实验用的与用的与门,它有两个输入端Ａ、Ｂ与一个输出端。图15-17乙就是它连人电路中的情形,发光二极管就是用来显示输出端的电位高低:输出端就是高电位,二极管发光;输出端就是低电位,二极管不发光。

实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。每次实验根据二极管就是否发光,判定输出端电位的高低。 输入端着时,它的电位就是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位就是高电位,二极管发光。 可见,与门只在输入端A与输入端Ｂ都就是高电位时,输出端才就是高电位;输入端Ａ、Ｂ只要有一个就是低电位,或者两个都就是低电位时,输出端也就是低电位。输人端空着时,输出端就是高电位。 与门的应用

图15-19就是应用与门的基本电路,只有两个输入端Ａ、Ｂ同低电位间的开关同时断开,Ａ与Ｂ才同时就是高电位,输出端也因而就是高电位,用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的就是常闭按钮开关,按压时断开,不压时接通。 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门,图中的电动机就是启动汽车内燃机的电动机,当车间关紧时常闭按钮开关才能被压开,那么这个电路可以保证只有两个车门都关紧时汽车才能开动。 与非门,与非门就是什么意思 DTL与非门电路: 常将二极管与门与或门与三极管非门组合起来组成与非门与或非门电路,以消除在串接时产生的电平偏离, 并提高带负载能力。

与门电路和与非门电路原理

什么是与门电路及与非门电路原理? 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如?一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。 图15-17甲是我们实验用的与用的与门，它有两个输入端A、E和一个输出端。图15-17乙是它连人电 路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输岀端电位的高低。

输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输岀瑞的电位是高电位, 二极管发光。 可见，与门只在输入端A与输入端E都是高电位时，输岀端才是高电位；输入端A、E只要有一个是低电位，或者两个都是低电位时，输岀端也是低电位。输人端空着时，输岀端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端A、E同低电位间的开关同时断开，A与E才同时是高电位，输出端也因而是高电位，用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的是常闭按钮开关，按压时断开，不压时接通 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门，图中的电动机是启动汽车内燃机的电动机, 当车间关紧时常闭按钮开关才能被压开，那么这个电路可以保证只有两个车门都关紧时汽车才能开动。与非门,与非门是什 么意思

3.1 MOS逻辑门电路解析

3逻辑门电路 3.1 MOS逻辑门电路 3.2TTL逻辑门电路 *3.3射极耦合逻辑门电路 *3.4砷化镓逻辑门电路 3.5逻辑描述中的几个问题 3.6逻辑门电路使用中的几个实际问题* 3.7用VerilogHDL描述逻辑门电路

3.逻辑门电路 教学基本要求： 1.了解半导体器件的开关特性。 2.熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3.学会门电路逻辑功能分析方法。 4.掌握逻辑门的主要参数及在应用中的接口问题。

3.1 MOS逻辑门 3.1.1数字集成电路简介 3.1.2逻辑门的一般特性 3.1.3MOS开关及其等效电路 3.1.4CMOS反相器 3.1.5CMOS逻辑门电路 3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门 3.1.8CMOS逻辑门电路的技术参数

1 . 逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2. 逻辑门电路的分类 二极管门电路 三极管门电路 TTL 门电路 MOS 门电路 PMOS 门 CMOS 门 逻辑门电路 分立门电路 集成门电路 NMOS 门 3.1.1 数字集成电路简介

1.CMOS 集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL 不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL 兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL 兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL 兼容 负载能力强 抗干扰功耗低 74系列 74LS 系列 74AS 系列 74ALS 2.TTL 集成电路: 广泛应用于中、大规模集成电路 3.1.1 数字集成电路简介

MOS管及简单CMOS逻辑门电路原理图

MOS 管及简单CMOS 逻辑门电路原理图 现代单片机主要是采用CMO 工艺制成的。 1、MOS 管 MOS 管又分为两种类型：N 型和P 型。如下图所示: V DD 4 5 I c 6 =Vss P 型MOS 管 以N 型管为例，2端为控制端，称为“栅极”；3端通常接地，称为 “源极”；源极电压记作Vss , 1端接正电压，称为“漏极”，漏极电压记作VDD 要使1端与3端导通，栅极2 上要加高电平。 对P 型管，栅极、源极、漏极分别为 5端、4端、6端。要使4 端与6端 导通，栅极5要加低电平。 在CMO 工艺制成的逻辑器件或单片机中，N 型管与P 型管往往是 成对出 现的。同时出现的这两个 CMO 管，任何时候，只要一只导通，另一只则 不导通（即“截止”或“关断”），所以称为“互补型—CMO 管”。. 2、CMO 逻辑电平 高速CMO 电路的电源电压 VDD S 常为+5V; Vss 接地，是0V 。 高电平视为逻辑“ 1”，电平值的范围为：VDD 勺65%-VDD 或者VDD-1.5V ? VDD 低电平视作逻辑“ 0”，要求不超过 VDD 的35%或 0?1.5V 。 +1.5 V ?+3.5V 应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有 助于降低功耗。VDD 为3.3V 的CMO 器件已大量使用。在便携式应用中， VDC 为 2.7V ，甚至1.8V 的单片机也已经出现。将来电源电压还会继续下降，降到0.9V ， 但低于VDD 的 35%勺电平视为逻辑“ 0”，高于VDD 勺65%勺电平视为逻辑“ 1” 的规律仍然是适用的。 VDD Vss

基本门电路

基本门电路 一、实验目的 1.了解TTL 门电路的原理、性能和使用方法； 2.掌握基本门电路逻辑功能； 3.熟悉基本运算单元、半加器和全加器的逻辑关系和功能。 二、实验原理 在数字电路中，门电路是实现某种逻辑关系的最基本的单元，任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门，是学习数字电路的基础。本实验在数字学习机上进行，其各种逻辑电路都是由集成TTL 门电路构成，逻辑关系用正逻辑分析。 1.与门 逻辑功能为当输入端A 与B 均为“1”时，输 出才为“1”，其逻辑函数式为 B A F ?= 2.或门 逻辑功能为当输入端A 或B 有一端为“1”时， 输出为“1”，其逻辑函数式为 B A F += 3.异或门 其逻辑功能为当输入信号A 、B 相同时，输 出为“0”，当两个输入信号不同时，输出为“1”。 其逻辑函数式为 B A B A B A F ⊕=+= 4.半加器 半加器是求同一位上的两个加数和的运算单元。这个和称为半加和或本位和。逻辑表达式为 n n n n n n n B A B A B A S ⊕=+=' n n n B A C =' 式中，n A ，n B 分别表示两个加数在第n 位上的数码，'n S 为本位和，' n C 为该位向高一位的进位。 5.全加器 全加器是在半加器的基础上，能够实现两 个加数的某一位加法运算全功能的逻辑电路。 它不仅能求本位和，而且可以同时将从低位来 的进位也加进去。全加器电路由两个半加器和 一个或门构成，逻辑表达式为 1'1'-++=n n n n n C S C S S 1' -+=n n n n n C S B A C 式中，n S 表示全加和，1-n C 表示低位全加器输 出的进位数，n C 表示本位全加进位数，' n S 表示 半加和。 图20-1 与门电路 F 图20-2 或门电路 F 图20-3 异或门电路 F 图20-4 有异或门的半加器 C 'n S 'n An Bn 图20-5 全加器逻辑图 1

逻辑门电路实验报告(精)

HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数

实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）

（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表

输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出

A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：

4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：

一个4与门电路的例子来说明LUT实现逻辑功能的原理

一个4与门电路的例子来说明LUT实现逻辑功能的原理 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA 采用Flash或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。 根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。 查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。 例1-1：给出一个使用LUT实现4输入与门电路的真值表。 表1-1 4输入与门的真值表 从中可以看到，LUT具有和逻辑电路相同的功能。实际上，LUT具有更快的执行速度和更大的规模。 由于基于LUT的FPGA具有很高的集成度，其器件密度从数万门到数千万门不等，可以

野火Kinetis核心板原理图

12 23 34 45 56 67 78 8 D D C C B B A A Title Number Revision Size A2Date:2012-3-14 Sheet of File: F:\资料\..\K60_Main_Board.sch Drawn By: 3V3 A3V3 C6 105 C4104C3 104 L1 10uH L310uH L410uH C5105 VREF_OUT C7 104 ADC0_DP1ADC0_DM1 ADC0_SE16 ADC1_SE16 ADC1_DP1ADC1_DM1 ADC0_DP0ADC0_DM0PGA0_DP PGA0_DM ADC1_DP3ADC1_DM3 PGA1_DP PGA1_DM ADC1_DP0ADC1_DM0ADC0_DP3ADC0_DM3DAC1_OUT DAC0_OUT RESET 5V_IN 3V3R433R R533R USB0_DM USB0_DP USB0R_DM USB0R_DP VBAT XTAL32EXTAL32 EXTAL PTA12 PTA5 PTA1 PTA2 PTA3 PTA4PTA0 PTA19PTA7PTA15 PTA16PTA18PTA9PTA6 PTA17 PTA11 PTA13PTA14 PTA8 PTA10 PTA28 PTA27 PTA29PTA25PTA24 PTA26PTD8PTD10PTD12PTD14PTD15PTD13PTD11PTB4PTD0PTD2PTE6 PTD3PTE7PTC2PTD4PTC3 PTB1 PTE0PTC10PTC11 PTC12PTC13 PTC14PTC4PTB2PTC5PTB3PTE1PTC15 PTC6PTE2 PTB0PTC7 PTB16 PTB17 PTB18 PTB19 PTB21 PTB22PTB23PTB5PTE3PTE11PTE12 PTE8PTE9 PTE10 PTC8 PTB6PTE4PTC9 PTB7PTD1PTE5PTE28 PTE26 PTE24PTE25PTC16 PTC17PTC18 PTC19PTD6PTD7PTD5PTC0 PTC1 PTB8PTB9PTB10PTB11 PTB20PTD9PTE27 EzPort:串行闪存编程接口SWD:串口调试TDI TDO TCK TMS EZP_CS EZP_DI EZP_DO EZP_CLK SWD_CLK SWD_DIO UART0_RX UART0_TX Jtag 下载C2104C1104I2C0_SDA I2C0_SCL I2C0_INT SDHC0_D0SDHC0_D3SDHC0_DCLK SDHC0_D1SDHC0_CMD SDHC0_D2TRST USB0_EN P O R T A P O R T B P O R T C P O R T D P O R T E USB0_DM 20USB0_DP 19ADC0_DM1 24ADC0_DP123ADC1_DM1 26ADC1_DP125PGA0_DM/ADC0_DM0/ADC1_DM3 28PGA0_DP/ADC0_DP0/ADC1_DP327 PGA1_DM/ADC1_DM0/ADC0_DM330 PGA1_DP/ADC1_DP0/ADC0_DP329 DAC1_OUT 39 DAC0_OUT 38 ADC1_SE1635ADC0_SE16 36RESET 74PTA24/MII0_TXD2/FB_A2975PTA25/MII0_TXCLK/FB_A2876PTA26/MII0_TXD3/FB_A2777PTA27/MII0_CRS/FB_A2678PTA28/MII0_TXER/FB_A2579PTA29/MII0_COL/FB_A2480VREF_OUT 37 VDDA 31VREFL 33VREFH 32XTAL/PTA19/FTM1_FLT0/FTM_CLKIN1/LPT0_ALT1 73EXTAL/PTA18/FTM0_FLT2/FTM_CLKIN072ADC1_SE17/PTA17/SPI0_SIN/UART0_RTS/RMII0_TXD1/MII0_TXD1/I2S0_MCLK/I2S0_CLKIN 69PTA16/SPI0_SOUT/UART0_CTS/RMII0_TXD0/MII0_TXD0/I2S0_RX_FS 68PTA15/SPI0_SCK/UART0_RX/RMII0_TXEN/MII0_TXEN/I2S0_RXD 67PTA14/SPI0_PCS0/UART0_TX/RMII0_CRS_DV/MII0_RXDV/I2S0_TX_BCLK 66CMP2_IN1/PTA13/CAN0_RX/FTM1_CH1/RMII0_RXD0/MII0_RXD0/I2S0_TX_FS/FTM1_QD_PHB 65CMP2_IN0/PTA12/CAN0_TX/FTM1_CH0/RMII0_RXD1/MII0_RXD1/I2S0_TXD/FTM1_QD_PHA 64PTA11/FTM2_CH1/MII0_RXCLK/FTM2_QD_PHB 63PTA10/FTM2_CH0/MII0_RXD2/FTM2_QD_PHA/TRACE_D062PTA9/FTM1_CH1/MII0_RXD3/FTM1_QD_PHB/TRACE_D161ADC0_SE11/PTA8/FTM1_CH0/FTM1_QD_PHA/TRACE_D260ADC0_SE10/PTA7/FTM0_CH4/TRACE_D359PTA6/FTM0_CH3/TRACE_CLKOUT 58JTAG_TRST/PTA5/FTM0_CH2/RMII0_RXER/MII0_RXER/CMP2_OUT/I2S0_RX_BCLK 55NMI/EZP_CS/TSI0_CH5PTA4FTM0_CH154JTAG_TMS/SWD_DIO/TSI0_CH4/PTA3/UART0_RTS/FTM0_CH053JTAG_TDO/TRACE_SWO/EZP_DO/TSI0_CH3/PTA2/UART0_TX/FTM0_CH752JTAG_TDI/EZP_DI/TSI0_CH2/PTA1/UART0_RX/FTM0_CH651JTAG_TCLK/SWD_CLK/EZP_CLK/TSI0_CH1/PTA0/UART0_CTS/FTM0_CH550ADC0_SE8/ADC1_SE8/TSI0_CH0/PTB0/I2C0_SCL/FTM1_CH0/RMII0_MDIO/MII0_MDIO/FTM1_QD_PHA 81ADC0_SE9/ADC1_SE9/TSI0_CH6/PTB1/I2C0_SDA/FTM1_CH1/RMII0_MDC/MII0_MDC/FTM1_QD_PHB 82 ADC0_SE12/TSI0_CH7/PTB2/I2C0_SCL/UART0_RTS/ENET0_1588_TMR0/FTM0_FLT3 83ADC0_SE13/TSI0_CH8/PTB3/I2C0_SDA/UART0_CTS/ENET0_1588_TMR1/FTM0_FLT084ADC1_SE10/PTB4/ENET0_1588_TMR2/FTM1_FLT085ADC1_SE11/PTB5/ENET0_1588_TMR3/FTM2_FLT0 86ADC1_SE12/PTB6/FB_AD2387ADC1_SE13/PTB7/FB_AD22 88PTB8/UART3_RTS/FB_AD21 89PTB9/SPI1_PCS1/UART3_CTS/FB_AD20 90ADC1_SE14/PTB10/SPI1_PCS0/UART3_RX/FB_AD19/FTM0_FLT191ADC1_SE15/PTB11/SPI1_SCK/UART3_TX/FB_AD18/FTM0_FLT2 92TSI0_CH9/PTB16/SPI1_SOUT/UART0_RX/FB_AD17/EWM_IN 95TSI0_CH10/PTB17/SPI1_SIN/UART0_TX/FB_AD16/EWM_OUT 96TSI0_CH11/PTB18/CAN0_TX/FTM2_CH0/I2S0_TX_BCLK/FB_AD15/FTM2_QD_PHA 97TSI0_CH12/PTB19/CAN0_RX/FTM2_CH1/I2S0_TX_FS/FB_OE/FTM2_QD_PHB 98PTB20/SPI2_PCS0/FB_AD31/CMP0_OUT 99PTB21/SPI2_SCK/FB_AD30/CMP1_OUT 100PTB22/SPI2_SOUT/FB_AD29/CMP2_OUT 101PTB23/SPI2_SIN/SPI0_PCS5/FB_AD28102ADC0_SE14/TSI0_CH13/PTC0/SPI0_PCS4/PDB0_EXTRG/I2S0_TXD/FB_AD14103ADC0_SE15/TSI0_CH14/PTC1/SPI0_PCS3/UART1_RTS/FTM0_CH0/FB_AD13104ADC0_SE4b/CMP1_IN0/TSI0_CH15/PTC2/SPI0_PCS2/UART1_CTS/FTM0_CH1/FB_AD12105CMP1_IN1/PTC3/SPI0_PCS1/UART1_RX/FTM0_CH2/FB_CLKOUT 106PTC4/SPI0_PCS0/UART1_TX/FTM0_CH3/FB_AD11/CMP1_OUT 109PTC5/SPI0_SCK/LPT0_ALT2/FB_AD10/CMP0_OUT 110CMP0_IN0/PTC6/SPI0_SOUT/PDB0_EXTRG/FB_AD9111CMP0_IN1/PTC7/SPI0_SIN/FB_AD8112ADC1_SE4b/CMP0_IN2/PTC8/I2S0_MCLK/I2S0_CLKIN/FB_AD7113ADC1_SE5b/CMP0_IN3/PTC9/I2S0_RX_BCLK/FB_AD6/FTM2_FLT0114ADC1_SE6b/CMP0_IN4/PTC10/I2C1_SCL/I2S0_RX_FS/FB_AD5 115ADC1_SE7b/PTC11/I2C1_SDA/I2S0_RXD/FB_RW 116PTC12/UART4_RTS/FB_AD27117PTC13/UART4_CTS/FB_AD26118PTC14/UART4_RX/FB_AD25119PTC15/UART4_TX/FB_AD24120PTC16/CAN1_RX/UART3_RX/ENET0_1588_TMR0/FB_CS5/FB_TSIZ1/FB_BE23_16_BLS15_8123PTC17/CAN1_TX/UART3_TX/ENET0_1588_TMR1/FB_CS4/FB_TSIZ0/FB_BE31_24_BLS7_0124PTC18/UART3_RTS/ENET0_1588_TMR2/FB_TBST/FB_CS2/FB_BE15_8_BLS23_16125PTC19/UART3_CTS/ENET0_1588_TMR3/FB_CS3/FB_BE7_0_BLS31_24/FB_TA 126PTD0/SPI0_PCS0/UART2_RTS/FB_ALE/FB_CS1/FB_TS 127ADC0_SE5b/PTD1/SPI0_SCK/UART2_CTS/FB_CS0 128PTD2/SPI0_SOUT/UART2_RX/FB_AD4129PTD3/SPI0_SIN/UART2_TX/FB_AD3 130PTD4/SPI0_PCS1/UART0_RTS/FTM0_CH4/FB_AD2/EWM_IN 131ADC0_SE6b/PTD5/SPI0_PCS2/UART0_CTS/FTM0_CH5/FB_AD1/EWM_OUT 132ADC0_SE7b/PTD6/SPI0_PCS3/UART0_RX/FTM0_CH6/FB_AD0/FTM0_FLT0 133PTD7/CMT_IRO/UART0_TX/FTM0_CH7/FTM0_FLT1 136PTD10/UART5_RTS/FB_A18 139PTD11/SPI2_PCS0/UART5_CTS/SDHC0_CLKIN/FB_A19 140PTD12/SPI2_SCK/SDHC0_D4/FB_A20141PTD13/SPI2_SOUT/SDHC0_D5/FB_A21142PTD14/SPI2_SIN/SDHC0_D6/FB_A22143PTD15/SPI2_PCS1/SDHC0_D7/FB_A23 144 PTD9/I2C0_SDA/UART5_TX/FB_A17 138PTD8/I2C0_SCL/UART5_RX/FB_A16137ADC0_SE17/PTE24/CAN1_TX/UART4_TX/EWM_OUT 45ADC0_SE18/PTE25/CAN1_RX/UART4_RX/EWM_IN 46PTE27/UART4_RTS 48PTE2849PTE26/UART4_CTS/ENET_1588_CLKIN/RTC_CLKOUT/USB_CLKIN 47PTE12/I2S0_TX_BCLK 15PTE11/UART5_RTS/I2S0_TX_FS 14PTE10/UART5_CTS/I2S0_TXD 13PTE9/UART5_RX/I2S0_RX_BCLK 12PTE8/UART5_TX/I2S0_RX_FS 11PTE7/UART3_RTS/I2S0_RXD 10PTE6/SPI1_PCS3/UART3_CTS/I2S0_MCLK/I2S0_CLKIN 9PTE5/SPI1_PCS2/UART3_RX/SDHC0_D28PTE4/SPI1_PCS0/UART3_TX/SDHC0_D37ADC1_SE7a/PTE3/SPI1_SIN/UART1_RTS/SDHC0_CMD 4ADC1_SE6a/PTE2/SPI1_SCK/UART1_CTS/SDHC0_DCLK 3ADC1_SE5a/PTE1/SPI1_SOUT/UART1_RX/SDHC0_D0/I2C1_SCL 2ADC1_SE4a/PTE0/SPI1_PCS1/UART1_TX/SDHC0_D1/I2C1_SDA 1VSS8 18 VSS7 134VSS671VSS557VSS4107VSS393VSS217VSS16 VDD1 5 VDD216VDD356VDD470VDD594VDD6135VSSA 34VREGIN 22VOUT3321VBAT 42 XTAL32 40EXTAL32 41 VDD 43 VSS 44 VDD 108 VSS 107 VDD 122 VSS 121 BGA 封装没有的 U1PK60N512VMD100 + 144 BGA SOCKET 3V3 C13104C14104C15104L210uH 3V3 A3V3 3V3 A A K K LED1LED2 LED3LED4 LED 测试 PTE26PTE27PTE24PTE25R6 1k 1 2345 67 8910P1 JTAG R710k 3V3 EZP_CS JTAG 防止误复位 3V3 TMS TCK TDI EZP_CS TDO RESET 3V3 1 2 Y232.768KHZ R3 DNP-1M C8 DNP-18p C11DNP-18p XTAL32 EXTAL32 RTC 晶振(都不需要焊) CLK OUT VDD GND OE 4231 Y150MHZ L5 10uH C9104C101043V3 EXTAL 时钟 S1 C12104R810k 3V3RESET 复位 复位指示灯不需要 3V3D1 R1 1k 1 234567891011121314151617181920212223242526272829 30 JP1LEFT 15X2 1234567891011121314151617181920212223242526272829 30 JP2RIGHT 15X21 23 45 67 8910111213 1415 1617 18192021 222324252627 28293031 32JP3BOTTON 16X212345678910111213141516171819202122232425262728293031 32JP4TOP 16X2 PTE7PTE1 PTE3 PTE11 PTE9 PTE5 PTE28 PTE26PTE24 USB0_DP PTE6 PTE0 PTE2PTE12 PTE8PTE10 PTE4PTE25 PTE27 USB0_DM 3V35V_IN ADC0_DP1ADC0_DM1 ADC1_DM1 ADC1_DP1ADC0_DP0ADC0_DM0 ADC1_DP0ADC1_DM0ADC1_SE16ADC0_SE16 GND DAC1_OUT DAC0_OUT PTA0 PTA1PTA2PTA3PTA4 PTA5 PTA6 PTA7 PTA8 PTA9 PTA10 PTA11PTA12 PTA13 PTA14 PTA15 PTA16 PTA17 PTA18 PTA19 PTA24 PTA25 PTA26PTA27PTA28PTA29PTB0PTB1PTB2PTB3PTB4PTB5PTB6PTB7PTB8PTB9PTB10PTB11PTB16PTB17PTB18PTB19PTB20PTB21PTB22PTB23PTC0PTC1PTC2PTC3 PTD7PTD8 PTD9PTD10 PTD11PTD12 PTD13PTD14 PTD15 PTD0 PTD1PTD2 PTD3PTD4 PTD5PTD6 PTC16 PTC17PTC18 PTC19PTC9PTC10 PTC11PTC12 PTC13PTC14 PTC15PTC4 PTC5PTC6 PTC7PTC8 GND 3V3 R2NC/0R 若不需要向底板提供时钟，此电阻为NC MCU D21N5817 F1350mA 3V35V_IN GND 3V3 GND + C1610uF +C1710uF

基本逻辑门电路汇总

第一节基本逻辑门电路 1.1 门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等（用逻辑1表示高电平；用逻辑0表示低电平） 11.2 与门： 逻辑表达式F＝A B 即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等. 11.3 或门：逻辑表达式F＝A+ B 即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等. 11.4．非门逻辑表达式F=A

即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等. 11.5．与非门 逻辑表达式 F=AB 即只有当所有输入端A 和B 均为1时,输出端Y 才为0,不然Y 为1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等. 11.6．或非门： 逻辑表达式 F=A+B 即只要输入端A 和B 中有一个为1时,输出端Y 即为0.所以输入端A 和B 均为0时,Y 才会为 1.或非门常见的芯片型号有:74LS02等. 11.7．同或门: 逻辑表达式F=A B+A B 11.8.异或门：逻辑表达式F=A B+A B

11.9.与或非门：逻辑表逻辑表达式F=AB+CD A 11.10.RS 触发器： 电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS 触发器，其逻辑电路如图 7.2.1.(a)所示。它有两个输入端R 、S 和两个输出端Q 、Q 。 工作原理 : 基本RS 触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。

数字门电路结构与原理

数字门电路结构与原理 一·引言 如果您已阅读了博闻网有关布尔逻辑方面的文章，您就会知道数字设备取决于布尔。在布尔逻辑的应用一文中，我们了解了七种基本的门。这些门是所有数字设备的基本组成部分。。如果回顾一下计算机技术的发展历史，从最初的继电器制造的电子门到现在包含多达2000个晶体管的芯片！实现这些门的技术已发生了根本性变化。 CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地 位的逻辑器件。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。 早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO 器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO 逻辑门电路。 MOS管结构图 二．正文 （一）·MOS管主要参数： 1.开启电压VT ·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压； ·标准的N沟道MOS管，VT约为3～6V； ·通过工艺上的改进，可以使MOS管的VT值降到2～3V。 2. 直流输入电阻RGS ·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的RGS可以很容易地超过1010Ω。 3. 漏源击穿电压BVDS

·在VGS=0（增强型）的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS ·ID剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿 ·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后 ，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID 4. 栅源击穿电压BVGS ·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。 5. 低频跨导gm ·在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导 ·gm反映了栅源电压对漏极电流的控制能力 ·是表征MOS管放大能力的一个重要参数 ·一般在十分之几至几mA/V的范围内 6. 导通电阻RON ·导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数 ·在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间·由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似 ·对一般的MOS管而言，RON的数值在几百欧以内 7. 极间电容 ·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS ·CGS和CGD约为1～3pF ·CDS约在0.1～1pF之间 8. 低频噪声系数NF ·噪声是由管子内部载流子运动的不规则性所引起的 ·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化 ·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB） ·这个数值越小，代表管子所产生的噪声越小 ·低频噪声系数是在低频范围内测出的噪声系数 ·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小 （二）、CMOS反相器 由教科书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。 下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即 VDD＞(VTN＋|VTP|) 。